《数字电子技术》课程设计报告班级电气1077 学号 1071206138 学生姓名缪亮亮专业电气工程及其自动化系别电子与电气工程学院指导教师电子技术课程设计指导小组淮阴工学院电子信息工程系2009年12月1、设计目的：a) 培养理论联系实际的正确设计思想，训练综合运用已经学过的理论和生产实际知识去分析和解决工程实际问题的能力。
b) 学习较复杂的电子系统设计的一般方法，了解和掌握模拟、数字电路等知识解决电子信息方面常见实际问题的能力，由学生自行设计、自行制作和自行调试。
c) 进行基本技术技能训练，如基本仪器仪表的使用，常用元器件的识别、测量、熟练运用的能力，掌握设计资料、手册、标准和规范以及使用仿真软件、实验设备进行调试和数据处理等。
d) 培养学生的创新能力。
2、设计要求：要求：实现在15S内测量1min的脉搏数，并且显示其数字。
正常人脉搏数为60~80次/min,婴儿为90~100次/min，老人为100~150次/min。
1、主要单元电路和元器件参数计算、选择；2、画出总体电路图；3、安装自己设计的电路，按照自己设计的电路，在通用板上焊接。
焊接完毕后，应对照电路图仔细检查，看是否有错接、漏接、虚焊的现象。
4、调试电路5、电路性能指标测试3、总体设计：3·1数字脉搏测试仪原理方框图上图即为数字式脉搏计的总体设计框图。
该数字式脉搏计由以下几部分组成：1）脉冲产生电路 2）放大整形电路 3）计数电路4）定时电路 5）译码显示电路3·2电路组成及工作原理数字式脉搏计设计的思路是：先由压电陶瓷片YD将拾取的脉搏跳动信号转换成电信号，经LM324放大整形后，送到由CD4553和CD4511组成的计数显示电路。
CD4553内部输入端设置了脉冲整形电路，所以对脉冲无甚特殊要求。
它只有一组BCD 码输出，但通过内部分时控制可形成三位十进制数字显示。
CD4511是译码器，其输出驱动三位LED共阴数码管。
BG1、BG2、BG3分别由CD4553的15、1、2脚控制实现三位数码管的分时显示。
CD4060组成计数闸门设定电路，R5、R6、C6与其内部电路组成振荡器，振荡器信号经内部213次分频后，由2脚输出延时 60 秒的正脉冲加到CD4553的11脚关闭闸门。
使用时，用手表带或松紧带将压电陶瓷片压在手腕的挠动脉处，注意一定要压紧。
在合上开关 K1 后即按一下复位开关 K2，使CD4060和CD4553清零，这时计数闸门打开，脉搏信号由CD4553进行计数。
1分钟后，CD4060输出一高电平，使计数闸门关闭。
这时数码管显示的数字即为每分钟的脉搏数。
3·3各框图的功能和可选电路及特点1）脉冲产生电路：2）放大整形电路：可选LM3243）计数电路：可选CD4553 4）定时电路：可选CD40605）译码显示电路：可选CD4511驱动共阴极数码管。
3·4电路制作所需的工具3·5元器件列表四、单元电路设计：4.1采样输入单元电路设计输入单元借助压电陶瓷将脉搏信号转换为电信号，通过电容C1耦合输入到集成运放LM324组成的同相放大器进行放大，23(1)o i V R v v R =+，放大倍数约为10倍。
放大后的信号输入到后面的积分电路进行整形。
当有信号输入时，电容器以近似恒流方式进行充电，输出电压o v 与时间t 成近似线性关系，io v v t RC≈。
当t ＞RC 时，o v 增大，直到o om v V =，即运放进入饱和状态，o v 保持不变，而停止积分。
此时的o v 可以近似看成是一个方波，能够符合计数器的触发要求。
单元电路如下图所示。
图1 输入采样单元电路4.1.1 LM324集成运算放大器特性LM324是四运放集成电路，它采用14脚双列直插塑料封装。
它的内部包含四组形式完全相同的运算放大器，除电源共用外，四组运放相互独立。
每一组运算放大器可用图4所示的符号来表示，它有5个引出脚，其中“+”、“-”为两个信号输入端，“V+”、“V-”为正、负电源端，“Vo”为输出端。
两个信号输入端中，Vi-（-）为反相输入端，表示运放输出端Vo的信号与该输入端的位相反；Vi+（+）为同相输入端，表示运放输出端Vo的信号与该输入端的相位相同。
其特点如下：1）具有宽的单电源或双电源工作电压范围；单电源3V~30V，双电源±1.5V~±15V ；2）内含相位校正回路, 外围元件少；3）消耗电流小:Icc=0.6mA (典型值, RL=∞) ；4）输入失调电压低:±2mV (典型值) ；5）电压输出范围宽：0V ~ Vcc—1.5V ；6）共模输入电压范围宽：0V ~ Vcc—1.5V。
图2 运算放大器4.1.2 LM324集成运算放大器引脚说明1脚 OUTPUT1 6脚 INPUT2- 11脚 GND2脚 INPUT1- 7脚 OUTPUT2 12脚 INPUT4+3脚 INPUT1+ 8脚 OUTPUT3 13脚 INPUT4-4脚 V+ 9脚 INPUT3- 14脚 OUTPUT4 OUTPUT5脚 INPUT2+ 10脚 INPUT3+14脚是运算放大器的输出端，也是这个芯片的输出；INPUT-是运算放大器的反向输入端，输出端输出的信号总与这个引脚的输入信号极性相反。
INPUT+是运算放大器的正向输入端，信号的输入与输出同向。
（LM324的引脚排列见图2）4.2计数器单元电路设计本电路计数器部分采用一片CD4553作为计数核心。
CD4553是具有选通脉冲输出控制的3位十进制计数器。
脉冲信号由CK 端输入，当计数锁定端LE 和显示允许段DIS 为低电平时，对脉冲信号进行计数。
计数结果为三位BCD 码，由Q0--Q3输出。
而三个输出选择端1DS 、2DS 、3DS 为低电平有效，通过3扫描输出的方法分别控制三个数码管。
当时基控制电路到达计时时间后，向DIS 端输出高电平，使计数器停止计数，并锁存，显示当前计数值。
MR 端用于清零，按下复位按钮后计数器清零，准备工作。
单元电路如下所示。
脉冲信号接数码管图3 计数器单元电路4.2.1 三位BCD 计数器CD4553特性CD4553由三个BCD 计数器级联而成，因而可以用个位、十位、百位进行计数，计数值从0—999。
由于它的计数输出端只有一个，而要完成三个计数器的输出，故采用3扫描输出的方法，逐个输出3个计数器的计数值，扫描频率由3、4脚的分时扫描振荡器外接电容的容量确定。
由于扫描频率较高故不影响计数输出的准确性。
与3个计数器输出相对应，还有3个相应的计数器输出选择端1DS 、2DS 、3DS ，低电平有效。
如当第一个计数器输出时，1DS 为低电平，2DS 、3DS 均为高电平；当第二个计数器输出时，2DS 为低电平，其余为高电平；第三个计数器输出时，3DS 为低电平。
这样可以通过1DS 、2DS 、3DS 与数码管配合，实现分时显示。
4.2.1 三位BCD 计数器CD4553真值表CD4553真值表由真值表可以看出，当复位端MR 为高电平时，计数器清零。
当LE 为高电平时，计数值被锁定，无法继续计数。
当显示允许端DIS 为低电平时，时钟脉冲CLK 下降沿计数；当时钟端CLK为高电平时，显示允许端输入上升沿脉冲计数；其余情况计数值不变。
当3个BCD 计数器计数值均为9时，进位端OVF 送出高电平脉冲。
4.2.1 三位BCD 计数器CD4553引脚说明 如右图所示，芯片 CD4553 的功能：1脚：数据选择输出端； 9脚：BCD 码输出端； 2脚：数据选择输出端； 10脚：锁存控制器； 3脚：外接电容管脚1； 11脚：时钟输入控制端； 4脚：外接电容管脚2； 12脚：时钟输入端； 5脚：BCD 码输出端； 13脚：复位端； 6脚：BCD 码输出端； 14脚：数据溢出端； 7脚：BCD 码输出端； 15脚：数据选择输出端； 8脚：接地； 16脚：电源。
图4 CD4553引脚排列4.3基准时间产生单元电路设计时基电路用来产生一个方波定时脉冲，用来控制计数器CD4553的计数允许端INH,以便使计数器在定时脉冲宽度固定的时间内对脉搏电脉冲计数，固定时间为1min 或30s 。
为得到精确的定时信号，采用振荡，分频的方法，在设计中选用CD4060 14级二进制串行计数/分频器来完成这种功能。
COUT 和COUT 端外接定时R 、C 元件构成振荡器。
调节RV1、RV2能使其震荡频率为273Hz ，那么其周期为1s 273。
如果从Q14输出，那么从定时开始到Q14输出高电平所需⨯时间为141s 260s 273⨯=。
如果从Q13输出，那么从定时开始到Q13输出高电平所需时间为131s 230s 273⨯=。
一旦Q14或Q13为高电平，那么CD4553的INH 也为高电平，计数器停止计数。
计数值不变送译码器后由数码管显示出这个稳定的计数值，即为1分钟的脉搏次数。
这个值能稳定一段时间后继续计数，但这段时间足够记录数值了。
若要重新计数，则按下复位按钮，CD4060和CD4553同时清零。
单元电路如下图所示。
图5 基准时间产生单元电路4.3.1 14级二进制串行计数/分频器CD4060特性CD4060由一个振荡器和14个T 触发器组成。
在时钟输入端设有施密特触发器，能自动对输入信号进行整形，允许对上升或下降缓慢的信号计数或分频，计数输出端仅有Q4—Q10、Q12—Q14等10个引出端。
当复位端R 为高电平时，计数器复位，Q4—Q10、Q12—Q14输出低电平。
计数脉冲由COUT 和CIN 输入，当COUT 和CIN 为脉冲下降沿时，计数器进1。
CIN 、COUT 和COUT 外接定时R 、C 元件或石英晶体构成振荡器。
当V 为10V 时，震荡频率允许为12MHz ，可由Q4—Q10、Q12—Q14得到所需的分频输出，常用于分频定时器和时间延迟电路。
4.3.2 14级二进制串行计数/分频器CD4060引脚说明Qn ：二进制计数输出端 R ：计数器复位端1φ 、0φ 、0φ：外接R 、C 元件或晶体构成振荡器作为时钟信号输入引脚排列如下图。
图6 CD4060引脚排列4.4译码显示单元电路设计CD4511 BCD锁存,7段译码、驱动器作为译码显示电路的核心部分，与三位一体共阴极数码管配合，作为显示输出。
CD4553输出的BCD码由Q0—Q3端输出到七段译码驱动器CD4511的A、B、C、D端，由它译码后经限流电阻R9—R15驱动共阴极数码管显示计数值。
本电路中不需要CD4511的灯测试及消隐功能，也不用其锁定功能，故将LT和BI端接Vdd，LE端接地。
单元电路图如下所示。
图7 译码显示单元电路4.4.1 BCD锁存,7段译码,驱动器CD4511特性CD4511是BCD七段锁存器式译码器，译码、驱动器由译码器和输出缓冲器构成，输出电流最大值可达25mA。
