清华大学研究生入学计算机组成原理试卷一

王万生《计算机组成原理》清华大学出版社完整答案计算机组成原理实用教程(第二版)2习题1参考答案一、选择题1．微型计算机的分类通常是以微处理器的 D 来划分。

A．芯片名 B. 寄存器数目C．字长 D. 规格2. 将有关数据加以分类、统计、分析，以取得有价值的信息，我们称为 A 。

A．数据处理 B. 辅助设计C．实时控制 D. 数值计算3．计算机技术在半个世纪中虽有很大的进步，但至今其运行仍遵循这一位科学家提出的基本原理 D 。

A.爱因斯坦B. 爱迪生C. 牛顿D. 冯·诺伊曼4．冯·诺伊曼机工作方式的基本特点是 A 。

A．按地址访问并顺序执行指令 B．堆3栈操作C．选择存储器地址 D．按寄存器方式工作5．目前的CPU包括_A_和cache。

A. 控制器、运算器B. 控制器、逻辑运算器C. 控制器、算术运算器D. 运算器、算术运算器二、填空1. 数字式电子计算机的主要外部特性是快速性、准确性、通用性、逻辑性。

2. 世界上第一台数字式电子计算机诞生于1946 年。

3. 第一代电子计算机逻辑部件主要由电子管组装而成。

第二代电子计算机逻辑部件主要由晶体管组装而成。

第三代电子计算机逻辑部件主要由集成电路组装而成。

第四4代电子计算机逻辑部件主要由大规模集成电路组装而成。

4. 当前计算机的发展方向是网络化计算机系统、分布式计算机系统和智能化计算机系统等方向发展。

5. 电子计算机与传统计算工具的区别是自动化程度高。

6.冯·诺依曼机器结构的主要思想是 1.采用二进制代码表示数据和指令；2．采用存储程序的工作方式；3．计算机的硬件系统由五大部分组成。

7. 冯·诺依曼机器结构由控制器、存储器、运算器、输入设备和输出设备五大部分组成。

8. 中央处理器由运算器和控制器两部分组成。

9. 计算机中的字长是指机器数的二进制位数（或计算机一次可以处理的二进制位数）。

10. 运算器的主要部件是算术逻辑运算单元5ALU。

2022年清华大学计算机科学与技术专业《计算机组成原理》科目期末试卷A（有答案）一、选择题1、采用八体并行低位交叉存储器，设每个体的存储容量为32K×16位，存储周期为400ns，下述说法中正确的是（）。

A.在400ns内，存储器可向CPU提供2位二进制信息B.在l00ns内，每个体可向CPU提供27位二进制信息C.在400ns内，存储器可向CPU提供2位二进制信息D.在100ns内，每个体可向CPU提供2位二进制信息2、在全相联映射、直接映射和组相联映射中，块冲突概率最小的是（）。

A.全相联映射B.直接映射C.组相联映射D.不一定3、加法器采用先行进位的根本目的是（）。

A.优化加法器的结构B.快速传递进位信号C.增强加法器的功能D.以上都不是4、假设编译器规定int 和shot类型长度分别为32位和16位，若有下列C语言语句：unsigned short x=65530；unsigned int y=x；得到y的机器数为（）。

A.00007FFAHB.0000 FFFAHC.FFFF 7FFAHD.FFFF FFFAH5、在浮点机中，判断原码规格化的形式的原则是（）。

A.尾数的符号位与第一数位不同B.尾数的第一数位为1，数符任意C.尾数的符号位与第一位相同D.阶符与数符不同6、一次总线事务中，主设备只需给出一个首地址，从设备就能从首地址开始的若干连续单元读出或写入多个数据。

这种总线事务方式称为（）。

A.并行传输B.串行传输C.突发传输D.同步传输7、某同步总线的时钟频率为100MHz，宽度为32位，地址/数据线复用，每传输一个地址或数据占用一个时钟周期。

若该总线支持突发（猝发）传输方式，则一次“主存写”总线事务传输128位数据所需要的时间至少是（）。

A.20nsB.40nsC.50nsD.80ns8、计算机硬件能够直接执行的是（）。

1.机器语言程序IⅡ.汇编语言程序Ⅲ.硬件描述语言程序入A.仅IB.仅I、ⅡC.仅I、ⅢD. I、Ⅱ 、Ⅲ9、（）可区分存储单元中在放的是指令还是数据。

研究生入学试卷二一.填空题（每小题3分，共18分）。

1．移码表示法主要用于表示A.___数的阶码E,以便于比较两个B.___的大小和C.___ 操作。

2. 双端口存储器和多模块交叉存储器属于A.___存储器结构.前者采用B.___技术， 后者采用C.___技术。

3. 堆栈是一种特殊的数据寻址方式，它采用A.___原理.按结构不同，分为B.___ 堆栈和C.___堆栈。

4. 流水CPU 中的主要问题是A.___相关,B.___相关和C.___相关，为此需要采取相应的技术对策，才能保证流水线畅通而不断流。

5. 总线仲裁部件通过采用A.___策略或B.___策略，选择其中一个主设备作为总线 的下一次主方，接管C.___权。

6. 显示适配器作为CRT 和CPU 的接口，由A.___存储器，B.___控制器，ROM BIOS 三部分组成。

先进的C.___控制器具有D.____加速能力。

二．（10分）设[x]补=x 0.x 1x 2…x n , 求证：（1） x= －x 0+∑=n i 1x i 2-i (2) [x/2]补= x 0. x 0x 1x 2…x n三．(11分)假设有如下器件：2片74181ALU ，4片74LS374正沿触发8D 寄存器，2片74LS373透明锁存器，4片三态输出八缓冲器（74LS240），一片8×8直接补码阵列乘法器（MUL ）,其乘积近似取双倍字长中高8位值，一片8÷8直接补码阵列除法器（DIV ）,商为8位字长。

请设计一个8位字长的定点补码运算器，它既能实现补码四则算术运算，又能实现多种逻辑运算。

四．（10分）设存储器容量为32字，字长64位，模块数m = 4,分别用顺序方式和交叉方式进行组织.若存储周期T = 200ns ，数据总线宽度为64位，总线传送周期τ= 50ns, 问：顺序存储器和交叉存储器带宽各是多少？五．（10分）一种二地址RR 型，RS 型指令结构如下所示6位 4位 4位 1位 2位 16位. D 为偏移量字段.通过I,X,D 的组合，可构成一个操作数的寻址方式，其有效地址E 的请写出表中6种寻址方式名称，并说明主存中操作数的位置。

研究生入学试卷十九一. 填空题（每小题3分，共18分）。

1．为了运算器构造的A.___，运算方法中算术运算通常采用B.___加减法，C.___乘除法或D.___乘除法。

2．存储器的技术指标有A.___，B.___，C.___，D.___。

3．堆栈是一种特殊的A.___寻址方式，它采用B.___原理，按结构不同，分为C.___堆栈和D.___堆栈。

○在一个CPU 周期中，采用操作码方式，一次只能控制信息从某个源部件到某个目标部件执行过程的微指令叫B.___，后者实现一条机器指令的微程序要比前者编写的微程序C.___。

5．当代标准总线由A.___，B.___，C.___和公共线组成。

6．多路型DMA 控制器不仅在A.___上，而且在B.___上可以连续多个设备，适合于连接C.___设备。

二. (10分)设［x ］补=x 0.x 1x 2···x n ,求证:0, 1＞x ≥0x=2x 0+x, 其中x=1， 0＞x ＞－1三. (10分)某加法器进位链小组信号为C 4C 3C 2C 1,低位来的进位信号为C 0,请分别按下述两种方式写出C 4C 3C 2C 1的逻辑表达式.(1) 串行进位方式(2) 并行进位方式四. (11分)某机器中，配有一个ROM 芯片，地址空间0000H —3FFFH 。

现在再用几个16K ×8的芯片构成一个32K ×8的RAM 区域，便其地址空间为8000H —FFFFH 。

假设此RAM 芯片有CS 和WE 信号控制端。

CPU 地址总线为A15—A0,数据总线为D7—D0,控制信号为RD(读)，WR(写)，MREQ(存储器请求)，当且仅当MREQ 和RD （或WR ）同时有效时，CPU 才能对有存储器进行读(或写)，试画出此CPU 与上述ROM 芯片和RAM 芯片的连接图。

五. (10分)某16位机器所使用的指令格式和寻址方式如下所示，该机有两个20位基址寄存器，四个16位变址寄存器，十六个16位通用寄存器，指令汇编格式中的S(源)， D(目标)都是通用寄存器，m 是主存的一个单元，三种指令的操作码分别是MOV(OP) =（A ） H,STA(OP)=(1B)H, LDA(OP)=(3C)H, MOV 是传送指令，STA 为写数指令，LDA 为读数指令。

研究生入学试卷二十一．填空题（每小题3分，共18分）1.沿磁盘半径方向单位长度上的磁道数称为A.___，而磁道单位长度上能记录的二进制代码位数称为B.___, A和B统称为磁盘存储器的C.___。

2.指令系统的A.___和B.___不仅直接影响到机器的硬件结构，而且也影响到C.___。

3.流水线处理器是指A.___类型的机器，其实质是B.___处理，以提高机器速度。

4.总线定时是总线系统的核心问题之一，为了同步主从方的操作，必须制订A.___,通常采用B.___定时和C.___定时两种。

5.显示适配器作为CRT和CPU的接口，由A.___存储器，显示控制器，B.___三部分组成，先进的显示控制器具有C.___加速能力。

6.字节多路通道可允许A.___设备进行B.___型操作，数据传送单位是C.___。

二．（10分）把十进制数x=(+128.75)×2－10写成浮点表示动机器数,阶码、尾数分别用原码反码和补码表示。

设阶码4位，阶符1位，尾数15位，尾数符号1位。

三．（10分）设x=+15,y=-13,输入数据用补码表示，用带求补器的补码阵列乘法器求乘积x×y=?并用十进制乘法进行验算。

四．（11分）一片EDRAM的存储容量为1M×4位，其中Sel为片选信号，RAS为行选通信号，CAS为列选通信号，Ref为刷新信号，A0~A10为地址输入信号。

请设计一个1M×32位的存储器。

其存储容量是多少？画出组成模块图。

五．（10分）如图A20.1所示的处理机是按下列规则设计的①所有指令的字长都是１６位;②OP码域宽度为２位;③在进行所有的算术运算时，累加器AC0的内容总是作为一个操作数，而运算结果保存在AC1。

AC0,AC1均不必在指令中指出;④数据存储器(DM)字长１６位，最大容量65536字;⑤指令存储器(IM)最大容量为16384字;⑥四个合法的操作码中，任一操作码所指定的任何一个操作数都可以按直接寻址方式从DM中找到;⑦每个通用寄存器(Ri)的宽度都是１６位;⑧四个合法的OP码是：LDA=00,从DM位置AAA取数放在AC0中，STA=01,将AC0的内容存入DM位置AAA;ADD=10,AC0内容与DM位置AAA里的内容相加，UNA=11未用。

研究生入学试卷十一一.填空题 (每小题 3分,共 18分。

1.为了使计算机能直接处理十进制形式的数据,采用以下两种表示形式:A. ___形式和 B. ___形式。

前者主要用在 C. ___计算的应用领域。

2. 主存与 cache 的地址映射有 A. ___, B. ___, C. ___三种方式。

3. 存储器堆栈中,需要一个 A. ___, 它是 CPU 中的一个专用寄存器, 它指定的 B. ___就是堆栈的 C. ___。

4.微程序设计技术是利用 A. ___方法设计操作控制器的一门技术,具有 B. ___和可维性等一系列优点。

5. 计算机系统中,根据应用条件和硬件资源不同,数据传输方式可采用 A. ___传送, B. ___传送, C. ___传送。

6. IEEE1394是 A. ___I/O标准接口, 与 SCSI 相比, 具有更高的 B. ___和 C. ___实时性。

二. (11分求证:[x]补 +[y]补 =[x+y]补 (mod 2三 . (10分设 x = -15,y = -13,用带求补器的原码阵列乘法器求出乘积 x ×y = ?并用十进制数乘法验证。

四 . (10分设存储器容量为 2M 字,字长 64位,模块数 M = 8, 分别用顺序方式和交叉方式进行组织,存储周期 T = 200ns,数据总线宽度 64位,总线传送周期为τ= 50ns.问:顺序存储器和交叉存储器带宽各是多少?五 . (10分请在下表中第 2列、第 3列填写简要文字对 CISC 和 RISC 的主要特性进行对比。

比较内容 CISC RISC(1指令系统(2指令数目(3指令格式(4寻址方式(5指令字长(6可访存指令(7各种指令使用频率(8各种指令执行时间(9优化编译实现(10程序源代码长度(11控制器实现方式(12软件系统开发时间六 . (10分证明一个 m 段流水线处理器和具有 m 个并行部件的处理器一样具有同等水平的吞吐能力。

计算机组成原理考研试卷（一）及答案一、选择题(共20 分，每题1 分)1.CPU 响应中断的时间是______ 。

A.中断源提出请求;B.取指周期结束;C.执行周期结束;D.间址周期结束。

2.下列说法中______是正确的。

A.加法指令的执行周期一定要访存;B.加法指令的执行周期一定不访存;C.指令的地址码给出存储器地址的加法指令，在执行周期一定访存;D.指令的地址码给出存储器地址的加法指令，在执行周期不一定访存。

3.垂直型微指令的特点是______。

A.微指令格式垂直表示;B.控制信号经过编码产生;C.采用微操作码;D.采用微指令码。

4.基址寻址方式中，操作数的有效地址是______ 。

A.基址寄存器内容加上形式地址(位移量);B.程序计数器内容加上形式地址;C.变址寄存器内容加上形式地址;D.寄存器内容加上形式地址。

5.常用的虚拟存储器寻址系统由______两级存储器组成。

A.主存-辅存;B.Cache-主存;C.Cache-辅存;D.主存—硬盘。

6.DMA 访问主存时，让CPU 处于等待状态，等DMA 的一批数据访问结束后，CPU 再恢复工作，这种情况称作______。

A.停止CPU 访问主存;B.周期挪用;C.DMA 与CPU 交替访问;D.DMA。

7.在运算器中不包含______ 。

A.状态寄存器;B.数据总线;C.ALU;D.地址寄存器。

8.计算机操作的最小单位时间是______。

A.时钟周期;B.指令周期;C.CPU 周期;D.中断周期。

9.用以指定待执行指令所在地址的是______。

A.指令寄存器;B.数据计数器;C.程序计数器;D.累加器。

10.下列描述中______是正确的。

A.控制器能理解、解释并执行所有的指令及存储结果;B.一台计算机包括输入、输出、控制、存储及算逻运算五个单元;C.所有的数据运算都在CPU 的控制器中完成;D.以上答案都正确。

11.总线通信中的同步控制是______ 。

题号一二三四合计分数阅卷人一、单选题（每题2分，共30分）1冯.诺依曼计算机结构的核心思想是：_________ 。

A二进制运算B 有存储信息的功能C运算速度快D存储程序控制2计算机硬件能够直接执行的只有_________ 。

A机器语言B 汇编语言C机器语言和汇编语言D各种高级语言3零的原码可以用哪个代码来表示：_________ 。

A 11111111B 10000000C 01111111D 1100000，其真值为A 789B 789HC 1929D 11110001001B 4某数在计算机中用8421码表示为0111 1000 10015目前在小型和微型计算机里最普遍采用的字符编码是A BCD 码B十六进制代码 C ASC I I码 D 海明码6当-1 v x v 0时，【x】原二：_______ 。

A 1-xB xC 2+xD (2-2-n) - | x |7 执行一条一地址的加法指令需要访问主存__________ 次。

A 1B 2C 3D 48 在寄存器间接寻址中，操作数应在_________ 中。

A 寄存器B 堆栈栈顶C 累加器D 主存单元9 在串行进位的并行加法器中，影响加法器运算速度的关键因素是：______________ 。

A 门电路的级延迟B 元器件速度C 进位传递延迟D 各位加法器速度的不同10 运算器虽由许多部件组成，但核心部件是__________ 。

A 算术逻辑运算单元B 多路开关C 数据总线D 累加寄存器1 1在浮点数编码表示中_______ 在机器中不出现，是隐含的。

A. 阶码B. 符号C 尾数D 基数12下列关于RISC 的叙述中，错误的是： ________ 。

A RISC 普遍采用微程序控制器B RISC 大多数指令在一个时钟周期内完成 C RISC 的内部通用寄存器数量相对 CISC 少D RISC 的指令数、寻址方式和指令格式种类相对 CISC 少13计算机主频的周期是指 _______ 。

计算机组成原理》电大/国开第1~8章形考试题第一章形考1.1计算机系统是由()组成。

正确答案是：硬件、软件计算机系统的层次结构从下至上按顺序划分为()。

正确答案是：数字逻辑层、微体系结构层、指令系统层、操作系统层、汇编语言层、高级语言层1.2计算机硬件系统是由()组成正确答案是：运算器、控制器、存储器、输入输出设备、总线1.4计算机体系结构是指()。

正确答案是：从机器语言或者汇编语言的程序设计人员所见到的计算机系统的属性计算机组成是()。

正确答案是：计算机体系结构的逻辑实现第二章形考2.1(101001)2是(101001)2、(52)8、(00101001)BCD、和(233)16四个数中最小的数。

()正确的答案是“错”。

2.2计算机系统是由()组成。

正确答案是：硬件、软件计算机系统的层次结构从下至上按顺序划分为()。

正确答案是：数字逻辑层、微体系结构层、指令系统层、操作系统层、汇编语言层、高级语言层2.3长度相同但格式不同的2种浮点数，假设前者阶码长、尾数短，后者阶码短、尾数长，其他规定均相同，则它们可表示的数的范围和精度为()。

正确答案是：前者可表示的数的范围大但精度低2.5奇偶校验码通常可以发现单个位错，但是不能确定是哪一位错，还可以发现奇数个位错，但肯定不能发现偶数个位错。

() 正确的答案是“对”2.6两个补码数相加，只有在（）时有可能产生溢出。

（）正确答案是：符号位相同在定点二进制运算器中，减法运算一般通过（）来实现。

正确答案是：原码运算的二进制减法器下列说法中正确的是（）。

正确答案是：定点数和浮点数运算都有可能产生溢出在定点数运算中产生溢出的原因是（）。

正确答案是：运算的结果超出了机器的表示范围定点数补码加法具有两个特点：一是符号位与数值位分别进行运算；二是符号位向更高位上的进位要舍去。

（）正确的答案是“错”。

在定点二进制运算器中，加法运算一般通过原码运算的二进制加法器来实现。

（）正确的答案是“错”。

清华大学2001年计算机组成原理试题试题内容：一、（10分）某RISC处理机各类指令使用频率和理想CPI（指令和数据访问Cache命中率为100％时的CPI）如下表所示。

而实际测得的指令访问Cache缺失率（miss rate）为5％，数据访问的Cache缺失率为10％，Cache的缺失损失（miss penalty）为40个时钟周期。

（1）该机器在无Cache缺失（理想情况）时的CPI是多少？（3分）（2）该机器在无Cache缺失（理想情况）时的速度比有Cache缺失时快多少倍？（7分）指令类型使用频率 CPI idealALU操作 43% 1Loads 21% 2Stores 12% 2Branches 24% 2二、（13分）一台模型机共有7条指令，主频25MHz，各指令的使用频率与CPI如下表所示。

该模型机有8位和16位两种指令字长，采用2-4扩展操作码。

8位字长指令为寄存器（R－R）二地址类型，16位字长指令为寄存器－存储器（R－M）二地址变址寻址类型（-128<=变址范围<=127）。

指令（字长）使用频度f CPII1（8位） 35% 1I2（8位） 25% 2I3（8位） 20% 2I4（16位） 10% 2I5（16位） 5% 1I6（16位） 3% 2I7（16位） 2% 2（1）计算该机的MIPS速率。

（4分）（2）计算操作码的平均码长。

（3分）（3）该机允许使用多少个可编址的通用寄存器，多少变址寄存器？（3分）（4）设计该机的两种指令格式，标出各字段位数并给出操作编码。

（3分）三、（12分）假设在一个采用组织相联映像方式的Cache中，主存有B0～B7共8块组成，Cache有C0～C3共4块，组内块数为2块。

每块的大小为32个字节，采用FIFO块替换算法。

在一个程序执行过程中依次访问块地址流如下：B1，B4，B6，B3，B0，B4，B6，B2，B4，B5（1）写出主存地址的格式，并标出各字段的长度（3分）（2）写出Cache地址的格式，并标出各字段的长度（3分）（3）画出主存与Cache之间各个块的映像对应关系（3分）（4）列出程序执行过程中Cache的块地址流分布情况。

计算机组成原理试题一一、单项选择题（从下列各题四个备选答案中选出一个正确答案，并将其代号写在题干前面的括号内。

）1.若十进制数据为137.5则其八进制数为（B ）。

A、89.8B、211.4C、211.5D、1011111.1012.若x补=0.1101010，则x原=（A ）。

A、1.0010101B、1.0010110C、0.0010110D、0.11010103.若采用双符号位，则发生正溢的特征是：双符号位为（B）。

A、00B、01C、10D、114.原码乘法是（A ）。

A、先取操作数绝对值相乘，符号位单独处理B、用原码表示操作数，然后直接相乘C、被乘数用原码表示，乘数取绝对值，然后相乘D、乘数用原码表示，被乘数取绝对值，然后相乘5.为了缩短指令中某个地址段的位数，有效的方法是采取（C）。

A、立即寻址B、变址寻址C、间接寻址D、寄存器寻址6.下列数中，最小的数是（A）。

A．(101001)2B．(52)８C．(2B)16D．457.下列数中，最大的数是（D）。

A．(101001)2B．(52)８C．(2B)16D．458.下列数中，最小的数是（D）。

A．（111111）2B．（72）８C．（2F）16D．509.已知：X=－0.0011，Y= -0.0101。

（X+Y）补= ( A)。

Ａ．１．１１００Ｂ．１．１０１０Ｃ．１．０１０１Ｄ．１．１０００10.一个512KB的存储器,地址线和数据线的总和是（C ）。

A．17 B．19C．27D．3611.某计算机字长是16位它的存储容量是64KB,按字编址,它们寻址范围是（C ）。

A．64K B．32KB C．32K D．16KB12.某一RAM芯片其容量为512*8位,除电源和接地端外该芯片引线的最少数目是（C ）。

A.21B.17C.19D.2012.计算机内存储器可以采用（A）。

A.RAM和ROMB.只有ROMC.只有RAMD.RAM和SAM13.单地址指令中为了完成两个数的算术操作，除地址码指明的一个操作数外，另一个数常需采用( C) 。

清华大学硕士研究生入学考试计算机系2006年计算机组成原理一、填空题1. a,b为两个1位2进制数，Carryin为低位进位，Carryout为高位进位，用and,or写出带进位的1位加法器的Carryout并化简，Carryout=____2. 5段流水线分别为IF,__,EX,__,WB.3. 一个串行程序可并行部分占%90，规模不变的情况下，串行程序并行化后加速比不超过_______4. 二进制补码1111 1111 1111 1111 1111 1111 1111 1011化为十进制后为_______二、判断题1.CISC计算机比RISC计算机指令多。

2.速度为10MIPS的计算机一定比速度为5MIPS的计算机快。

3.SRAM比DRAM的速度快，成本高。

4.SCSI硬盘与SATA硬盘的速度，价格比较.5.PCI-Express与AGP都可用于显卡接口6.SPECCPU 2000基准测试程序可用于测I/O性能。

7.IEEE 754是计算机中的二进制整数算术标准。

8.全相联与直接映象Cache的比较9.INTEL P4功率小于10w10.64位CPU一般比32位CPU快一倍11.增加流水线段数可提高CPU频率12.VHDL是硬件描述语言。

13.EPIC是VLIW的发展三、简答题1.试说明为何编译程序要进行如下优化for(j=0;j<200;j++){for(i=0;i<20;i++){A[i][j]=A[i][j]+1;}}编译优化后for(i=0;i<20;i++){for(j=0;j<200;j++){A[i][j]=A[i][j]+1;}}2.硬盘平均寻道时间为12ms，传输速率为10MB/s，磁盘控制器延时为2ms,则一个转速为7200r/min的硬盘写1KB数据时间为多少?3.为什么要设置二叉分支预测指令？画出2bit转移预测的状态图第 1 页共 1 页。

计算机组成原理研究⽣⼊学考试试题研究⽣⼊学试卷（⼀）⼀、填空题1 字符信息是符号数据，属于处理（）领域的问题，国际上采⽤的字符系统是七单位的（）码。

2 按IEEE754标准，⼀个32位浮点数由符号位S （1位）、阶码E （8位）、尾数M （23位）三个域组成。

其中阶码E 的值等于指数的真值（）加上⼀个固定的偏移值（）。

3 双端⼝存储器和多模块交叉存储器属于并⾏存储器结构，其中前者采⽤（）并⾏技术，后者采⽤（）并⾏技术。

4 虚拟存储器分为页式、（）式、（）式三种。

5 安腾指令格式采⽤5个字段：除了操作码（OP ）字段和推断字段外，还有3个7位的（）字段，它们⽤于指定（）2个源操作数和1个⽬标操作数的地址。

6 CPU 从内存取出⼀条指令并执⾏该指令的时间称为（），它常⽤若⼲个（）来表⽰。

7 安腾CPU 中的主要寄存器除了128个通⽤寄存器、128个浮点寄存器、128个应⽤寄存器、1个指令指针寄存器（即程序计数器）外，还有64个（）和8个（）。

8 衡量总线性能的重要指标是（），它定义为总线本⾝所能达到的最⾼传输速率，单位是（）。

9 DMA 控制器按其结构，分为（）DMA 控制器和（）DMA 控制器。

前者适⽤于⾼速设备，后者适⽤于慢速设备。

10 64位处理机的两种典型体系结构是（）和（）。

前者保持了与IA-32的完全兼容，后者则是⼀种全新的体系结构。

⼆、简答题已知：[]=1234561.X X X X X X X 补求证：6____________[]=12345621.X X X X X X X-+原三、分析题某机字长32位，存储器按字节编址，CPU 可提供数据总线8条（D 7～D 0），地址总线18条（A 17～A 0），控制线1条（WE#），⽬前使⽤的存储空间为16KB ，全部⽤4K×4位的RAM芯⽚构成，要求其地址范围为08000H ～0BFFFH（可有地址重叠区）。

请回答下列问题：⑴该CPU可访问的最⼤存储空间是多少？⑵⽬前使⽤的存储空间需要多少个上述RAM芯⽚？⑶画出CPU与RAM芯⽚之间的连接图（要求⽤138译码器实现地址译码）。

计算机组成原理考研真题计算机组成原理是计算机科学与技术专业的一门重要课程，也是考研的热门科目之一。

在考研过程中，对于计算机组成原理的学习和掌握，不仅需要理解基本概念和原理，还需要能够灵活运用所学知识解决实际问题。

因此，通过真题的练习和分析，可以帮助考生更好地掌握这门课程，并在考试中取得更好的成绩。

一、单选题。

1. 下列不属于计算机内部总线的是（）。

A. 数据总线。

B. 地址总线。

C. 控制总线。

D. 通信总线。

答案，D。

解析，计算机内部总线包括数据总线、地址总线和控制总线，用于在CPU、内存和I/O设备之间传输数据、地址和控制信号。

通信总线主要用于不同设备之间的通信，不属于计算机内部总线。

2. 在8086微处理器中，IP寄存器的作用是（）。

A. 存放指令的地址。

B. 存放指令的操作码。

C. 存放指令的操作数。

D. 存放指令的结果。

答案，A。

解析，IP寄存器存放的是指令的地址，用于指示下一条要执行的指令的地址。

二、多选题。

1. 下列关于存储器层次结构的说法中，正确的是（）。

A. 存储器层次结构是按照存取速度由快到慢排列的。

B. 存储器层次结构是按照容量由大到小排列的。

C. 存储器层次结构是由内存、高速缓存、辅助存储器组成的。

D. 存储器层次结构是为了提高计算机的性能和降低成本。

答案，B、C、D。

解析，存储器层次结构是按照容量由大到小排列的，包括内存、高速缓存和辅助存储器，其目的是提高计算机的性能和降低成本。

三、简答题。

1. 请简要说明指令周期和机器周期的概念及其区别。

答，指令周期是指从一条指令的开始到下一条指令的开始所经历的时间，包括取指令周期、译码周期、执行周期和访存周期。

机器周期是指执行一条指令所需要的时间，包括取指令周期、译码周期、执行周期和访存周期等。

指令周期是一个过程，机器周期是一个时间段。

指令周期包括机器周期，但机器周期不一定等于指令周期。

通过对计算机组成原理考研真题的练习和分析，可以帮助考生更好地掌握课程内容，加深对知识点的理解，提高解题能力，为考试取得好成绩打下坚实的基础。

研究生入学试卷十五一．填空题（每题3分，共18分）1. {(26)16U(63)16}⊕ (135)8 的值为A.___。

2. DRAM 存储器的刷新一般有A.___,B.___,C.___三种方式。

3. 块寻址方式常用于A.___,以实现外存或外设同主存之间的B.___,在主存中还可用于C.___。

4. 流水线处理器是指A.___类型的机器，运算部件也可实现 B.___其实质是C.___处理以提高机器速度。

5. 分布式仲裁不需要A.___,每个功能模块都有自己的B.___,通过分配C.___,仲裁号,每个仲裁器将仲裁总线得到的号与自己的仲裁号进行比较,从而获得总线控制权。

6. 中断处理过程可以A.___进行,B.___的设备可以中断C.___的中断服务程序。

二.（11分） 设有两个浮点数x=2Ex ×S x ,y=2Ey ×S y ,，E X =(-10)2,，S x =(+0.1001)2,E y =(+10)2,S y =(+0.1011)2, 若尾数4位，阶码2位，阶符1位，求x+y=? 并写出运算步骤及结果。

三．（10分）根据表A15.1，一位全加器（FA ）的逻辑表达式可用“与或非”形式写出：S i= A i B i C i +A i B i C i + A i B i C i +A i B i C i (1)__ __ __ __ __C i+1 =A i B i +A i C i +B i C i (2)用此表达式设计的一位全加器构成加法器有什么问题？请改进设计，以便缩短加法器进位时间。

并画出加法器逻辑图(2位)。

表A15.1四．（10分）CPU 执行一段程序时，cache 完成存取的次数为1900次，主存完成存取的次数为100次，已知cache 存取周期为50ns,主存存取周期为250ns.求：（1）cache/主存系统的效率 （2）平均访问时间五．（10分）现在要设计一个新处理机，但机器字长尚悬而未决，有两种方案等待选择：一种是指令字长16位，另一种指令字长24位。

考研计算机组成原理真题计算机组成原理是计算机科学与技术专业的一门重要课程，也是考研计算机科学与技术专业考试中的一大难点。

为了帮助考生更好地备考，本文将提供一些考研计算机组成原理真题，以供大家参考。

一、单选题1. 下列关于计算机存储器的描述中，错误的是：A. 高速缓存是CPU内部的一级缓存B. 主存是计算机中存储程序和数据的主要部件C. 主存是存储器系统的最顶层D. 存储器具有存取速度快、容量大、非易失性、可擦写等特点2. 在通用寄存器组设计中，下列关于寄存器对的描述中，错误的是：A. 寄存器对仅用于整数数据的存储和传输B. 寄存器对是一种存储器件，可以存放一个或多个字C. 寄存器对的位数决定了计算机的数据宽度D. 通常使用奇偶号寄存器组来进行数据传输3. 下列关于指令流水线的描述中，错误的是：A. 指令流水线可以提高处理器的运行速度B. 指令流水线的引入会增加硬件成本C. 指令流水线可以同时处理多条指令D. 指令流水线的关键在于保证指令之间的独立性二、填空题1. 在计算机中，CPU主频单位为_______。

2. 指令周期包括_______和_______两个阶段。

3. DMA的作用是__________。

三、简答题1. 请简要描述CPU的基本工作原理。

2. 什么是指令流水线技术？它有哪些优点和缺点？四、分析题1. 假设一个CPU的主频为2GHz，每个指令需要5个时钟周期完成，计算该CPU每秒能够执行的指令数。

2. 某计算机的指令周期为200ps，而流水线中的4个阶段分别需要50ps、100ps、80ps和70ps。

求该流水线的加速比。

以上是一些考研计算机组成原理真题，希望能对大家的备考有所帮助。

大家可以根据这些题目进行针对性的复习和练习，提高自己的知识水平和应试能力。

祝愿每一位考生都能取得好成绩！。

计算机组成原理试题班号：学号：姓名：（所有答案均写在答题纸上）一．填空（20分）1．（4分）给出十进制数-254的IEEE754标准单精度浮点数表示。

（-254）= ⑴。

2．（3分）某计算机字长16位，整数用补码表示，按字编址。

某C语言定义了i, j, k共3个short型变量，其中有程序段如下：{ i = 105; j = -12767; k = i + j; }。

编译器将i, j, k三个变量分配到地址分别为100、101和102三个内存单元中。

则上述程序段执行完成后，地址100内容为⑵，地址101的内容为⑶，地址102的内容为⑷。

（均用16进制表示）。

3．（3分）TEC2008使用THCO MIPS指令系统，指令BEQZ rx, imm的功能为当rx的值为0时跳转，指令操作码为00100。

在内存地址为0109H处有一条机器指令，二进制形式为（0010000011111100），该指令执行前寄存器r0的值为0。

则该指令成功执行后，PC值为⑸。

（用16进制表示）。

4．（5分）常见的指令寻址方式：⑹、⑺、⑻、⑼、⑽。

5．（5分）中断处理过程包括关中断、⑾、⑿、开中断、⒀、关中断、⒁、开中断、⒂等步骤。

二．单项选择（20分，每题2分）1.下列选项中，能缩短程序执行时间的是。

I．提高CPU时钟频率 II．优化数据通路结构 III．对程序进行编译优化A．仅I和II B．仅I和III C．仅II和III D．I，II，III2.某一编码系统中，数据为8位。

为提高系统的可靠性，希望能发现2位出错，并能在仅有1位出错时进行纠正，则需要增加的校验位的位数至少是。

A．3位 B．4位 C．5位 D．6位3.下列寄存器中，汇编程序员可见的是。

A．存储器地址寄存器（MAR）B．程序计数器（PC）C．存储器数据寄存器（MDR）D．指令寄存器（IR）4.微程序存放的位置是。

A．CPU B．高速缓冲存储器 C．主存储器 D．磁盘存储器5.下面关于多周期CPU的描述，正确的是。

清华大学1999年研究生入学考试计算机体系结构和组成原理试题一．（10分）有三个Cache存储器，每个由4个Block组成，每个Block只有一个字，第一个Cache 存储器采用全相连映象，第二个Cache存储器采用2-way组相连映象，第三个Cache存储器采用直接相连映象。

下面是程序执行过程中的Block地址流。

0，8，0，6，8请计算三种结构的缺失次数各为多少？二．（10分）假设我们有一个需要运行100秒的标准程序，其中有90秒是CPU时间而剩下的是I/O 占用的时间。

如果在以后的5年中，CPU速度每年可以提高50%且I/O时间保持不变，那么5年后我们的程序要耗费多少时间。

三．（10分）某台计算机只有Load/Store指令能对存储器进行读/写操作，其他指令只对寄存器进行操作。

根据程序跟踪实验结果，已知每种指令所占的比例及CPI数如下：表1求上述情况下的平均CPI。

假设程序由M条指令组成。

算逻运算中25%的指令的两个操作数中的一个已在寄存器中，另一个必须在算逻指令执行前用Load指令从存储器中取到寄存器中。

因此有人建议增加另一种算逻指令，其特点是一个操作数取字寄存器，另一个操作数取自存储器，即寄存器——存储器类型，假设这种指令的CPI等于2。

同时，转移指令的CPI变为3。

求新指令系统的平均CPI。

四．（10分）假定我们有一台计算机，如果所有的cache访问都命中的话，它的CPI是2.0。

唯一的数据访问指令是store和load，它们占指令总数的40%，不命中损失是25个时钟周期，不命中率是2%。

如果所有的指令访问cache都命中的话，那么机器的速度是存在cache不命中的多少倍？五（10分）假定在1000次内存访问中，在第一级Cache中有40次缺失，在第二级Cache中有20次缺失。

两种缺失率分别为多少？六．(10分)运行Solaris 2.3系统的两台SPARC 10计算机可由两种不同的互连网络连接起来，通过TCP/IP通信。