当前位置：文档之家 › 时序逻辑电路习题与答案

时序逻辑电路习题与答案

  • 格式：doc
  • 大小：2.12 MB
  • 文档页数：40

第12章 时序逻辑电路

自测题

一、填空题

1．时序逻辑电路按状态转换情况可分为 时序电路和 时序电路两大类。

2．按计数进制的不同，可将计数器分为 、 和N进制计数器等类型。

3．用来累计和寄存输入脉冲个数的电路称为 。

4．时序逻辑电路在结构方面的特点是：由具有控制作用的 电路和具记忆作用 电路组成。、

5．、寄存器的作用是用于 、 、 数码指令等信息。

6．按计数过程中数值的增减来分，可将计数器分为为 、 和 三种。

二、 选择题

1．如题图12.1所示电路为某寄存器的一位，该寄存器为 。

A、单拍接收数码寄存器；B、 双拍接收数码寄存器；

C、单向移位寄存器； D、 双向移位寄存器。

2．下列电路不属于时序逻辑电路的是 。

A、数码寄存器；B、编码器；C、触发器；D、可逆计数器。

3．下列逻辑电路不具有记忆功能的是 。

A、译码器；B、RS触发器；C、寄存器；D、计数器。

4．时序逻辑电路特点中，下列叙述正确的是 。

A、电路任一时刻的输出只与当时输入信号有关；

B、电路任一时刻的输出只与电路原来状态有关；

C、电路任一时刻的输出与输入信号和电路原来状态均有关；

D、电路任一时刻的输出与输入信号和电路原来状态均无关。

5．具有记忆功能的逻辑电路是 。

A、加法器；B、显示器；C、译码器；D、计数器。

6．数码寄存器采用的输入输出方式为 。

A、并行输入、并行输出； B、 串行输入、串行输出；

C、并行输入、串行输出； D、并行输出、串行输入。

三、判断下面说法是否正确，用“√"或“×"表示在括号

1．寄存器具有存储数码和信号的功能。( )

2．构成计数电路的器件必须有记忆能力。( )

3．移位寄存器只能串行输出。 ( )

4．移位寄存器就是数码寄存器，它们没有区别。( )

5．同步时序电路的工作速度高于异步时序电路。 ( )

6．移位寄存器有接收、暂存、清除和数码移位等作用。（ ）

思考与练习题

时序逻辑电路的特点是什么?

时序逻辑电路与组合电路有何区别?

在图12.1电路作用下，数码寄存器的原始状态Q3Q2Q1Q0=1001，而输入数码D3D2D1D0=0110时，在CP的作用下，Q3Q2Q1Q0状态如何变化?

题图12.2所示移位寄存器的初始状态为111，画出连续3个CP脉冲作用下Q2Q1Q0各端的波形和状态表。

12.3.3，说明计数器的类型。若初始状态Q1Q0=00，画出连续4个CP脉冲作用下的计数器的工作波形图。

试分析题图12.4所示电路的逻辑功能，分析计数器的类型，作出在连续8个CP作用下，Q2Q1Q0的波形图。(原态为000)

第十二章 参考答案

自测题

一．1、同步；异步。2、二进制；十进制。3、计数器。4、组合电路；触发器。5、接收；暂存；传递。6、递增计数器；递减计数器；可逆计数器。

二、1、B。2、B。3、A。4、C。5、D。6、A。

三、1、√。2、√。3、×。4、×。5、√。6、√。

思考与练习题

它在逻辑功能方面的特点是：电路的输出状态不仅与同一时刻的输入状态有关，而且与电路原状态有关；它在结构方面的特点是：由具有控制作用的逻辑电路和具有记忆作用的触发器组成。

二者的区别是：组合电路的输出仅与当前的输入有关，而时序逻辑电路的输出不仅与输入有关，而且还决定于电路原来的状态。

12.3.1当输入端D3D2D1D0=0110时，据D触发器的功能，在CP作用下Q3Q2Q1Q0相应置为0110。

由波形图可见：它只能计00到10三个数、CP为同步控制形式、信号向左移动、Q0Q1依次累加，所以该电路为同步三进制加法计数器。

由波形图可见，电路为三位同步二进制减法计数器。

自我测验题

1．图T4.1所示为由或非门构成的基本SR锁存器，输入S、R的约束条件是 。

A．SR=0 B．SR=1 C．S+R=0 D．S+R=1

≥1≥1Q&&QSRG1G1G2G2QQRS

图T4.1

图T4.2

2．图T4.2所示为由与非门组成的基本SR锁存器，为使锁存器处于“置1”状态，其RS应为 。

A．RS=00 B．RS=01 C．RS=10 D．RS=11

3．SR锁存器电路如图所示，已知X、Y波形，判断Q的波形应为A、B、C、D中的

B 。假定锁存器的初始状态为0。

≥1≥1QQXYXYABCD不定不定 （a） (b)

图

4．有一T触发器，在T=1时，加上时钟脉冲，则触发器 。

A．保持原态 B．置0 C．置1 D．翻转

5．假设JK触发器的现态Qn=0，要求Qn+1=0，则应使 。

A．J=×，K=0 B．J=0，K=× C．J=1，K=× D．J=K=1

6．电路如图T4.6所示。实现AQQnn1的电路是 。

QQ＆Q＆1Q1AAAACPCPCPCPC1C1C1C11D1S1R1J1K1J1KQQQQ A． B． C．

D．

图T4.6

7．电路如图T4.7所示。实现nnQQ1的电路是 。

QQQQCPCPCPCPC1C1C1C11T1S1R1D1J1KAQQQQ A． B． C． D．

图T4.7

8．电路如图T4.8所示。输出端Q所得波形的频率为CP信号二分频的电路为 。

CPQ1QCPQQCPQQCPQQ11J1K11CJ1K11CD1D11C1C

A． B．

C． D．

图

9．将D触发器改造成T触发器，如图T4.9所示电路中的虚线框内应是 。 CPQ1DC1TQ

图

A．或非门 B．与非门 C．异或门 D．同或门

10．触发器异步输入端的作用是

。

A．清0 B．置1 C．接收时钟脉冲 D．清0或置1

11．米里型时序逻辑电路的输出是 。

A．只与输入有关

B．只与电路当前状态有关

C．与输入和电路当前状态均有关

D．与输入和电路当前状态均无关

12．摩尔型时序逻辑电路的输出是

。

A．只与输入有关

B．只与电路当前状态有关

C．与输入和电路当前状态均有关

D．与输入和电路当前状态均无关

13．用n只触发器组成计数器，其最大计数模为 。

A．n B．2n C．n2 D．2 n

14．一个5位的二进制加计数器，由00000状态开始，经过75个时钟脉冲后，此计数器的状态为 ：

A．01011 B．01100 C．01010 D．00111

15．图T4.15所示为某计数器的时序图，由此可判定该计数器为 。

A．十进制计数器 B．九进制计数器 C．四进制计数器 D．八进制计数器

CPQ0Q1Q2Q3

图T4.15

16．电路如图T4.16所示，假设电路中各触发器的当前状态Q2 Q1 Q0为100，请问在时钟作用下，触发器下一状态Q2 Q1 Q0为 。

QQ1J1KC1CPDRQ0QQ1J1KC1QQ1J1KC11Q1Q2SDRDSDSDRDRD

图T4.16

A．101 B． 100 C． 011 D． 000

17．电路图T4.17所示。设电路中各触发器当前状态Q2 Q1 Q0为110，请问时钟CP作用下，触发器下一状态为

。

0Q1J1KC1CPQ01Q1J1KC12Q1J1KC1Q1Q2RDRDRD&DR

图T4.17

A． 101 B．010 C．110 D．111

18．电路如图T4.18所示，

74LS191具有异步置数的逻辑功能的加减计数器，其功能表如表所示。已知电路的当前状态Q3 Q2 Q1 Q0为1100，请问在时钟作用下，电路的下一状态Q3 Q2 Q1 Q0为 。

0CTLD74LS191Q0Q1Q2Q3D0D1D2D3U/DCTCO/BOLDCP0000CP&

图T4.18

A． 1100 B． 1011 C． 1101 D． 0000

表 74LS191功能表 LD CT DU/ CP

D0 D1 D2 D3 Q0 Q1 Q2 Q3

0 × × × d0 d1 d2 d3 d0 d1 d2 d3

1 0 0 ↑ × × × × 加 法 计 数

1 0 1 ↑ × × × × 减 法 计 数

1 1 × × × × × × 保 持

19．下列功能的触发器中， 不能构成移位寄存器。

A．SR触发器 B．JK触发器 C．D触发器 D．T和T＇触发器。

所示电路的功能为 。

CP0Q0FFD11C1Q1FFD11C2Q2FFD11C3Q3FFD11CID

A．并行寄存器 B．移位寄存器 C．计数器 D．序列信号发生器

21．4位移位寄存器，现态Q0Q1Q2Q3为1100，经左移1位后其次态为 。

A．0011或1011 B．1000或1001 C．1011或1110 D．0011或1111

22．现欲将一个数据串延时4个CP的时间，则最简单的办法采用 。

A．4位并行寄存器 B．4位移位寄存器

合集下载

阎石《数字电子技术基础》(第6版)考研真题精选-第6章 时序逻辑电路【圣才出品】

阎石《数字电子技术基础》(第6版)考研真题精选-第6章 时序逻辑电路【圣才出品】

1 / 53 十万种考研考证电子书、题库视频学习平台 圣才电子书 第6章 时序逻辑电路 一、选择题 1．下列逻辑电路中哪个是时序逻辑电路：（ ）。[江苏大学2016研] A．二进制译码器 B．二进制加法器 C．移位寄存器 D．数据选择器 【答案】C 【解析】ABD三项都属于组合逻辑电路，C项移位寄存器是由触发器组成的，具有存储功能，它属于时序逻辑电路。 2．同步时序电路和异步时序电路比较，其差异在于后者（ ）。[重庆大学2015研] A．没有触发器 B．没有统一的时钟控制 C．没有稳定状态 D．输出只与内部状态有关 【答案】B 【解析】A项是组合逻辑电路和时序逻辑电路的区别；C项是无稳态电路与稳态电路的区别；D项是米勒型电路和摩尔型电路的区别。

2 / 53 十万种考研考证电子书、题库视频学习平台 圣才电子书 3．对于状态表6-1，下列说法正确的是：（ ）。[北京邮电大学2015研] 表6-1 A．状态A和B肯定等价 B．状态D和E肯定等价 C．状态A和C肯定等价 D．状态B和F肯定等价 【答案】B 【解析】根据状态表6-1可知，状态D和E在输入0后，次态都为自身且输出Z＝0，而在输入1后，次态都变为C且输出Z＝0。所以，可以视为两者状态等价，同样的分析方法用于A、C、D三项，可以发现这三个选项是错误的。 二、填空题 1．时序电路中“等价状态”是______，在实际应用中起______作用。[重庆大学2014研] 【答案】相同的输入下，输出相同且次态也相同；化简

3 / 53 十万种考研考证电子书、题库视频学习平台 圣才电子书 【解析】状态等价是指在相同的输入变量条件下，次态相同且输出也相同，等价的状态主要用于化简状态转换表，也就是减少电路的状态数量，可以优化构成相应电路的硬件结构。 2．一个模值为6的计数器，状态转移图如图6-1所示，若初始状态为000，则经过100个CP脉冲后，其状态为______。[北京邮电大学2015研] 图6-1 【答案】110 【解析】每经过一个CP脉冲，计数器的状态按照顺序变化一次，100/6＝16···4，所以经过了100CP脉冲后，计数器循环了16个完整计数周期，然后又进行了4次状态变化，所以此时状态为110。 3．4个触发器构成M序列发生器，反馈函数D0＝Q3⊕Q0，若初始状态为Q3Q2Q1Q0＝1010，则整个M序列为______。[北京邮电大学2015研] 【答案】1111 1010 1100 1000 【解析】根据初始状态和反馈函数可以列出状态转换表，得到循环的状态序列，从而得到Q3的周期性输出的序列。 4．某M序列发生器由4位D触发器构成，反馈函数为Q3⊕Q0，若该发生器的初始状

电工与电子技术习题参考答案第9章

电工与电子技术习题参考答案第9章

第9章 时序逻辑电路习题解答 9.1 dR端和dS端的输入信号如题9.1图所示，设基本RS触发器的初始状态分别为1和

0两种情况，试画出Q端的输出波形。

题9.1图 解：

9.2 同步RS触发器的CP、R、S端的状态波形如题9.2图所示。设初始状态为0和1两

种情况，试画出Q端的状态波形。

题9.2图 解：

9.3 设主从型JK触发器的初始状态为0，J、K、CP端的输入波形如题9.3图所示。试

画出Q端的输出波形（下降沿触发翻转）。

解：如题9.3图所示红色为其输出波形。 第9章 时序逻辑电路 225

题9.3图

9.4 设主从型JK触发器的初始状态为0，J、K、CP端输入波形如题9.4图所示。试画

出Q端的输出波形（下降沿触发翻转）。如初始状态为1态，Q端的波形又如何？

解：如题9.4图所示红色为其输出波形。

题9.4图

9.5 设维持阻塞型D触发器的初始状态为0，D端和CP端的输入波形如题9.5图所示，

试画出Q端的输出波形（上升沿触发翻转）。如初始状态为1态，Q端的波形又如何？

解：如题9.5图所示红色为其输出波形。 第9章 时序逻辑电路 226

题9.5图

9.6 根据CP时钟脉冲，画出题9.6图所示各触发器Q端的波形。（1）设初始状态为0；

（2）设初始状态为1。（各输入端悬空时相当于“1”）

题9.6图

解：

第9章 时序逻辑电路 227

9.7 题9.7图所示的逻辑电路中，有J和K两个输入端，试分析其逻辑功能，并说明它

是何种触发器。

题9.7图 解：由图得DQFJQQFJQ=⋅⋅⋅=⋅+⋅ J K Qn D Qn+10 0 0 0 0

0 0 1 1 1

0 1 0 0 0

0 1 1 0 0

1 0 0 1 1

1 0 1 1 1

1 1 0 1 1

1 1 1 0 0

此电路为D触发器和与非门组成的上升沿触发的JK触发器。

9.8 根据题9.8图所示的逻辑图和相应的CP、dR、D的波形，试画出Q1和Q2端的输出

数字电子技术基础习题册答案

数字电子技术基础习题册答案

第7章 时序逻辑电路

【7-1】已知时序逻辑电路如图所示，假设触发器的初始状态均为0。

(1 )写出电路的状态方程和输出方程。

(2) 分别列出X=0和X=1两种情况下的状态转换表，说明其逻辑功能。

(3) 画出X=1时，在CP脉冲作用下的Q1、Q2和输出Z的波形。

1J1KC11J1KC1Q1Q2CPXZ1 图

解：

1．电路的状态方程和输出方程

n1n2n11n1QQQXQ

n2n11n2QQQ

CPQQZ21

2．分别列出X=0和X=1两种情况下的状态转换表，见题表所示。逻辑功能为

当X=0时，为2位二进制减法计数器；当X=1时，为3进制减法计数器。

3．X=1时，在CP脉冲作用下的Q1、Q2和输出Z的波形如图(b)所示。

题表

CP1Q2QZ

图(b)

【7-2】电路如图所示，假设初始状态QaQbQc=000。 X=0 X=1

Q2 Q1 Q2 Q1

0 0 0 0

1 1 1 0

1 0 0 1

0 1 0 0

0 0 (1) 写出驱动方程、列出状态转换表、画出完整的状态转换图。

(2) 试分析该电路构成的是几进制的计数器。

1J1KC11J1KC11J1KC1QaQbQcCP11 图

解：

1．写出驱动方程

1aaKJ ncnabbQQKJ nbnacQQJ nacQK

2．写出状态方程

na1naQQ nanananancna1nbQQQQQQQ ncnancnbna1nbQQQQQQ

3．列出状态转换表见题表，状态转换图如图(b)所示。

第6章_时序逻辑电路

第6章_时序逻辑电路

数字电子技术（第5版）

第6章 时序逻辑电路

1.(334) 利用 （ ）可以把集成计数器设计成初态不为零的计数器。

答案. 反馈置数法

2.(318) 时序逻辑电路由 ( ) 和 ( ) 两部分组成。

答案. 组合电路 存储电路

3.(337) 一个4位的扭环形计数器有（ ）个状态。

答案. 8

4.(335) 集成计数器的级联方式有 （ ）和 （ ）两种方式。

答案. 异步 同步

5.(333) 利用 （ ）和 （ ）可以改变集成计数器的计数长度。

答案. 反馈归零法 反馈置数法

6.(332) 一个模为24的计数器，能够记录到的最大计数值是 （ ）。

答案. 23

7.(331) 计数器的模表示计数器的 （ ）计数长度 。

答案. 最大

8.(329) 构成时序电路的各触发器的时钟输入端都接在一起，这种时序电路称为（ ） 。

答案. 同步时序电路

9.(328)时序电路的输出不仅与电路的 （ ）有关，还与电路的 （ ）有关。

答案. 现态 输入信号

10.(327) 摩尔型时序电路的输出仅由电路的 （ ） 决定，而与电路的 ( ) 无关。（注：教材中没有讲述摩尔型电路的概念，故删去此题）

答案. 现态 输入信号

11.(326)

时序逻辑电路的功能描述有

(

) 、 ( ) 、 ( ) 、 ( ) 。

答案. 逻辑方程式 状态表 状态图 时序图

12.(330) 异步时序电路中的各触发器的状态转换 （ ）同一时刻进行的。

答案. 不是在

13.(336) 一个4位的环形计数器有（ ）个状态。

答案. 4

14.(325) 时序逻辑电路可分为 （ ） 和 ( ) 两大类。