74HC595中文手册(手工翻译,可复制)

第十九篇 74HC595与数码管

2011-03-08 15:07

第十九篇 74HC595与数先引用一句官方语：“74HC595是硅结构的CMOS器件， 兼容低电压TTL电路，遵守JEDEC标准。长话短说，它的功能是8位串行输入并行输出移位寄存器，也就是串行转并行。下图是封装图：

74HC595内部有两个寄存器：8位移位寄存器和8为存储寄存器，下面要PROTEUS做下各个引脚的

调试一下可以看出：

DS为串行数据输入口；SH_CP为串行时钟输入口，SH_CP每个上升沿到来时，芯片内部的移位寄存高位移出丢失，次高位成为最高位，并在Q7'体现出来（根据Q7'可以看出，74HC595也有串行输寄存器的值输出到存储寄存器,存储寄存器直接和引脚Q0~Q7相连，所以存储寄存器的值会直接反行功能；OE是输出使能，高电平时Q0~Q7为高阻态，低电平时Q0~Q7为存储寄存器的值；MR为低时无效；VCC接电源；GND接地。好了，所有引脚介绍完了。有的封装图引脚名字不太一样，功能下面用两片74HC595（U1和U2）分别控制四位数码管（U1）的显示和选位（U2），为了减少连线U1的DS），这样连续向U2的DS写两个字节（第一个是要显示的数字，第二个是位选），就可以连SH_CP,P0.6连DS，P0.7连P0.7ST_CP）就可以操作此四连共阴数码管（注意是共阴，不是上篇示的数字”和“位选”取反即可）。如下图：

这个实验测试下：

//***********************************************************************************//功能：LPC2103利用两片74HC595操作四位共阴数码管

//说明：

//用两片74HC595（U1和U2）分别控制四位数码管（U1）的显示和选位（U2）， //为了减少连线，两片74HC595串联（U2的Q7'输出到U1的DS），这样连续向U2的DS写

74hc595 工作原理

74HC595是一种8位移位寄存器，它具有串行输入和并行输出功能。其工作原理如下：

1. 74HC595有三个重要的引脚，分别是：

- SER（串行输入）：用于输入数据（位），在每个移位时钟周期中，数据从该引脚输入到寄存器的最低有效位（LSB）。

- SRCLK（移位时钟）：用于控制数据移位的时钟信号。在每个时钟上升沿，数据从SER输入到寄存器的下一个位。

- RCLK（存储时钟）：用于控制数据存储的时钟信号。在SRCLK完成所有位的移位之后，通过将RCLK引脚拉高，可以将当前寄存器中的数据复制到并行输出引脚（Q0-Q7）上。

2. 移位操作：

- 在移位操作期间，首先将要存储的数据从SER输入到寄存器的LSB位。然后，通过对SRCLK引脚的脉冲上升沿进行计时，数据从SER依次移位到寄存器的每个位。

- 数据移位完成后，可以通过对RCLK引脚的脉冲上升沿进行计时，将寄存器中的数据复制到并行输出引脚（Q0-Q7）上。此时，这些引脚上的输出值与寄存器中的数据一致。

3. 并行输出：

- 在并行输出状态下，寄存器中的数据被复制到并行输出引脚（Q0-Q7）上。

- 每个输出引脚都对应着寄存器中的一个位，输出高电平表示该位为1，输出低电平表示该位为0。

通过控制移位和存储时钟信号，可以实现串行输入和并行输出之间的转换，使得74HC595能够灵活应用于各种数字逻辑电路和显示驱动电路中。

电子设计随笔之74HC595

——1016cyc

Come on，我们看到下面这个图（这个图引自74HC595芯片手册），输出使能端13脚我们一直让它使能，复位端10脚我们一直让它无效，这两个引脚在硬件设计时为了方便，就直接给它们连到相应的电平上了。程序中我们只需要关注数据输入引脚14脚、移位脉冲引脚11脚和锁存脉冲引脚12脚。

图中的SRA——SRH是移位寄存器（Shift Register），数据从它们的D引脚输入，从Q引脚输出，每次移位脉冲引脚（Shift Clock）提供一个脉冲，D引脚的

数据就会输出并保持到Q引脚，因为这里的移位脉冲引脚（Shift Clock）是连到每一个SR上的，所以自然每次给一个移位脉冲的时候，所有的数据都向后移动了一位。

这里我们注意到，SRA的D脚连接的是串行数据输入，也就是我们的数据引脚。所以每次给脉冲移位之前，我们需要准备好该引脚的值，因为每次给一个脉冲，它的数据就会移入后方。

很直观的看到，我们给几个脉冲，数据引脚就会有几次被移入移位寄存器，并且这些值会保持在各个SR的Q脚。所以假设我们要将一个字节移入移位寄存器，因为1个字节是8位的，所以我们需要给出8个脉冲，那么SRA——SRH的Q脚就保持了这8位值，再看看这8位值，它是先在数据引脚输出的值就会走得越远，所以如果我们先输出数据高位的话，最高位在8个脉冲后就会跑到SRH的Q脚。这就像我们排队一样，一个寄存器里面有8个位置，每次给一个脉冲就好比一次呼叫：“大家可以往前移一位了！”就这样，队伍不断得往前移，很简单吧！

然后我们看到LRA——LRH，它们是锁存寄存器（Latch Register），每次锁存脉冲引脚（Latch Clock）给一个脉冲，Q脚就会输出并保持D脚的值。其实聪明的人肯定会看出来了，LR和SR其实是差不多的功能，只是SR多了个复位脚。

我们可以把LR看成是照相机，锁存脉冲引脚就相当于是照相机的快门，我们给一个锁存脉冲，那么数据就被锁存在了对应的Q脚。而当我们没有操作锁存引脚的时候，照相机只是摆在那里，不管队伍怎么前进了，照相机的输出始终是不变的。只有某次按下了快门，所有的照相机的照片就都更新了一次。

74HC595芯片中文资料

8位串行输入/输出或者并行输出移位寄存器，具有高阻关断状态。三态。

特点

8位串行输入

8位串行或并行输出

存储状态寄存器，三种状态

输出寄存器可以直接清除

100MHz的移位频率

输出能力

并行输出，总线驱动

串行输出；标准

中等规模集成电路

应用

串行到并行的数据转换

Remote control holding register.

描述

595是告诉的硅结构的CMOS器件，

兼容低电压TTL电路，遵守JEDEC标准。

595是具有8位移位寄存器和一个存储器，三态输出功能。

移位寄存器和存储器是分别的时钟。 数据在SCHcp的上升沿输入，在STcp的上升沿进入的存储寄存器中去。如果两个时钟连在一起，则移位寄存器总是比存储寄存器早一个脉冲。

移位寄存器有一个串行移位输入（Ds），和一个串行输出（Q7’）,和一个异步的低电平复位，存储寄存器有一个并行8位的，具备三态的总线输出，当使能OE时（为低电平），存储寄存器的数据输出到总线。

参考数据

符号 参数 条件 TYP 单位

HC HCt

tPHL/tPLH 传输延时

SHcp到Q7’

STcp到Qn

MR到Q7’

CL=15pF

Vcc=5V

16

17

14 21

20

19 Ns

Ns

Ns

fmax STcp到SHcp

最大时钟速度 100

57 MHz

CL 输入电容 Notes 1 3.5

3.5 pF

CPD Power dissipation Notes2 115 pF

CPD决定动态的能耗，

PD＝CPD×VCC×f1+∑(CL×VCC2×f0)

F1＝输入频率，CL＝输出电容 f0＝输出频率（MHz） Vcc=电源电压

引脚说明

符号 引脚 描述

Q0…Q7 15， 1， 7 并行数据输出

GND 8 地