当前位置：文档之家 › CMDSPF2812电路使用说明书

CMDSPF2812电路使用说明书

  • 格式：pdf
  • 大小：2.23 MB
  • 文档页数：74

中国电科第五十八研究所电路使用说明书产品型号： CMDSPF2812 产品名称： 32位定点数字信号处理器中国电科第五十八研究所一、 概述 (3)二、 功能、性能介绍 (3)三、 结构概况 (13)四、 外设 (45)五、 推荐使用环境 (74)版本修改说明修改人时间Rev.01 初始创建张猛华 2010.07.20一、 概述CMDSPF2812是高性能32位定点数字信号处理器，主时钟工作频率150MHz，单周期指令执行时间6.67ns。

该电路集成了多种先进的外设，为电机及其他运动控制领域应用的实现提供了良好的平台。

同时代码和指令与F24x系列数字信号处理器完全兼容，从而保证了项目或产品设计的可延续性。

CMDSPF2812数字信号处理器集成了256KB的Flash存储器，8KB的引导ROM，数字运算表以及2KB的OTP ROM，大大改善了应用的灵活性。

128位的密码保护机制有效地保护了产品的知识产权。

两个事件管理器模块为电机及功率变换控制提供了良好的控制功能。

16通道高性能12位ADC模数转换单元提供了两个采样保持电路，可以实现双通道信号同步采样。

CMDSPF2812使用先进TSMC 0.18微米 N阱 双多晶六层金属嵌入式Flash 工艺制造，正反向结合的设计方法完成设计，芯片最终面积为6705×6502 平方微米，设计规模达180万门。

二、功能、性能介绍2.1 功能概述2.2 CMDSPF2812主要技术特点2.3管脚及引脚说明2.1 功能概述CMDSPF2812是一种低功耗的32位定点数字信号处理器，它集中了了数字信号处理器的诸多优秀特性，它具备精简指令集计算（RISC）功能，微型控制器结构，固件及工具装置等。

数字信号处理器的特性包括改进型的哈佛结构和循环寻址方式等。

RISC特性是指单周期执行指令，寄存器到寄存器的操作以及改进型的哈佛结构（能够在冯诺依曼模式中可用）等等。

微型控制器结构则包括直观指令集操作简化、压缩和非压缩的字节应用以及的对位的操作等等。

利用改进型的哈佛结构可以并行执行指令和读取数据。

CPU可以在写数据的同时进行流水线中的单周期指令操作，还可同时读取指令和数据。

CPU通过6条独立的地址和数据总线来完成这些操作。

CMDSPF2812芯片具有3种兼容操作模式：C27x目标-兼容模式、C28x模式及C2xLP源-兼容模式。

C28x模式中，用户可以使用C28x的所有有效特性、寻址方式和指令系统；C27x目标-兼容模式中，在复位时CPU处于此模式，在该模式下，目标码与C27xCPU完全兼容，且它的循环-计数也与C27xCPU兼容；C2xLP源-兼容模式允许用户运行C2xLP的源代码，这些源代码是用C28x 代码生成工具编译生成的。

CMDSPF2812的内部总线结构和专门的数字信号处理（DSP）指令系统，使其在速度、在灵活性上达到150MIPS。

CMDSPF2812用硬件实现一些其它处理器用软件或微程序来实现的功能，从而优化了自身的速度。

这一硬件强化方法，提供了从前在单一芯片上不能达到的功能。

CMDSPF2812可在单周期内作并行的乘法及ALU操作。

它还具有通用的寄存器组，程序高速缓冲存储器，专用的辅助寄存器运算单元（ARAU），内部的存取存储器，一个FLASH存储器，以及短的机器周期时间。

由于这些特点，使它具有高性能，并使用起来很方便。

由于它具有很大的地址空间，多处理器接口，内部及外部产生的等待状态，两个事件管理器，两个串行通讯接口，一个串行外设接口，一个看门狗定时器以及多重中断结构，该处理器的应用得到很大的加强。

代码安全模块（CSM）是和C28x电路融为一体的一种安全特性。

它禁止未授权的用户访问片内存储器，禁止私有代码的复制/逆向操作，用户知识产权得到有效的保护。

基于寄存器的结构，庞大的地址空间，功能强大的寻址方式，使得在该处理器上更容易实现高级语言。

2.2 CMDSPF2812主要技术特点CMDSPF2812主要技术特点列举如下；◆高性能静态CMOS 工艺- 150MHz（6.67ns 单周期指令执行时间）- 低功耗设计（内核1.8V@135MHz，内核1.9V@150MHz，3.3V I/O）◆JTAG边界扫描◆高性能32位TMS320C28x CPU内核- 8级流水线- 兼容C27x指令集- 兼容F24x/LF240x指令代码- 16*16和32*32 MAC操作- 16*16双MAC操作- 哈佛总线架构- 原子操作- 快速中断相应和处理- 统一的存储器编程模型- 4M线性的程序/数据地址访问空间◆内嵌存储器-高达128K*16的内嵌flash（4块8K*16和6块16K*16） -1K*16 的一次可编程存储器（OTP ROM）-L0、L1：2个4K*16 SRAM-H0 ：8K*16 SRAM-M0、M1：2个1K*16 SRAM◆引导ROM（4K*16）-软件引导模式程序-标准数学表◆外部接口-高达1M外部空间-可编程的等待状态-可编程的读写选通时序-三独立片选◆时钟和系统控制-动态PLL系数控制-片上晶振-看门狗定时器模块◆三个外部中断◆外设中断扩展（PIE）支持多达45个外设中断◆三个32位CPU定时器◆128位安全密码锁定-保护FLASH/OTP和L0/L1 SRAM-阻止固件反向工程◆马达控制外设-两个事件管理器（EVA、EVB）-4个GP定时器-16通道CMP/PWM-6通道CAP-2通道QEP- 兼容240xA电路◆串行接口外设-串行外设接口SPI-两个串行通讯接口（SCIA、SCIB），标准的UART-增强型网络控制器（eCAN）-多通道缓冲串口（McBSP）◆12位ADC：16通道-2*8 通道输入选择-两个采样保持-单个/并发转换-快速的速率：80ns/12.5MSPS◆多达56个GPIO端口◆先进的仿真特性◆低功耗模式-IDLE,STANDBY,HALT模式-外设时钟可独立禁止◆封装形式：CQFP176图2.2.1 为功能模块图，它表明各个模块之间的相互关系。

图2.2.1 功能模块框图2.3管脚及引脚说明CMDSPF2812数字信号处理器为176pin CQFP封装形式。

本节给出CMDSPF2812处理器在微处理器方式下的信号说明。

表2-3-1列出每种信号对应的功能，管脚数目和工作方式。

所有标示为NC的管脚，用户不能连接。

信号名上的横线（例如XRS）表示该信号在逻辑‘0’低电平时有效。

图2.3.1引出端口排列图表2-3-1 CMDSPF2812信号说明表2-3-1 CMDSPF2812信号说明（续）三、结构概况3.1高性能32位TMS320C28x CPU内核3.2 存储器3.3 代码安全模块（CSM）3.4 外部接口（XINTF）3.5 中断3.6 系统控制3.7 晶振、锁相环3.8 低功耗CMDSPF2812采用程序和数据分开的哈佛结构，具有专门的硬件乘法器，广泛采用流水线操作，提供特殊的DSP指令，可以快速的实现各种数字信号处理算法。

CMDSPF2812处理器的结构概况主要方面如下：◆高性能32位TMS320C28x CPU内核- 8级流水线- 兼容C27x指令集- 兼容F24x/LF240x指令代码- 16*16和32*32 MAC操作- 16*16双MAC操作- 哈佛总线架构- 原子操作- 快速中断相应和处理- 统一的存储器编程模型- 4M线性的程序/数据地址访问空间◆内嵌存储器-高达128K*16的内嵌flash（4块8K*16和6块16K*16）-1K*16 的一次可编程存储器（OTP ROM）-L0、L1：2个4K*16 SRAM-H0 ：8K*16 SRAM-M0、M1：2个1K*16 SRAM◆引导ROM（4K*16）◆外部接口◆时钟和系统控制◆外设中断扩展（PIE）支持多达45个外设中断◆三个32位CPU定时器◆128位安全密码锁定,保护FLASH/OTP和L0/L1 SRAM◆马达控制外设:两个事件管理器（EVA、EVB）◆串行接口外设-串行外设接口SPI-两个串行通讯接口（SCIA、SCIB），标准的UART-增强型网络控制器（eCAN）-多通道缓冲串口（McBSP）◆12位ADC：16通道◆多达56个GPIO端口3.1高性能32位TMS320C28x CPU内核CMDSPF2812的CPU内核是一个高性能的32位定点数字信号处理器内核，图3.1.1显示了CPU 的主要组成部分和数据路径。

阴影部分的总线是通往CPU的存储器外部接口总线；操作数总线为乘法器、移位器和ALU的操作提供了操作数；而结果总线把运算结果送往寄存器和存储器。

CPU的主要组成部分如下：（1） 程序和数据存储逻辑：该逻辑用来存储从程序存储器取回的一串指令。

（2） 适时和可视性的仿真逻辑。

（3） 辅助寄存器算术单元（ARAU）。

ARAU为从数据存储器取回的数据值分配地址。

对于数据读操作，它把地址放在数据读地址总线（DRAB）上。

对于数据写操作，它把数据地址装入数据写地址总线（DWAB）。

ARAU也可以去增加或减少堆栈指针及辅助寄存器的值。

（4） 算术逻辑单元（ALU）。

32位的ALU执行二进制补码的算术和布尔运算。

在作运算之前，ALU从寄存器、数据存储器或者程序逻辑单元接收数据，然后进行运算，最后把运算结果存入寄存器或者数据存储器中。

（5） 预取队列和指令译码（6） 为程序和数据而设的地址发生器（7） 定点乘法器/算术运算单元（MPY/ALU）。

乘法器执行32位*32位的二进制补码乘法，并产生64位的计算结果。

为了同乘法器关联，C28x运用了32位被乘数寄存器（XT）、32位结果寄存器（P）和32位累加器（ACC）。

XT寄存器提供乘法的一个乘数，乘积被送往P寄存器或者ACC中。

（8） 中断处理图3.1.1 CPU结构图3.1.1 地址和数据总线存储器接口有三条地址总线：（1） PAB程序地址总线，用来传送来自程序空间的读写地址。

PAB是一个22位的总线。

（2） DRAB数据读地址总线，32位的DRAB用来传送来自数据空间的读地址。

（3） DWAB数据写地址总线，32位的DWAB用来传送来自数据空间的写地址。

存储器接口还有3条数据总线：（1） PRDB程序读数据总线，在读取程序空间的时用来传送指令或数据。

PRDB是一个32位的总线。

（2） DRDB数据读数据总线，DRDB在读取数据空间时用来传送数据。

DRDB是一个32位的总线。

（3） DWDB数据/程序写数据总线，32位DWDB在对数据空间写数据时用来传送数据。

表3-1-1-1 用于访问数据空间和程序空间的总线概况需要指出的是：程序空间的读和写不能同时发生；程序空间的写和数据空间的写不能同时发生。

合集下载

CMD文件及双口RAM的使用

CMD文件及双口RAM的使用

[转帖]我的DSP学习笔记（1）——F2812的cmd文件结构及双口RAM的使用F2812中的文件结构（1）.在DSP的cmd文件中，主要分为MEMORY和SECTION两部分，其中MEMORY用来将寄存器和外设存储器同地址空间相映射；而SECTION部分则将数据段分配到MEMORY中映射好的空间。

MEMORY和SECTION中用户都可以自己定义在user ram 和user data部分。

例如，在MEMORY中将DUALRAM映射到地址空间0x002000到0x002800，在SECTION中将DaulRamFile数据段对应到DUALRAM空间去。

MEMORY{PAGE 0: /* Program Memory */ZONE0 : origin = 0x002000, length = 0x002000 /* XINTF zone 0 */ZONE1 : origin = 0x004000, length = 0x002000 /* XINTF zone 1 */L0SARAM : origin = 0x008000, length = 0x001000 /* 4Kw L0 SARAM */ZONE2 : origin = 0x080000, length = 0x080000 /* XINTF zone 2 */ZONE6 : origin = 0x100000, length = 0x080000 /* XINTF zone 6 */OTP : origin = 0x3D7800, length = 0x000400 /* on-chip OTP */FLASH_IJ : origin = 0x3D8000, length = 0x004000 /* on-chip FLASH */FLASH_GH : origin = 0x3DC000, length = 0x008000 /* on-chip FLASH */FLASH_EF : origin = 0x3E4000, length = 0x008000 /* on-chip FLASH */FLASH_CD : origin = 0x3EC000, length = 0x008000 /* on-chip FLASH */FLASH_AB : origin = 0x3F4000, length = 0x003F80 /* on-chip FLASH */CSM_RSVD : origin = 0x3F7F80, length = 0x000076 /* Part of FLASHA. Reserved when C SM is in use. */BEGIN_FLASH : origin = 0x3F7FF6, length = 0x000002 /* Part of FLASHA. Used for "boot to flash" bootloader mode. */PASSWORDS : origin = 0x3F7FF8, length = 0x000008 /* Part of FLASHA. CSM password lo cations. */BEGIN_H0 : origin = 0x3F8000, length = 0x000002 /* Part of H0SARAM. Used for "boot t o H0" bootloader mode. */H0SARAM : origin = 0x3F8002, length = 0x001FFE /* 8Kw H0 SARAM *//* ZONE7 : origin = 0x3FC000, length = 0x003FC0 /* XINTF zone 7 available if MP/MCn =1 */BOOTROM : origin = 0x3FF000, length = 0x000FC0 /* boot ROM available if MP/MCn=0 * /RESET : origin = 0x3FFFC0, length = 0x000002 /* part of boot ROM (MP/MCn=0) or XI NTF zone 7 (MP/MCn=1) */VECTORS : origin = 0x3FFFC2, length = 0x00003E /* part of boot ROM (MP/MCn=0) or X INTF zone 7 (MP/MCn=1) */PAGE 1 : /* Data Memory */M0SARAM : origin = 0x000000, length = 0x000400 /* 1Kw M0 SARAM */M1SARAM : origin = 0x000400, length = 0x000400 /* 1Kw M1 SARAM */L1SARAM : origin = 0x009000, length = 0x001000 /* 4Kw L1 SARAM *//* Peripheral Frame 0: */DEV_EMU : origin = 0x000880, length = 0x000180FLASH_REGS : origin = 0x000A80, length = 0x000060CSM : origin = 0x000AE0, length = 0x000010XINTF : origin = 0x000B20, length = 0x000020 ……/* Peripheral Frame 1: */ECAN_A : origin = 0x006000, length = 0x000100ECAN_AMBOX : origin = 0x006100, length = 0x000100 ……/* Peripheral Frame 2: */SYSTEM : origin = 0x007010, length = 0x000020SPI_A : origin = 0x007040, length = 0x000010SCI_A : origin = 0x007050, length = 0x000010 ……/*user Ram : 6416*/XRAM1 : origin = 0x080000, length = 0x001000XRAM2 : origin = 0x081000, length = 0x00F000/*daul ram addr 7132*/DAULRAM : origin = 0x002000, length = 0x000800/* CSM Password Locations */CSM_PWL : origin = 0x3F7FF8, length = 0x000008}SECTIONS{/*** Compiler Required Sections ***//* Program memory (PAGE 0) sections */.text : > FLASH_GH, PAGE = 0.cinit : > FLASH_CD, PAGE = 0.const : > FLASH_CD, PAGE = 0.econst : > FLASH_CD, PAGE = 0.pinit : > FLASH_CD, PAGE = 0.reset : > RESET, PAGE = 0, TYPE = DSECT.switch : > FLASH_CD, PAGE = 0/* Data Memory (PAGE 1) sections */.bss : > L1SARAM, PAGE = 1.ebss : > L1SARAM, PAGE = 1.cio : > M0SARAM, PAGE = 1.stack : > M1SARAM, PAGE = 1.sysmem : > L1SARAM, PAGE = 1.esysmem : > L1SARAM, PAGE = 1/*** User Defined Sections ***/codestart : > BEGIN_FLASH, PAGE = 0 /* Used by file CodeStartBranch. asm */csm_rsvd : > CSM_RSVD, PAGE = 0, TYPE = DSECT /* Not used in RAM example */passwords : > PASSWORDS, PAGE = 0, TYPE = DSECT /* Not used in RAM example *//* Used by InitFlash() in SysCtrl.c */secureRamFuncs : LOAD = FLASH_AB, PAGE = 0RUN = H0SARAM, PAGE = 0LOAD_START(_secureRamFuncs_loadstart),LOAD_END(_secureRamFuncs_loadend),RUN_START(_secureRamFuncs_runstart)/* Allocate Peripheral Frame 0 Register Structures: */DevEmuRegsFile : > DEV_EMU, PAGE = 1FlashRegsFile : > FLASH_REGS, PAGE = 1CsmRegsFile : > CSM, PAGE = 1XintfRegsFile : > XINTF, PAGE = 1……/* Allocate Peripheral Frame 2 Register Structures: */ECanaRegsFile : > ECAN_A, PAGE = 1ECanaMboxesFile : > ECAN_AMBOX PAGE = 1……/* Allocate Peripheral Frame 1 Register Structures: */SysCtrlRegsFile : > SYSTEM, PAGE = 1SpiaRegsFile : > SPI_A, PAGE = 1SciaRegsFile : > SCI_A, PAGE = 1……//user dataDaulRamFile : >DAULRAM, PAGE = 1OriginCodeDataFile : >XRAM1 , PAGE = 1EditedCodeDataFile : >XRAM2 , PAGE = 1/* CSM Password Locations */CsmPwlFile : > CSM_PWL, PAGE = 1/*========================================================= =*//* Tables for IQ math functions: */IQmathTables : load = BOOTROM, type = NOLOAD,PAGE = 0IQmath : load = FLASH_EF, PAGE = 0/*========================================================= =*/}（2）.将寄存器或用户自定义的文件结构分配到空间中：首先，在头文件（.h）中定义好自己的结构体或其他变量，例如在某头文件中定义如下结构体：typedef struct _DAULRAM_DATA{unsigned char X_DspData1; //dsp给单片机的命令unsigned char X_DspData2; //dsp给单片机的命令unsigned char X_McuActionEn; //0x0001…… //0x07E0unsigned char X_CurrentPart; //0x07E1unsigned char X_CodeReadFlag; //0x07E2}DAULRAM_DATA; //DaulRam然后在相应的.c文件中使用如下语句，即定义结构体DAULRAM_DATA类型的数据变量DaulRam，并用#p ragma语句将其分配到“DaulRamFile”数据段中。

DSP之工MS320F2812基本系统及使用实例

DSP之工MS320F2812基本系统及使用实例

M0和M1:2组1K×16SARAM。

③16个12位模拟-数字转换通道. All Rights Reserved.图1LQTP封装引脚排列(b)JTAG接口图2基本系统框图(c). All Rights Reserved.(a)F2812芯片(d)(e)图3基本系统原理图系统组成本文介绍的TMS320F2812基本系统的框图如图2所示,板载TMS320F2812芯片、1个复位按钮、外扩1路SCI接口、外扩1路RS485标准接口、外扩1路CAN收发转换个电源指示LED、间距2.0mm的排针将所有有用的管脚引出针标准JTAG调试接口,全面支持TDS、XDS等各类仿真器TMS320F2812芯片的电路原理如图3(a)所示;JTAG接口电路原(b)所示;CAN接口电路采用TI公司的3.3VCAN总线收发芯片型号为SN65HVD230。

其电路原理如图3(c)所示;RS485用MAXIM公司的3.3VRS-485收发器,芯片其电路原理如图3(d)所示;RS232接口电路采用MAXIM3.3VRS-232收发器,芯片型号为MAX3232。

其电路原理如图基本系统采用4层PCB板大小94×64mm2,其引出脚如图系统等工业现场、运动控制产品中。

图4基本系统板引脚排列3使用实例基本系统的开发环境是CCS集成开发环境和XD510仿真器。

板上设有符合IEEE1149.1标准的片内扫描仿真接口(JTAG),用于实验或应用系统的在线仿真调试。

本文取基本系统板上56个多功能GPIO口中的8个,外接8个发光二级管进行流水灯演示。

外接电路如图5所示。

由于F2812芯片输出引脚输出缓冲器驱动能力的典型值是4mA,为了保护芯片,在发光管与芯片引脚之间增加一片74HC373锁存器。

3.3V电源电路如图6所示。

图5流水灯演示电路图6 3.3V电源电路实验程序如下:******************************************************* *************************文件:Water_lamp.c内容:8个发光二极管LED1(L1)-LED8(L8)流水灯实验。

2812CMD详解

2812CMD详解

2812CMD详解CMD：command命令，顾名思义就是命令文件指定存储区域的分配.2812的CMD采用的是分页制，其中PAGE0用于存放程序空间，而PAGE1用于存放数据空间。

1.）#pragma ，CODE_SECTION和DATA_SECTION伪指令#pragma DATA_SECTION(funcA,"dataA"); ------ 函数外声明将funcA数据块定位于用户自定义的段"dataA"中 ------ 需要在CMD中指定dataA段的物理地址2.）MEMORY和SECTIONS是命令文件中最常用的两伪指令。

MEMORY伪指令用来表示实际存在目标系统中的可以使用的存储器范围，在这里每个存储器都有自己的名字，起始地址和长度。

SECTIONS伪指令是用来描述输入端是如何组合到输出端内的。

以常用的F2812_nonBIOS_RAM.cmd F2812_nonBIOS_Flash.cmd 和 DSP281x_Headers_nonBIOS.cmd为例 F2812_nonBIOS_RAM.cmd ----- 用于仿真，无BIOS系统，片外SRAM配置CMD文件里有两个基本的段：初始化段和非初始化段。

初始化段包含代码和常数等必须在DSP上电之后有效的数。

故初始化块必须保存在如片内FLASH等非遗失性存储器中，非初始化段中含有在程序运行过程中才像变量内写数据进去，所以非初始化段必须链接到易失性存储器中如RAM。

已初始化的段：.text,.cinit,.const,.econst,..pinit和.switch...text：所有可以执行的代码和常量.cinit:全局变量和静态变量的C初始化记录.const：包含字符串常量和初始化的全局变量和静态变量（由const）的初始化和说明 .econst：包含字符串常量和初始化的全局变量和静态变量（由far const）的初始化和说明.pinit：全局构造器（C++）程序列表.switch：包含switch声明的列表非初始化的段：.bss,.ebss,.stack,.sysmem,和esysmem.（更好的理解就是，这些段就是存储空间而已）.bss: 为全局变量和局部变量保留的空间，在程序上电时.cinit空间中的数据复制出来并存储在.bss空间中。

DSP2812实验指导书第二部分_图文(精)

DSP2812实验指导书第二部分_图文(精)

第2章F2812-A评估板硬件使用指导2.1 F2812-A评估板技术指标主处理芯片:TMS320F2812,运行速度为150M;工作速度可达150MIPS;片上RAM 18k*16bit;片上扩展RAM存贮空间64K×16Bit;自带16路12bit A/D,最大采样速率12.5msps;4路的DAC7617转换,100K/S,12Bit;两路UART串行接口,符合RS232标准;16路PWM输出;1路CAN接口通讯;片上128*16bit FLASH,自带128位加密位;设计有用户可以自定义的开关和测试指示灯;4组标准扩展连接器,为用户进行二次开发提供条件;具有IEEE1149.1相兼容的逻辑扫描电路,该电路仅用于测试和仿真; +5V电源输入,内部+3.3V、+1.6V电源管理;4层板设计工艺,工作稳定可靠;具有自启动功能设计,可以实现脱机工作;可以选配多种应用接口板,包括语音板,网络板等。

2.2 F2812 –A 评估板原理图和实物图一. F2812-A 评估板实物图图2.2.2 F2812-A 器件分布图图2.2.1 F2812-A 评估板实物图二. F2812-A 器件分布图图1.2 ICETEK-F2812-A 器件分布图三.F2812-A评估板原理框图图2.2.3 F2812-A评估板原理框图2.3 F2812-A评估板接口说明以下将详细说明这些外围接口的功能和特征定义。

首先,表2-3-1 归纳总结了这些跳线和功能分类,接口位置请参考图2.2.1表2-3-1:接口和功能分类下面将分别介绍这些接口:1. +5v 电源插座: 这个接口用于接入为整个板子供电的电源,电源电压为+5V ,标准配置的电源电流为1A ,如果不使用随板提供的电源,请注意电源的正负极性和电流的大小。

下面是这个接口的插孔示意图:+5V地(GND图2.3.1 电源插孔示意图2. 标准RS-232: 9针D 型连接器,异步串口连接器,符合RS-232规范,输出电平为正负12V .下面是9针连接器的管脚定义:图2.3.2 异步串口连接器示意图3.P1扩展插座:34芯扩展总线接口。