基于时钟的24小时计时器的设计

24秒计时器设计报告概述本文将介绍一个基于硬件电路的24秒计时器的设计过程。

该计时器可用于篮球比赛等需要精确计时的场合。

我们将逐步讨论设计思路和实施步骤。

设计思路我们的目标是设计一个简单而可靠的24秒计时器。

基于硬件电路的设计通常比软件实现更加稳定和精确。

我们将采用数字集成电路和准确的时钟源来实现计时功能。

步骤一：选择计时器芯片首先，我们需要选择一个合适的计时器芯片。

为了满足精确计时的要求，我们选择了XX型号的计时器芯片。

该芯片具有高精度的时钟源和适配器接口。

步骤二：设计电路原理图在这一步中，我们将根据计时器芯片的规格书设计电路原理图。

根据芯片的引脚定义，我们将确定输入按钮、显示器和报警器的连接方式。

同时，我们需要为芯片提供稳定的电源电压。

步骤三：制作电路板基于电路原理图，我们将制作一个电路板来实现计时器的电路部分。

我们可以使用PCB设计软件来绘制电路板图纸。

然后，我们可以通过特殊的设备将电路图纸转换为实际的电路板。

步骤四：组装计时器外壳当电路板制作完成后，我们将把它安装在一个适当的外壳内。

外壳可以保护电路板免受损坏，并提供按钮和显示器的合适位置。

步骤五：测试和调试在计时器完成组装后，我们将进行测试和调试。

我们将检查所有的功能是否正常工作，包括按钮操作、计时显示和报警器响铃。

如果发现问题，我们将修改电路或芯片的设置。

结论通过以上步骤，我们成功地设计和制作了一个24秒计时器。

这个计时器具有高精度、可靠性和易操作性的优点。

通过硬件电路的实现，我们可以确保计时的准确性，从而满足各种场合的计时需求。

注意：本文中的计时器设计仅为示例，实际设计可能需要根据具体要求进行调整和改进。

设计题目十七：带闹钟功能的24小时制闹钟系统的设计
设计要求：
(1) 计时功能：这是本计时器设计的基本功能，每隔一分钟计时一次，并在显示屏上显示当前时间。

(2) 闹钟功能：如果当前时间与设置的闹钟时间相同，则扬声器发出蜂鸣声。

(3) 设置新的计时器时间：用户用数字键‘0’～‘9’输入新的时间，然后按 "TIME"键确认。

(4) 设置新的闹钟时间：用户用数字键“0”～“9”输入新的时间，然后按“ALARM ”键确认。

过程与(3)类似。

(5) 显示所设置的闹钟时间：在正常计时显示状态下，用户直接按下“ALARM ”键，则已设置的闹钟时间将显示在显示屏上。

参考设计思路：
图4-1 闹钟系统总体结构图
整个闹钟系统的总体结构图如图4-1所示，我们将整个系统分成：（1）用于键盘输入的缓冲器；（2）用于始终计数的计数器；（3）用于保存闹钟时间的寄存器；（4）用于显示的七段数码显示电路；（5）用于以上四部分协同工作的控制器。

其中七段数码显示电路又包含译码器和显示器电路。

然后按照项目需求设计每个小的模块，经编译仿真成功之后组装成最终产品。

U4U6U2U1。

课程设计报告课程名称EDA课题名称24小时时钟专业自动化年级09级学号姓名1)课题的主要功能设计一个24小时的时钟，要有时分秒，分别用六位数码管显示，用两个拨码开关分别当做RST，EN用来控制时钟的复位和使能。

2)功能模块的划分图1 时钟功能模块图该智能时钟分为六个模块，分别为：计数器分频模块、三进制加法计数器模块、六进制加法计数器模块、十进制加法计数器模块、数码管动态显示模块、分频器模块。

3)主要功能的实现3.1、计数器分频功能计数器分频COUNTER如图2模块所示，计数器分频到0-22次，最后分出来的OUT[22]时间是0.8秒，近似于1秒。

3.2、三进制加法计数器功能三进制加法计数器模块DSQSAN如图4模块所示，CLK为计数时钟，RST 为1时，数码管上显示00，RST为0时EN为1时计数开始，每3个数,COUT 输出一个1。

3.3、六进制加法计数器功能六进制加法计数器模块DSQLIU如图3模块所示，CLK为计数时钟，RST 为1时，数码管上显示00，RST为0时EN为1时计数开始，每6个数,COUT输出一个1。

3.4、十进制加法计数器功能十进制加法计数器模块DSQSHI如图5模块所示，CLK为计数时钟，RST 为1时，数码管上显示00，RST为0时EN为1时计数开始，每10个数,COUT 输出一个1。

3.5、数码管动态显示功能数码管动态显示模块SMGM如图6模块所示，每一个数码管都有一个对应的CLK10到CLK5，CLK为数码管的扫描周期接COUT[10],SG接数码管的段码，BT接数码管的位码。

3.6、分频功能分频器模块FPQ如图7模块所示，对机器中自带的时钟频率进行分频由50MHZ分到10MHZ。

图2 COUNTER模块图3 DSQLIU模块图4 DSQSAN模块图5 DSQSHI模块图6 SMGM模块图7 FPQ模块4)各模块连接在一起最终图形解释：用COUT[22]当第一个十进制的CLK用这个十进制加法计数器当做秒钟的个位，然后用第一个十进制计数器的COUT当做第一个六进制加法计数器的CLK，用这个六进制加法计数器当做秒钟的十位，以此类推，上一个计数器的COUT接下一个计数器的CLK，用一个十进制加法计数器当做分钟的个位，一个六进制加法计数器当做分钟的十位，一个十进制加法计数器当做小时的个位，一个三进制加法计数器当做小时的十位，所有的计数器的RST和EN接在一起，实现同时复位和使能。

实验一 二十四小时数字计时器、实验内容及题目简介利用QuartusII 软件设计一个数字钟，并下载到SmartSOPC 实验系统中，可以完成00:00:00到23:59:59的计时功能，并在控制电路的作用下具有保持、清零、快速校 时、快速校分、整点报时等功能。

、实验设计要求（1）设计基本要求（2）设计提高部分要求1、使时钟具有整点报时功能（当时钟计到59' 53”时开始报时，在59' 53” , 59 '55” ,59 ' 57”时报时频率为512Hz,59' 59”时报时频率为1KHz,）； 2、闹表设定功能； 3、自己添加其他功能;三、方案论证数字钟整体框图如下图所示1、能进行正常的时、分、秒计时功能; 2、3、 分别由六个数码管显示时分秒的计时； K1是系统的使能开关（K 仁0正常工作, K1=1时钟保持不变）；4、5、 K2是系统的清零开关（K2=0正常工作, K3是系统的校分开关（K3=0正常工作,K2=1时钟的分、秒全清零）； K3=1时可以快速校分）； 6、 K4是系统的校时开关（K4=0正常工作, K4=1时可以快速校时）；本实验的目的是利用QuartusII软件设计一个多功能的数字计时器，使该计时器具有计时，显示，清零，较分，校时及整点报时功能。

依据上述数字钟电路结构方框图可知，秒计时器和分计时器均为60进制，小时计时器是24进制计数器。

当秒计时器对1HZ时钟脉冲信号计数到60时，产生一个进位脉冲，使分计时器的数值加1,同样，分计时器计数到60时，使小时计时器的数值加一。

秒计数模块和分计数模块的核心是模60的计数器，时计数模块的核心为模24的计数器，并且采用同步计数的方法，即三个模块的时钟信号均来自同一个频率信号。

当数字钟走时出现误差时，通过校时电路对时，分的时间进行校正，其中校时电路和清零电路只需在原有电路的基础上采用一定的逻辑门电路实现。

24秒倒计时器的设计和制作设计和制作一个24秒倒计时器可以分为硬件设计和软件设计两个部分。

硬件设计：1. 选择一个适合的开发板或者单片机作为控制器。

常见的选择有Arduino、Raspberry Pi等。

2.连接一个LCD显示屏，用于显示倒计时的时间。

3.连接一个按钮，用于启动倒计时。

4.使用一个蜂鸣器或者其他声音装置，用于倒计时结束时发出提示音。

软件设计：1. 在选定的控制器上，使用相应的开发环境进行编程。

例如使用Arduino IDE进行Arduino编程。

2.编写倒计时函数，用于倒计时的逻辑。

3.编写LCD显示函数，用于在LCD上显示倒计时的时间。

4.编写按钮检测函数，用于检测按钮的按下事件。

5.编写蜂鸣器控制函数，用于在倒计时结束时发出提示音。

下面是一个简单的伪代码示例，展示了如何实现一个24秒倒计时器：```cpp#include <LiquidCrystal.h> // 引入LCD库LiquidCrystal lcd(12, 11, 5, 4, 3, 2); // 初始化LCD引脚const int buttonPin = 6; // 按钮引脚const int buzzerPin = 7; // 蜂鸣器引脚int buttonState = 0; // 按钮状态int countdownTime = 24; // 倒计时时间void setulcd.begin(16, 2); // 设置LCD行数和列数pinMode(buttonPin, INPUT); // 设置按钮引脚为输入pinMode(buzzerPin, OUTPUT); // 设置蜂鸣器引脚为输出void loobuttonState = digitalRead(buttonPin); // 读取按钮状态if (countdownTime > 0 && buttonState == HIGH) countdownTime--; // 倒计时减1秒displayTime(countdownTime); // 显示倒计时时间delay(1000); // 延迟1秒}if (countdownTime == 0)tone(buzzerPin, 1000, 500); // 发出提示音digitalWrite(buzzerPin, LOW); // 停止提示音delay(1000); // 延迟1秒countdownTime = 24; // 重置倒计时时间}lcd.setCursor(0, 0); // 设置LCD光标位置为第一行第一列lcd.print("Countdown: "); // 显示文本```这个示例使用了Arduino控制器和连接了16x2 LCD显示屏展示倒计时时间。

实验八 综合设计实验——设计24时制数字电子钟一、实验方案数字钟是一个将“ 时”，“分”，“秒”显示于人的视觉器官的计时装置.它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有闹钟功能和报时功能.。

因此，一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器、校时电路、报时电路和振荡器组成.干电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、整点报时电路、闹钟电路组成。

秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现.将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发现胡一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲.“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”.“时计数器”采用24进制计时器，可实现对一天24小时的累计.译码显示电路将“时”、“分”、“秒”计数器的输出状态菁七段显示译码器译码，通过LED 七段显示器显示出来.整点报时电路及闹钟电路是根据计时系统的输出状态产生一脉冲信号，然后去触发一音频发生器实现报时.（由于EWB 元件中没有扬声器，故电路中一红色小灯泡代替）。

二、系统框图三、数字时钟的原理图：1、信号源及分频器信号源及分频器是数字电子中的核心，其作用是信号源产生一个频率标准，即时间标准信号，然后再由分频器生成秒脉冲。

由于实验室的信号源可提供10Hz 的信号，故要分频成1hz。

74290的引脚图74290的功能表分频电路的仿真图为：2、振荡器(如果要做成一个独立的电子时钟，则要一个能自动产生信号的电路，即振荡电路)振荡器是数字电子中的核心，其作用是产生一个频率标准，即时间标准信号，然后再由分频器生成秒脉冲。

我们有三种选择，即石英晶体振荡器、集成逻辑门与RC组成的时钟源振荡器和由集成电路定时器555和RC组成的多谐振荡器。

《数字与逻辑电路基础》课程设计——24小时计时器的设计姓名：学号：学院：任课教师：目录错误！未定义书签。

引言3摘要374LS390介绍3DCD-HEX数码管介绍4一、设计思路4二、设计框图5三、各个计时芯片的输出状态表51.秒针低位输出状态表错误！未定义书签。

2.秒针高位输出状态表63.分针低位输出状态表64.分针高位输出状态表65.时针低位输出状态表（高位为0、1时）76.时针低位输出状态表（高位为2时）77.时针高位输出状态表7四、反馈置数设计分析8五、进位信号的输入端分析与选择8六、电路图绘制9七、用M ULTISIM仿真并进行截图9八、对仿真结果分析9引言现在的日常生活都离不开时间，有些时候就需要进行时间的计时，比如奥运会的比赛需要计时，汽车动力性能技术指标的测试也需要计时，上到卫星火箭，下到潜艇游轮，甚至做个课堂练习也要计时，生活中无时不刻都在都离不开计时器的应用。

因此，精准计时器的设计与生产变得尤为重要。

所以，本次设计将基于Multisim软件进行计时器的设计与仿真。

摘要24时计时器将采用6个74LS390芯片对各个计时位进行输出,6个七段数码管进行译码以及显示，采用反馈置数的方式进行各个位的计时进行清零（该芯片清零方式为异步清零）；根据设计框图分析先列出输出状态表，然后根据输出状态表结果进行电路的绘制；然后根据电路的绘制结果，在Multisim软件上进行电路设计与连接，最后进行计时器仿真截，图并且对仿真结果进行分析。

74LS390介绍74LS390双2-5-10进制的异步计数器且为下降沿触发，从CPA输入计数脉冲，由QA输出产生2分频信号：CPB输入计数脉冲，由QD 输出可产生5分频信号。

若在器件外部将QA于CPB相连，计数脉冲从CPA输入，即成为8421BCD码十进制计数器；若将QD与CPA相连，计数脉冲从CPB输入，便可成为5421BCD码十进制计数器，输出顺序是QAQDQCQB。

二十四小时计时器目录1.项目任务描述 (1)2.24小时计时器流程图 (1)3.24小时计时器源程序 (2)3.1六十进制计数器 (2)3.2二十四进制计数器 (2)4.24小时计时器波形仿真 (3)4.1六十进制计数器波形图 (3)4.2二十四进制计数器波形图 (3)24小时计时器的设计1.项目任务描述：二十四小时计时器是利用特定原理来测定时间的装置，本设计运用Quartus ii 9.0软件以编程的方式实现计时器，计时器由两片六十进制计数器和一片二十四进制计数器构成，输入CLK为1HZ（秒）的时钟，经过60分频后产生1分钟时钟信号，再经过60分频后，产生1小时的时钟信号，最后进行24分频，得到1天的脉冲送COUT输出。

将两个60分频和一个24分频的输出，得到24小时的计时结果，并用数码管显示，所以利用软件分别对二十四进制计数器和六十进制计数器分别编程，编程顺利通过后再通过Quartus ii 9.0软件的波形仿真对二十四进制计数器和六十进制计数器分别仿真，仿真编译通过通过调试得到正确结果，进而验证计数器的正确性,其中60计数器运用ModelSim仿真。

2.24小时计时器流程图：3.24小时计时器源程序：本项目是通过两块六十进制的计数器，和一个二十四进制计数器构成的，所以在这里我们将单独给出二十四进制计数器和六十进制计数器。

运用Quartus ii 9.0软件分别对六十进制计数器和二十四进制计数器编程，调试直到程序编译成功。

3.1六十进制计数器源程序：module cnt60(clk,clrn,j,q,cout);input clk,clrn,j;output reg[7:0]q;output reg cout;always@(posedge clk^j or negedge clrn)beginif(~clrn) q=0;else beginif(q==’h59) q=0;else q=q+1;if(q[3:0]==’h a) beginq[3:0]=0;q[7:4]=q[7:4]+1;endif(q==’h59) cout=1;else cout=0;endendendmodule3.2二十四进制计数器源程序：module cnt24(clk,clrn,j,q,cout);input clk,clrn,j;output reg[7:0]q;output reg cout;always@(posedge clk^j or negedge clrn)beginif(~clrn) q=0;else beginif(q==’h23) q=0;else q=q+1;if(q[3:0]==’ha) beginq[3:0]=0;q[7:4]=q[7:4]+1;endif(q==’h23) cout=1;else cout=0;endendendmodule4.24小时计时器波形仿真运用Quartus ii 9.0软件仿真出二十四进制计数器和六十进制计数器的波形，通过波形的仿真可以看到波形的具体变化，实现六十进制计数器（如图4.1）和二十四进制计数器（如图4.2）的计数功能。