数字电路表决器

电子技术课程设计课题：表决器电路设计系别：电气与电子工程系专业：电气工程及其自动化姓名： AAA学号： 09AAA河南城建学院2012年 06 月 21 日成绩评定·一、指导教师评语二、评分课程设计成绩评定一、设计目的1.本课程设计是在前导验证性认知实验基础上，进行更高层次的命题设计实验，要求学生在教师指导下独立查阅资料、设计、安装和调试特定功能的电子电路。

培养学生利用模拟、数字电路知识，解决电子线路中常见实际问题的能力，使学生积累实际电子制作经验，目的在于巩固基础、注重设计、培养技能、追求创新、走向实用。

2.用已学过的知识和对数字电子技术的基本理论，基本概念，基本方法和单元电路，逻辑部件的深入认识，而拓宽思路，扩大视野，进一步巩固，扩充所学知识，提高分析问题和解决问题的能力。

二、设计题目和内容题目：表决器电路设计1) 用于七人以下会议表决。

半数以上人同意通过。

2）应考虑弃权情况，有三人以上弃权，推迟会议再议。

3）根据表决情况显示“否决”“通过”“再议”字样。

显示方式自己设计。

三、电路比较方案一：用数据选择器分别将通过、否决、弃权的高低电平进行选择，之后将七人的选择结果用T触发器构成的同步二进制加法计数器进行累加。

然后用数字比较器进行比较，如果弃权的票数大于等于3，则输出为“再议”。

如果弃权的票数小于3且通过的票数大于3，则显示为“通过”。

其余的则显示为“否决”。

方案二：将七人的通过、否决票数用移位寄存器进行寄存，弃权的票数用另一组移位寄存器进行寄存，然后用CLK脉冲信号使其移位寄存器进行右移，用T触发器构成的同步二进制加法计数器进行累加，如果弃权的票数大于等于3，则输出为“再议”。

如果弃权的票数小于3且通过的票数大于3，则显示为“通过”。

其余的则显示为“否决”。

方案对比：方案一用的数据选择器比较多而且反应速度较慢，方案二用器件较少，比较好一些。

方案二：电路的总体结构 1、电路的总体原理框图图1 总体电路原理框图2、工作原理工作原理如图：投票按键部分每人有三个按键，总共21个按键，投票时按下相应的键就可以将相应的信号送入输入转换部分，输入转换部分主要由移位寄存器组成，它的作用是将投票时并行输入的数据串行输出，在控制电路的作用下，数据在这里逐个输出进入票数统计部分，这部分主要是由三个JK 触发器组成的三位二进制计数器。

2）用卡诺图化简逻辑函数的原则

（1）每个包围圈内相邻1方格的个数一定是2n个方格， 即只能按1、2、4、8、16个1方格的数目画包围圈。 （2）同一个1方格可以被不同的包围圈重复包围多次， 但新增的包围圈中必须有原先没有被圈过的1方格。 （3）包围圈中的相邻1方格的个数尽量多，这样可消去 的变量多。 （4）包围圈的个数尽量少，这样得到的逻辑函数的与 项少。 （5）注意卡诺图的循环邻接特性。同一行最左与最右 方格中的最小项相邻，同一列的最上与最下方格中的最 小项相邻。
2.3 技能训练 组合逻辑电路的功能测试

1.训练目的： 1）熟悉组合逻辑电路的特点； 2）能正确分析由门电路构成的组合逻辑电路 功能； 3）掌握组合逻辑电路功能测试方法。 2.实训器材： 1)直流稳压电源 1台 2）万用表 1块 3）集成芯片74LS00 2片 4）逻辑开关 2个

2.2 项目资讯



2.2.1 基本逻辑运算 逻辑代数运算规则 逻辑代数的运算优先顺序是：先算括号，再 算非运算，然后是与运算，最后是或运算。 逻辑代数运算的规则有 1）代入规则 2）反演规则 3)对偶规则
3.逻辑函数的表示方法

1）逻辑表达式 2）真值表 3）卡诺图 4）逻辑图
Y Y2 Y3 A AB B AB AB AB A B

（2)根据逻辑函数表达式列真值表。
A 0 0 1 B 0 1 0 Y 0 1 1
1
1
0
3.组合逻辑电路的设计

1）设计方法 （1）分析设计要求，列真值表。 （2）根据真值表写出逻辑表达式。 （3）化简逻辑表达式。 （4）根据逻辑表达式画出逻辑电路图。

数字电路——三⼈表决器数电设计实验报告三⼈表决器[设计题⽬]三⼈表决器的设计与装配[设计要求]1．熟悉各元件的性能和设置元件的参数。

2．对电路图的原理进⾏分析，并对原理图进⾏改良，弄清楚电路的⼯作原理。

3. 元件安装符合⼯艺要求，既考虑其性能⼜应美观整齐。

焊接元件要注意焊点的圆润。

4. 对元件的性能进⾏评估和替换、⽤性能和使⽤范围更好，更常⽤的元件进⾏替换，使⾃⼰实际的元件更接近实际使⽤。

5 . 学习数字逻辑电路的设计⽅法。

6. 熟知74LS138和74LS20芯⽚各引脚的功能及内部结构。

7. 学会使⽤74LS138和74LS20芯⽚。

8. 学会真值表与逻辑表达式及卡诺图之间的转换，能根据化简后的逻辑表达式画出逻辑电路。

[电路介绍]三⼈表决器主要由⼀个3-8位译码器（74LS138）和2个4输⼊与⾮门（74LS20）组成。

通过三个按钮接受⽤户输⼊。

按钮按下表⽰同意，不按下表是否决，当没有⼈按下按钮时，或只有⼀个⼈按下按钮时，例如，S1按下，⽽S2和S0未按下，则红灯亮，绿灯灭，蜂鸣器⽆声⾳，表⽰否决，当有两个⼈及以上的⼈按下按钮后，例如，S1和S2按下，则红灯灭，绿灯亮，蜂鸣器发⾳，表⽰通过。

[电路原理][元器件清单][电路真值表]注（1表⽰同意、灯亮）（0表⽰不同意、灯不亮）[PC板及实物图][电路的调试：]电路的结果分析：在焊接是尽可能避免线路的交叉，不要把焊电焊的过⼤，相邻焊盘绝缘的⼀定不能连接在⼀起。

[设计⼼得体会]通过这次实验，我从中收获了很多，懂得了对电路的进⼀步分析，也从⽽巩固和提⾼电路的设计能⼒、元件的选择及检测的能⼒等，同时也对我们所学的知识的掌握，通过本次实验我学会了逻辑表达式图之间的转换，通过检测电路使我们对电路有了更深的了解.[参考资料]：[1]阎⽯主编，数字电⼦技术基础(第五版)，⾼等教育出版社.2005[2]童诗⽩，华成英.模拟电⼦技术基础，⾼等教育出版社.2006[3]梅丽凤，王艳秋，汪毓铎，等.单⽚机原理及接⼝技术[M].北京：清华⼤学出版社，2004.[4]何⽴民.MCS-51系列单⽚机应⽤系统设计[M].北京：北京航天航空⼤学出版社，2001.[注]：此设计实验由李杰、杜⾦鑫两个⼈合作完成，李杰承担设计、修改电路图，焊接电阻、电容等元器件和搜索三⼈表决器相关资料的任务；杜⾦鑫焊接芯⽚和数码管等元器件，调试电路实际效果，撰写设计报告。

表决器电路课程设计一、课程目标知识目标：1. 学生能理解表决器电路的基本原理，掌握电路的组成和功能。

2. 学生能描述表决器电路中各元器件的作用，如按钮、灯泡、电阻等。

3. 学生能运用所学知识分析表决器电路的故障及其原因。

技能目标：1. 学生能独立完成表决器电路的搭建，提高动手实践能力。

2. 学生能通过观察、分析、解决问题，培养逻辑思维和创新能力。

3. 学生能运用所学知识，设计简单的表决器电路，提高应用能力。

情感态度价值观目标：1. 学生对表决器电路产生兴趣，激发学习物理电学的热情。

2. 学生在学习过程中，培养合作、分享、尊重他人的品质。

3. 学生通过学习表决器电路，认识到科技对社会发展的作用，增强社会责任感。

课程性质：本课程为物理电学方向的实践课程，注重理论联系实际，提高学生的动手能力和创新能力。

学生特点：本课程针对初中年级学生，他们对物理电学有一定的基础知识，好奇心强，喜欢动手实践。

教学要求：教师应注重启发式教学，引导学生主动探究，关注学生的个体差异，确保每个学生都能达到课程目标。

同时，注重培养学生的团队合作精神和创新能力。

在教学过程中，将课程目标分解为具体的学习成果，便于教学设计和评估。

二、教学内容本章节教学内容依据课程目标，结合教材《物理》中关于电学的相关章节，组织以下内容：1. 表决器电路原理：介绍表决器电路的基本原理，包括电路的组成、工作过程及其应用场景。

2. 元器件作用：详细讲解表决器电路中按钮、灯泡、电阻等元器件的作用，以及它们在电路中的连接方式。

3. 电路搭建与测试：指导学生动手搭建表决器电路，学习电路测试方法，观察电路现象，分析电路工作原理。

4. 故障分析与维修：介绍表决器电路可能出现的故障及其原因，教授学生分析故障、解决问题的方法。

5. 创新设计：鼓励学生运用所学知识，设计具有个性化和创新性的表决器电路。

教学内容安排如下：第一课时：表决器电路原理及元器件作用；第二课时：动手搭建表决器电路，学习测试方法；第三课时：分析表决器电路故障，学习维修技巧；第四课时：创新设计，展示与分享。

电路接线图
741s00
74Ls10
课堂总结
组合逻辑电路设计步骤：
提出问题 1 分析列表 2
写表达式 3 逻辑电路 4
选择芯片 5 画接线图 6
课外拓展训练
请大家设计一个有优先权的表决器电路：
要求：在课堂学习的基础上，在题目中加 上“必须包括A在内”这个条件，即：三人中 需两人或两人以上同意，并且A必须同意，才 算通过。
三个两输入与门电路 一个三输入或门电路
与或式、与非式的区别
分析列表
以上两个电路，门电路的
写表达式
数量相同但类型不同，而
逻辑电路 选择芯片
且他们的逻辑功能也是相 同的。
74LS00 四2输入与非门
分析列表 写表达式 逻辑电路 选择芯片
74LS10 三3输入与非门
分析列表 写表达式 逻辑电路 选择芯片
（数字电路部分）
四川省中江县职业中专学校 电子电控专业部 姚舵
提出问题
1
分析列表
2
写表达式
3
逻辑电路
4
选择芯片
5
画接线图
6
设计任务——为中国达人秀评委设计表决器
• 三个评委各控制三个按键之一 • 以少数服从多数的原则表决事件 • 按下表示同意，否则为不同意 • 若表决通过，发光二极管点亮，否则不亮
示意图
晋级
淘汰
由真值表知，选手晋级（Y为“1”） 的条件为：
A与B同意
评委同意晋级为“1”，不同意或或AB为与与“CC0同同”意意；， 表决结果通过为“1”，不通过或A为与“B0与”C都。同意
分析列表 写表达式 逻辑电路 选择芯片
评委A 1 评委B 2 评委C 3 表决Y结果

基于FPGA数字表决器的设计与实现付莉;付秀伟【摘要】以ALTERA公司FPGA器件CycloneⅢ EP3C5E为系统核心,构建了一种基于FPGA新颖灵活的数字电子技术实验平台,该平台加载了高速IP核,既可以完成数字电路基础实验,又提供给学生创新性设计区.以数字表决器实验为例,介绍了逻辑门设计原理,通过3种不同的方式实现了设计功能,对比系统仿真结果并详细分析了在实验平台运行的准确性.系统分析表明,该实验平台可较好地实现数字电子技术实验,同时激发学生的学习兴趣和创造力,增强对课程的理解和认识.【期刊名称】《吉林化工学院学报》【年(卷),期】2016(033)001【总页数】4页(P15-18)【关键词】FPGA;数字电子技术;表决器;实验平台【作者】付莉;付秀伟【作者单位】吉林化工学院信息与控制工程学院,吉林吉林132022;吉林化工学院信息与控制工程学院,吉林吉林132022【正文语种】中文【中图分类】TP302数字电子技术课程是应用电子技术和通信技术等专业的一门重要基础课程,对学生职业能力的培养非常重要[1].课程的理论和实践关系十分紧密，课程实验可以更好的使学生深入透彻的理解工作原理，更可以为后续系统综合设计打下良好的基础.目前传统的数字电子技术实验均采用实验台或实验箱，经常出现实验元器件不足和损坏的现象，需要管理员在每次实验前作充足的准备工作，浪费人力.另外，在学生不能充分预习实验内容的情况下，由于电路搭接复杂，极容易损坏设备和元件.学生在设计中一旦出错，就需要重新连线，最终导致实验效果差强人意，实验效率偏低，学生的学习兴趣也大大降低.本文提出了一种基于FPGA的数字电子技术实验平台设计方法.根据所给定的实验任务，利用图形化编辑工具QuartusII分别利用模块设计和硬件语言编程方式完成，进行模块仿真，另外再利用工程模块重新设计完成，对比仿真波形图是否相同.这种自顶向下的设计方式下，学生可以通过原理图明白实验中需要的元器件，了解各层次电路结构，清楚实验目的和需要实现的效果，减少不必要的器材和资金损耗.利用FPGA实验开发平台下载，在即插即用的灵活模块化实验平台上显示编程效果，设计周期短，实验内容直观易懂，拓展了学生的思维空间，更能激发学生的学习兴趣和创造力.实验过程中学生可以进一步思考基本实验任务与其他工程实践或理论知识的关系，加深学生对每个知识点的理解和认识.极大地提高了实验效果和效率[2-4].数字电子技术实验是学生对知识认识加深的过程，包括了各种数字逻辑知识、数字芯片使用及逻辑电路设计.具有高速IP核实验平台的设计为满足教学要求，可以进行分解，即基本数字电子实验以可编程核心板为设计主体完成，也可以在此基础上完成EDA等实验内容[5]，另外，自主创新设计区设有IC插座和EPCS1 Flash、LCD液晶显示器、按键、LED、数码管等外围设备，可以完成集成电路相关实验，也可以与可编程核心板连接完成可控的综合设计性实验任务，具有较好的灵活性和适应性.根据实验平台的设计思路和要求，核心开发板采用ALTERA公司的CycloneIII系列器件EP3C5E作为平台.该核心板[6]具有较好的低功耗、高性价比.平台的可编程核心板内加载高速IP核，这样可以方便排错，设计效率提高，正是由于CPU在FPGA中，CPU速度增大，设计指标也容易提高.结构框架如图1所示.该平台[7]配合大量电路资源，包括数码管接口电路、按键接口电路、测频电路、VGA接口电路、通信接口电路等.根据上述设计方案和FPGA的可编程逻辑方法，即可编程查找法，配合实验平台按键接口电路、数码管接口电路等对数字电子技术的实验内容进行实现[8].对于FPGA的设计输入，可以有两种方式：原理图和VHDL，学生可以自由选择，本文以数字电子技术中数字表决器为例，对两种方式分别进行设计、综合、适配.2.1 模块设计首先掌握FPGA图形化设计软件QuartusII，对设计任务故障诊断进行结构抽象.表决器的语言描述为全体成员进行投票表决，多数人投票同意结果则通过.以3个人进行投票为例，两个或两个以上人同意则结果通过，否则将失败.在三人表决的过程中共有23=8种情况，但结果仅成功或失败两种.实验任务可以用三个两输入与门和一个三输入或门实现，也可以利用基本元件74LS08、74LS27和74LS04芯片共同完成，这种方式是学生最容易接受和理解的图形文件，也很容易实现.2.2 硬件语言编程设计硬件描述语言VHDL是顶层设计的一种方式，是目前应用于数字系统仿真最为实用的语言之一.对于数字系统和数字逻辑电路的设计，VHDL语言设计是电子电路设计方法上的一次质的飞跃.VHDL具有覆盖广，可读性强，生命周期长等特点[9-10]，另外在描述数字系统时，程序中相同的语义和语法在可跨越多个层次，并且使用跨越多个级别的混合描述模拟该系统.VHDL语言的编程程序可以是多种多样的，只要学生清晰明白所要完成的实现任务，联系大一学习过的C语言等编程方法，即可完成编译，本文根据数字电子技术中的真值表，真值表如表1所示.实验任务中，两个人或两个以上人同意时[11]，结果为通过“1”，所以一共8种情况中，投票选举的三人和结果分别用变量A、B、C、Y表示，“1”表示同意或通过，“0”表示不同意或失败，其中有4种情况结果通过，另外4种情况结果失败.编写一段程序如下：library ieee;entity voter isport(A,B,C:in bit；Y:out bit);end voter;architecture hve of voter isbeginwith a&b&c selectm<='1'when "101"|"110"|"011"|"111",'0'when others;end hve;2.3 工程模块对比根据上面实例的逻辑抽象，再通过编程过程中对真值表的分析，可以引导学生思维，这样的实验任务和其他知识点是否有关联.显然，该实验输出结果与组合逻辑电路中的全加器实现结果是相同的[12-13]，也就是说可以利用QuartusII软件编译全加器完成.如图2所示.另外，也可以根据实验任务，通过分析逻辑表达式，也可以得出，该任务的完成也可以通过另一种芯片74LS151实现，在顶层文件中直接调用该模块芯片即可.虽然23个情况下其中有4种情况为表决通过，但只要四种情况中一种情况出现则可以.3bit地址输入，代表三个变量，数据8bit，八种情况中任意出现即可.所以，通过该芯片同样可以完成实验任务.以上进行了实验系统的基本开发，本文进一步对两种方式的顶层设计的仿真波形图进行对比，如图3所示，从波形图3可知，输入变量3个分别为A、B、C，在1微秒时间范围内运行，以一定的规律的时钟频率输入，显示出8种状态，输出信号Y经过一段时间延时，从19.8ns显示第一个高电平状态，对应于真值表中的“011”，其他三个高电平状态起始于29.8ns，终止时间44.8ns，的时间正好是最高频率信号A的三个周期中高电平时间.说明与逻辑分析情况一致，仿真正确.同样，针对整体模块调用进行系统仿真，151芯片共8个输入数据，3位输入地址，clk时钟信号频率较高，为了保证输出信号稳定，加以D触发器，最终Y信号输出，如图4所示.该仿真波形图与上图输出信号做对比，基本完全一样，说明多种方法下，输出结果依然正确.完成仿真系统设计后，可以通过实验开发系统与上位机的I/O口进行连接、JATG口进行下载，开发平台有多种显示方式，例如数码管显示，蜂鸣器报警，和LED灯显示，均可以显示出实验结果，本文利用LED灯显示投票者个数，数码管显示表决结果，显示“1”表示结果通过，“0”为失败，如实物图5所示.通过电路设计和外围电路显示的设计，学生有更大的感观性，激发学生的创新性和趣味性，有利于学生动手能力和创新能力的培养.基于FPGA建立的数字电子技术实验平台，完全可以实现数字电路实验内容，而且直观，灵活性高，也适应了当前数字电路向系统可编程器件发展的趋势.该仿真系统实现方法多样，查表方式实现过程与硬件系统上实验的连线过程相同，使学生在学习基础理论知识的同时，以直观形象地方式加深对各种数字逻辑知识、逻辑电路设计及数字芯片使用的认识，发展思路多种实现方法共同验证设计效果，显著地提高学生的学习兴趣及实践能力.通过学习FPGA技术对高校学生的就业和深造也具有重要意义.【相关文献】[1] 刘银萍，陈惠珊.“数字电子技术”实验教学改革的探讨[J].实验室研究与探索,2006,25(8):981-983.[2] 王彩凤，胡波，李卫兵，等.EDA技术在数字电子技术实验中的应用[J].实验科学与技术,2011,9(1):4-6.[3] 高兴泉.双容水箱液位控制的硬件在回路仿真系统[J].吉林化工学院学报,2015,32(6):52-54.[4] 吴正玲.数字电子技术课程教学改革的研究与实践[J].吉林化工学院学报,2014,31(12):56-59.[5] 曹立杰,李松松.数字电子技术与EDA技术相结合的探讨[J].现代电子技术,2009(10):120-122.[6] 文雯，李宏.基于CPLD数字电子技术实验平台的设计与实现[J].宁波大学学报:理工版,2008,21(4):505-509.[7] 潘松,黄继业,陈龙.EDA技术与Verilog HDL[M].北京:清华大学出版社,2010:20-64.[8] 薛延侠,刘雁飞.EDA技术在数字系统中的应用[J].西安邮电学院学报,2008,13(1):169-171.[9] 金凤莲,等.VHDL语言在EDA仿真中的应用[J].现代电子技术,2005(6):115-116.[10] 李洁,车秀博.可编程逻辑器件的VHDL设计技术及其在航空火控电子设备中的应用[J].光电与控制,2000,78(2):46-52.[11] 蔡志健,丁爱萍.数字系统设计中VHDL的应用及实例分析[J].江西科学,2005,23(6):784-787.[12] 潘松,黄继业.EDA技术与VHDL[M].北京:清华大学出版社,2007:43-61.[13] 闫石.数字电子技术基础[M].5版，北京:高等教育出版社,2009:188-191.。

任务一 表决器电路的装调
组合逻辑电路的设计方法
与分析过程相反，组合逻辑电路的设计是根据给定 的实际逻辑问题，求出实现其逻辑功能的最简单的逻辑 电路。
组合逻辑电路的设计步骤： (1)分析设计要求，设置输入输出变量并逻辑赋值； (2)列真值表； (3)写出逻辑表达式，并化简； (4)画逻辑电路图。
任务一 表决器电路的装调
+Vcc
+12V
S3 A
S2
表
(绿)
B
决
器
S1 C
(红)
电路示意框图
任务一 表决器电路的装调
组合逻辑电路的分析方法
所谓组合逻辑电路的分析，就是根据给定的逻辑 电路图，求出电路的逻辑功能。
1. 分析的主要步骤如下： (1)由逻辑图写表达式； (2)化简表达式； (3)列真值表； (4)描述逻辑功能。
例：一火灾报警系统，设有烟感、温感和紫外光感三种 类型的火灾探测器。为了防止误报警，只有当其中有两种 或两种以上类型的探测器发出火灾检测信号时，报警系统 产生报警控制信号。设计一个产生报警控制信号的电路。
解：（1）分析设计要求，设输入输出变量并逻辑赋值； 输入变量：烟感A 、温感B，紫外线光感C； 输出变量：报警控制信号Y。 逻辑赋值：用1表示肯定，用0表示否定。
任务一 表决器电路的装调
2. 举例说明组合逻辑电路的分析方法 例：试分析右图所
示电路的逻辑功能。
解：第一步：由 逻辑图可以写输出F的 逻辑表达式为：
F AB AC BC
任务一 表决器电路的装调
第二步：可变换为 F AB AC BC
F = AB+AC+BC
第三步：列出真值表 如表3-1所示。

例1-8：（1011111011.1110101）2 = 2
000 0 0
000 1 1
001 2 0
8
100 8
0
9
100 9
1
10 101 A 0
（0010
1111
1011.1110
10103）2
001 1
3
11 101 B 1
=（2FB.EA）16
4 010 4 12 110 C
0
0
5 010 5 13 110 D 例 1 - 9 ： （ 4B E5 .9 7D ）16 = （ 0 1 0 0 1 0 1 1 1 1 1 0 0 1 0 1 . 10101 0 1 1 1 1 1 0 11） 2
7
• 84由21B于CD是代码，代码本身不是数，没有大小之分； • 必须4位一组，最高位、最低位的0不可去掉；
10n
0.0 1
0.1 1
10
10 0
10
3
104 105 106 107
108 109 1010
2n 0.2 0.5 1 2 4 8 16 32 64 128 25 512 1024
5
6
请熟练记住上表中二进制的权，在数制转换时非常有用。
最小的10位二进制数（1000000000）2=（29）10=（512）
四位二进制代码
一位十进制数字
22
（1）8421BCD码
• 选取0000⁓1001表示十进制数0⁓9。
10进制数 0 1
• 按自然顺序的二进制数表示所对应的十进制数字。
2
• 是有权码，从高位到低位的权依次为8、4、2、1， 3
故称为8421码。
4

摘要7人表决器电路是一简单的输入信号检测与处理、产生运算控制信号的逻辑电路。

本文详细介绍了依据功能要求进行运算控制电路方案设计的过程，并在此基础上将整体电路分为数据接收模块、数据处理模块、结果显示模块等主要功能模块。

电路设计完成后通过Design Compiler对电路进行逻辑综合。

使用Tcl命令编写电路的约束文件，设定约束条件，对电路进行优化以保证设计的功能性，同时生成网表文件、时序报告、面积报告，并进行结果分析。

再通过延时文件与顶层文件的激励进行电路功能的时序仿真，分析设计的可行性。

再通过Primetime对电路进行静态时序分析，得到静态时序报告。

最后通过IC_Compler对生成的网表进行物理实现，生成GDS II版图信息。

关键词Design Compiler；Primetime；逻辑综合；静态时序分析；物理实现；目录摘要 (1)目录 (2)引言 (4)1 总体电路结构设计 (5)1.1电路功能 (5)1.2 关键功能电路设计 (5)1.3 电路接口 (6)1.4 顶层TOP的设计 (6)2 设计约束及脚本 (8)2.1 约束设计 (8)2.2 脚本设计 (8)3 逻辑综合过程 (11)3.1 综合文件 (11)3.2 综合环境 (11)3.3综合过程 (12)4 结果分析及时序仿真 (16)4.1 时序报告分析 (16)4.2 面积报告分析 (19)4.3时序仿真 (20)5 静态时序分析及脚本 (21)5.1 静态时序分析 (21)5.2 PrimeTime 进行时序分析的流程 (21)5.3 脚本 (22)5.4 静态时序报告分析 (24)6 物理实现 (28)6.1 物理实现文件 (28)6.2物理实现环境 (28)6.3物理实现过程 (29)6.3.1 Floorplan (29)6.3.2 placemant (30)6.3.3 Clock Tree synthesis (30)6.3.4 Routing (31)6.3.5 Write Design Out (32)6.4 报告输出 (32)6.5 LVS和DRC (34)结论 (35)参考文献 (36)附录A：顶层设计源代码 (37)附录B：设计约束代码 (38)附录C：静态时序分析脚本代码 (40)引言现代集成电路技术急剧发展，输百万级晶体管电路使设计面临着巨大的挑战。

报警
结论：
八、心得体会
THANKS
四、实验仪器设备 1、机房电脑 2、Multisim 10软件
74LS151 74LS153 74LS00 74LS32
一片 一片 一片 一片
五、任务电路
六、任务步骤 1、用集成与非门电路实现火灾报警功能 1）打开multisim10软件。 2）按任务书连接电路，正确选择元器件。 3）调试并实现任务功能。 2、用74LS151实现火灾报警功能 1）按任务书连接电路，正确选择元器件。 2）调试并实现任务功能。
3、用74LS153实现火灾报警功能 1）按任务书连接电路，正确选择元器件。 2）调试并实现任务功能。
七、仿真记录
烟感 无信号 无信号 无信号 无信号 有信号 有信号 有信号 有信号
温感 无信号 无信号 有信号 有信号 无信号 无信号 有信号 有信号
红外光感 无信号 有信号 无信号 有信号 无信号 有信号 无信号 有信号
精品jing
数字电路表决器实验报告
二、任务内容 用中规模集成电路实现火灾报警器电。要求：火
灾报警系统，内部设有烟感、温感和红外光感三种不同类 型的火灾探测器。为了防止误报警，只有当其中两种或两 种以上的探测器发出火灾检测信号时，报警系统才会发出 报警信号。
三、任务原理 1、设置“因-果”关系及状态 2、列真值表 3、写出逻辑函数表达式 4、化简逻辑函数（与非式）

三人表决器电路原理
三人表决器电路原理
一、三人表决器电路简介
三人表决器电路是一种特殊的多路决策门控电路，它由三个输入信号和一个输出组成。

如果两个以上的输入信号是高电平（H），则输出信号也是高电平，反之输出信号是低电平（L）。

它的主要功能是实现三个以上的信号的决策，以及三路决策门控的功能。

二、三人表决器电路原理
三人表决器电路的工作原理是，当两个输入A、B同时处于高电平（H）时，由于两个输入A、B接在同一个电路中，所以当两个输入A、B为高电平时，则C输出信号也为高电平，当A、B输入信号是低电平（L）时，则C输出信号也是低电平。

三、三人表决器电路应用
三人表决器电路主要用于实现三路决策门控，其中最典型的应用就是微机的中断系统。

在微机中断系统中，通常有三个中断源，采用三人表决器电路可以将三个中断源的信号融合在一起，最终将三个中断源的信号转换为一个有效的中断信号，从而实现中断控制。

四、三人表决器电路特点
1、简单易用：三人表决器电路的结构简单，易于接线安装，具有操作简单、安装快捷的特点。

2、对输入信号有效：三人表决器电路的输入信号可以是低电平或高电平，也可以是模拟信号。

3、高精度：经过三人表决器电路的处理，输出信号的高低精度比单独的输入信号高出很多倍。

4、安全可靠：三人表决器电路可以有效地防止非法操作，确保操作的安全性，是一种可靠的控制电路。

表决器数电课程设计一、课程目标知识目标：1. 让学生掌握数字电路基础知识，理解表决器的基本原理和工作方式。

2. 使学生了解表决器在数字电路中的应用，掌握相关电路的设计与搭建方法。

3. 帮助学生理解数字电路中逻辑门的作用，以及表决器与其他逻辑门的关系。

技能目标：1. 培养学生运用所学知识设计简单的表决器电路，提高实际操作能力。

2. 培养学生分析问题、解决问题的能力，学会运用表决器解决实际问题。

3. 提高学生的团队合作能力，通过小组讨论、协作完成课程设计任务。

情感态度价值观目标：1. 培养学生对数字电路的兴趣，激发学习热情，增强自信心。

2. 培养学生严谨、踏实的科学态度，养成良好的学习习惯。

3. 增强学生的创新意识，鼓励学生勇于尝试，不断探索新知识。

课程性质：本课程为高二年级电子技术课程，结合数字电路知识，以表决器为载体，进行课程设计。

学生特点：高二学生对数字电路有一定的基础，具备一定的动手操作能力和问题解决能力，但对表决器的了解有限。

教学要求：通过本课程的学习，使学生能够运用所学知识设计和搭建表决器电路，解决实际问题。

教学过程中注重培养学生的动手能力、团队协作能力和创新意识。

教学评估以学生实际操作和课程设计成果为主要依据。

二、教学内容1. 数字电路基础知识回顾：逻辑门原理、逻辑函数及其表达方法。

2. 表决器原理：介绍表决器的作用、工作原理和分类。

3. 表决器电路设计：讲解基本表决器电路设计方法，包括与门、或门和非门的应用。

4. 电路搭建与调试：学习如何搭建表决器电路，进行实际操作，并进行功能测试和故障排查。

5. 拓展与应用：探讨表决器在实际数字电路系统中的应用，如计算机控制系统、投票系统等。

6. 课程设计实践：分组进行表决器电路设计，完成设计报告，并进行展示和交流。

教学内容安排与进度：第一课时：回顾数字电路基础知识，介绍表决器原理。

第二课时：学习表决器电路设计方法，进行电路搭建与调试。

第三课时：拓展表决器的应用，分组进行课程设计实践。

北京科技大学实验报告学院：高等工程师学院专业：自动化（卓越计划）班级：自E181 姓名：杨威学号： 41818074 实验日期： 2020 年 5月5日一、实验名称： QuartusII软件的使用1、实验要求：在Quartus中用与非门实现三人表决器仿真2、实验设计：两人及两人以上选择（即高电平输入），则输出高电平，列写真值表如下画出如下卡诺图写出最简形式：=++Y AC AB BC化成与非形式：=⋅⋅Y AC AB BC3、设计原理图截图：4、仿真波形截图：管脚测试：5、实验思考题：与非门在两个输入有一个或以上的输入为低电平时，输出为高电平；在所有输入全为高电平时，输出低电平；与非门不用的输入端应该置高电平。

根据本实验的第二部分实验设计的分析可知，可以用最简与或形式设计表决器：=++Y AC AB BC二、实验名称：组合逻辑电路设计1、实验要求：用55/86/00设计全加器（1）复习组合逻辑电路的一般设计方法（2）了解实验所用芯片的引脚分布和逻辑功能（3）阅读实验相关知识和注意事项（4）按要求设计实验所需电路，画出逻辑图2、实验相关知识：组合逻辑电路的设计：按照具体逻辑命题，按要求设计出最简的组合电路。

组合逻辑电路的一般设计步骤如下：（1）对给定事件进行逻辑定义；（2）将设计需求转换为真值表；（3）将真值表转换为逻辑表达式，并对逻辑表达式进行化简或变换；（4）将逻辑表达式转换为逻辑图3、实验设计：列出全加器真值表：画出卡诺图，分别写出表达式：111()()()i i i i i i i i i i i S C A B C A B S C A B −−−=⊕+⊕=⊕⊕可用异或门构成电路111111i i i i i i i i i i i i i i i i i i i i i C A B B C A C C A B B C A C C A B B C A C −−−−−−=++=⋅+=⋅⋅ 仅用与非门即可构成电路 4、设计原理图截图：5、仿真波形截图：管脚测试：6、实验思考题：（1）与或非门电路对于A,B,C,D,E,F,G,H可以满足ABCD EFGH的逻辑表达（2）首先对给定事件进行逻辑定义，将设计需求转换为真值表；再将真值表或者卡诺图等方式转换为逻辑表达式，并对逻辑表达式进行化简或变换，再进行实际电路仿真；三、实验总结1、实验中建议设计完电路后，确认电路无误后再进行编译仿真，之后仿真出现错误需要更改电路图后重新编译和仿真，过程十分繁琐。

广东交通职业技术学院数电实训报告指导老师：丘SQ、陈QR姓名：GDCP 班级：信息122 学号：一、实训目的数字电路实训的目的是使学生通过制作及创新设计数字应用系统，巩固和加深在“数字电子技术”课程中所学的理论知识和实践技能，基本掌握数字单元电路或部件的应用方法。

实践证明，经过此实践性环节的训练，对学生毕业后从事电子技术方面的工作有很大帮助。

简介：这次实训主要包括数显抢答器制作、四人表决电路、数显抢答器创新设计1（五路抢答器）、数显抢答器设计2（分屏显示）等内容二、实验原理组合逻辑单元电路或部件的功能1、门电路与门的功能：实现与逻辑关系；或门的功能：实现或逻辑关系；非门的功能：实现非逻辑关系。

2、编码器与译码器编码器的功能：将具有特定含义的信息编成相应二进制代码输出，常用的有二进制编码器、二-十进制编码器和优先编码器。

译码器的功能：将表示特定意义信息的二进制代码翻译出来，常用的有二进制译码器、二-十进制译码器和数码显示译码器。

3、数据选择器与数据分配器数据选择器的功能：根据地址码的要求，从多路输入信号中选择其中一路输出。

数据分配器的功能：根据地址码的要求，将一路数据分配到指定输出通道上去。

4、触发器CD4013双D触发器的引脚图：Q Q14 13 12 11 10 9 8V D D Q2 Q2 C P2 R2 D2 S2CD4013Q1Q1C P1 R1D1 S1 V S S1 2 3 4 5 6 7 S CP D R集成触发器：74LS175×116 15 14 13 12 11 10 9 V C C 4Q 4Q 4D 3D 3Q 3Q C P 74LS175C R 1Q 1Q 1D 2D 2Q 2Q G N D 1 2 3 4 5 6 7 85、按四人表决电路逻辑图，在数字电路实验箱上，用3片CC4012接成四人表决的实际电路。

三、实验电路图ABC DF四人表决电路逻辑图& & && &IN4148IN4148 IN4148 IN4148 2K Ω2K Ω2K Ω2K Ω2K Ω2K Ω2K ΩSB4SB3SB2SB1S1 Q1 D1 CP1R1 Q1S2 Q2 D2 CP2R2 Q2S1 Q1 D1 CP1R1 Q1IC 2A CD4013IC 1B CD4013IC 1A CD4013S2 Q2 D2 CP2R2 Q2IC 2B CD4013≥1IC 3A CD4072 1IC 4A CD4069A 译B 码C 显D 示+5V SB四路数显抢答器原理图IN4148 IN4148 IN4148 IN4148 2K Ω2K Ω2K Ω2K Ω2K ΩSB4SB3SB2SB1S1 Q1 D1 CP1R1 Q1S2 Q2 D2 CP2R2 Q2S1 Q1D1 CP1R1 Q1IC 2A CD4013IC 1B CD4013IC 1A CD4013S2 Q2 D2 CP2R2 Q2IC 2B CD4013≥1 IC 3A CD4072 1IC 4A CD4069A 译B 码C 显D 示+5V SB五路数显抢答器原理图S1 Q1D1 CP1R1 Q1SB 52K Ω1IC 4A CD4069≥1IN4148IN4148 IN4148 IN4148 2K Ω2K Ω2K Ω2K Ω2K Ω2K Ω2K ΩSB4SB3SB2SB1S1 Q1 D1 CP1R1 Q1S2 Q2 D2 CP2R2 Q2S1 Q1 D1 CP1R1 Q1IC 2A CD4013IC 1B CD4013IC 1A CD4013S2 Q2 D2 CP2R2 Q2IC 2B CD4013≥1IC 3A CD4072 1IC 4A CD4069A 译B 码C 显D 示+5V SB四路分屏显示抢答器原理图A 译B 码C 显D 示A 译B 码C 显D 示A 译B 码C 显D 示工作原理：数字抢答器：每个参赛者控制一个按钮，按动按钮抢答；当有一人按下按钮时，译码器显示该人的编号，其他人的按钮将被锁定无法对电路起作用。

5. 逻辑代数的三大规则是代入规 则、反演规则和对偶规则。代入规则可 扩大基本公式的使用范围；反演规则的 时求反函数比较方便；对偶规则有利于 求对偶函数。
项目总结：
6. 输出变量与输入变量之间的逻 辑关系可以用逻辑函数表达式，真值表、 卡诺图、逻辑图等表示。逻辑函数简单， 设计的电路就会简单，工作可靠性就会 更好，在数字电路设计过程中，要掌握 逻辑函数形式的变换方法，才能合理使 用逻辑门电路功能。
变量→原变量，可得其反函数，这个规
则叫做反演规则。
知识拓展：
3. 对偶规则
对任何一个逻辑表达式Y作对偶变
换，将“﹒”→“﹢”， “﹢”→“﹒”， “0” → “1”，
“1” →“0”，就可得到Y的对偶式Yˊ。
运用对偶规则时，同样应注意运算的优 先顺序，必要时可加或减括号。
知识拓展：
二、电路连接注意事项 1．TTL与CMOS电路 2．多余输入端的处理
逻辑门电路功能的测试
任务导入：
集成门电路种类较多，功能较强。 数字电路逻辑功能是基于门电路实现的， 怎样使用集成门电路呢。
任务分析：
在数字电路中有与、或、非三种基 本逻辑运算关系，逻辑运算是一种函数 关系，它可以用语句描述，亦可用逻辑 表达式描述，还可用表格或图形来描述。
基础知识：
三种基本逻辑 运算
谢谢观看
（一）、测试二极管构成的门电路 功能
（二）、测试集成门电路的逻辑功 能。
任务实施：
集成与非门74LS00功能测试 ①查看集成门电路74LS00的引脚
排列顺序，注意各引脚功能说明。 ②逻辑电平开关作为输入信号，如
图1-16所示，高电平相当于1，低电平 相当于0。
③拨动逻辑开关，输入不同的信号， 观察指示灯的亮与否，从而判断输出是 高电平还是低电平。如表1-19所示。

八人表决器一、设计任务八人表决器二、设计要求设计一个8人表决器，表决输入采用自恢复按键（即点动后能够自动复位的那种）表决结果用数码管显示：几人同意，几人反对，几人弃权。

三、设计内容1.设计思想本次设计的八人表决器，是一种代表投票或举手表决的表决装置。

表决时，投票人只要拨动各自表决器上“赞成”“反对”“弃权”的按钮，表决结果栏上即显示出表决结果。

2.设计说明在八人表决器中8个人操作三段拨码开关来表示自己的意愿，如果对某决议同意，每人拨动拨码开关的第一个滑键，不同意就拨动第二个滑键，弃权就拨动第三个滑键。

表决结果通过数码管显示几人同意，几人反对，几人弃权。

3.系统方案与电路结构框图表3.3.1（注：表中“+”表示同意，“-”表示反对，“*”表示弃权。

）表格3.3.1中A0~A7分别代表八人的投票选择，为表决器的输入项，且顺序不定。

X，Y，Z则代表计数的结果，以十进制数表示，为表决器的输出项。

X，Y，Z所指的意义分别为"同意","反对","弃权"。

考虑到八人表决38 种情况，因此在表3.3.1中没有罗列全部情况。

器共有1296按照以上表格的统计，进行如下的电路结构框图设计。

图3.3.1图3.3.1为八人表决器整体逻辑电路结构框图。

首先表决者通过自己的抉择对开关进行操作，从而得到一系列高低电平信号，然后将信号送入到投票数的统计电路，通过该电路的计算，将计算结果送入到表决结果显示电路。

最后人们可以从表决结果显示电路的数码管上直观地看到表决后的结果。

4. 各部分电路原理图的设计4.1选择开关电路由于要表示同意、反对和弃权三种状态，所以电路上选择三段拨码开关作为输入按钮。

三段拨码开关的一端全部连接高电平，另一端按照同意、反对和弃权分别将信号送入到投票数的统计电路中。

向AL1~PA3共24个输入端输入同意，反对的信号和弃权的信号。

具体电路连接见下图：图4.2.1（注：图中“AL ”代表同意，“AG ”代表反对，“PS ”代表弃权。

题目表决器电路设计摘要随着社会的飞速发展，科学技术的应用已经渗入到社会的各个领域。

目前，各领域的激烈竞争迫使人们不得不对办事效率格外重视，同时，这也是方便、高效的社会发展趋势之必需。

会议表决方面亦是如此。

表决器所具有的功能使它成为这方面当之无愧的选择。

本设计正是关于多数表决器的设计，用于各种场合的投票选举。

设计目的：1、进一步掌握组合逻辑电路和时序逻辑电路的分析设计方法，巩固课堂上学到的知识；2、学习对原有电路进行改进的方法，使电路在设计上逻辑更合理，更人性化；3、掌握一些常见的数字电路芯片的使用方法；4、通过对电路进行改进的实践，培养创新意识。

主要内容如下：1、用于十人以下会议表决，半数人以上同意通过；2、考虑弃权情况，有四人以上弃权推迟会议再议；3、根据表决情况显示“否决、通过、再议”字样；4、显示方式自己设计。

主要方法：将各种元器件通过逻辑门按电路图有效连接起来，投票信号由脉冲显示，通过线路输入到计数器中进行累加计算，将经过计算后的结果传送到数值比较器中，根据与比较器中事先设置的数值进行比较，最后输出投票结果。

取得结果：同意人数大于4即过半，绿灯亮，会议通过；反对人数大于4即过半，红灯亮，会议被否决；弃权人数过半，黄灯亮，推迟再议。

七段显示译码器分别将“同意”、“反对”、“弃权”的人数显示出来。

目录1 概述………………………………………………………………1.1 本人所做工作…………………………………………1.2 内容简述……………………………………………1.3 原理框图……………………………………………2 系统总体方案及硬件设计………………………………………………2.1 初步构思……………………………………………………2.2最终设计……………………………………………………2.3硬件设计……………………………………………………2.4实际设计实施单元电路的设计，元器件选择电路原理图……3 使用说明……………………………………………………………………3.1 使用说明……………………………………………………4 课程设计体会4.1心得体会………………………………………………………参考文献附1：系统原理图1 概述1.1 本人所做工作在刚开始的设计时，我有些松懈，因为刚看到题目，觉得特别简单，认真看了要求过后发现做起来有些困难，在组长的安排下一些组员分别去不同的地方查阅资料，同时留下一部分组员仔细阅读题目及要求，并仔细查找书本上最为相近的知识，联系所学内容，尽力做到全面出击，为下一步的设计铺平道路，使工作可以有效、高速地展开。