【CN109933451A】一种基于RISCV架构的异常和中断处理系统及方法【专利】

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号 (43)申请公布日 (21)申请号 201810339587.7(22)申请日 2018.04.16(66)本国优先权数据201810230685.7 2018.03.20 CN(71)申请人 武汉市聚芯微电子有限责任公司地址 430000 湖北省武汉市东湖高新区高新大道999号未来科技城C4北7楼(72)发明人 段志杰　胡振波　刘凌云　(74)专利代理机构 武汉东喻专利代理事务所(普通合伙) 42224代理人 赵伟(51)Int.Cl.G06F 9/48(2006.01)G06F 15/78(2006.01)(54)发明名称一种基于RISC-V架构芯片采用软件实现中断嵌套的方法(57)摘要本发明公开了一种基于RISC-V架构芯片采用软件实现中断嵌套的方法，进入中断时在堆栈分配空间将相关通用寄存器、记录当前断点位置的寄存器压栈保护。

判断中断类型，将相应控制状态寄存器压栈保护；将外部中断中最高优先级的中断设置为在执行时不被任何其他中断嵌套；对外部中断中的非最高优先级的中断通过将PLIC的阈值设置为当前外部中断优先级来实现不同级别外部中断之间的嵌套；通过设置定时器中断使能、软件中断使能以及外部中断使能的组合来实现三种类型中断之间的嵌套优先级，并在执行非最高优先级的外部中断、定时器中断、软件中断时打开全局中断；优先将PLIC阈值出栈实现更快的中断响应；该方法可显著提高RISC-V架构芯片对于更高优先级中断的响应能力。

权利要求书3页 说明书7页 附图2页CN 108595256 A 2018.09.28C N 108595256A1.一种基于RISC-V架构芯片采用软件实现中断嵌套的方法，其特征在于，进入中断时，将堆栈指针减去预设的数值以在堆栈中预先分配一定空间将相关通用寄存器、记录当前断点位置的寄存器进行压栈保护；根据中断类型将相应控制状态寄存器压栈保护然后修改控制状态寄存器；执行中断时，将外部中断中最高优先级的中断的优先级设置为在执行时不被任何其他中断嵌套；对外部中断中的非最高优先级的中断，则通过将PLIC的阈值设置为当前外部中断优先级来实现不同级别外部中断之间的嵌套；通过设置定时器中断使能、软件中断使能以及外部中断使能的组合，在软件层面上构成外部中断优先级高于定时器中断、定时器中断优先级高于软件中断来实现外部中断、定时器中断、软件中断之间的嵌套优先级，并在执行非最高优先级的外部中断、定时器中断、软件中断时打开全局中断；在中断结束后出栈时将堆栈指针加上减去的数值恢复入栈前的数值以回到中断前的断点处。

专利名称：一种基于RISC-V架构的可嵌套异常和非屏蔽中断系统及方法
专利类型：发明专利
发明人：梁智兵
申请号：CN201910309091.X
申请日：20190417
公开号：CN110059040A
公开日：
20190726
专利内容由知识产权出版社提供
摘要：本发明公开一种基于RISC‑V架构的可嵌套异常和非屏蔽中断系统，包括mtvec寄存器、mstatus寄存器、mtval寄存器、mcause寄存器和mepc寄存器，还包括msavestatus寄存器、msaveepc1寄存器、msavecause1寄存器和mxstatus寄存器，在发生异常和非屏蔽中断相互嵌套时，由于存在硬件堆栈保护，本发明能将相关通用寄存器以及当前mepc寄存器值进行压栈保护，在退出异常和非屏蔽中断时，将mepc寄存器等关键信息从堆栈种恢复出来，本发明能保证异常和非屏蔽中断嵌套中断是可恢复的。

申请人：芯来智融半导体科技(上海)有限公司
地址：200120 上海市浦东新区自由贸易试验区张衡路200号2幢3层
国籍：CN
代理机构：苏州中合知识产权代理事务所(普通合伙)
代理人：李广
更多信息请下载全文后查看。

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号 (43)申请公布日 (21)申请号 201910309091.X(22)申请日 2019.04.17(71)申请人 芯来智融半导体科技(上海)有限公司地址 200120 上海市浦东新区自由贸易试验区张衡路200号2幢3层(72)发明人 梁智兵　(74)专利代理机构 苏州中合知识产权代理事务所(普通合伙) 32266代理人 李广(51)Int.Cl.G06F 13/24(2006.01)(54)发明名称一种基于RISC-V架构的可嵌套异常和非屏蔽中断系统及方法(57)摘要本发明公开一种基于RISC -V架构的可嵌套异常和非屏蔽中断系统，包括mtvec寄存器、mstatus寄存器、mtval寄存器、mcause寄存器和m e pc寄存器，还包括m sa ve s ta t us 寄存器、msa vee pc1寄存器、msa veca use1寄存器和mxstatus寄存器，在发生异常和非屏蔽中断相互嵌套时，由于存在硬件堆栈保护，本发明能将相关通用寄存器以及当前mepc寄存器值进行压栈保护，在退出异常和非屏蔽中断时，将mepc寄存器等关键信息从堆栈种恢复出来，本发明能保证异常和非屏蔽中断嵌套中断是可恢复的。

权利要求书3页 说明书12页 附图5页CN 110059040 A 2019.07.26C N 110059040A权　利　要　求　书1/3页CN 110059040 A1.一种基于RISC-V架构的可嵌套异常和非屏蔽中断系统，包括mtvec寄存器、mstatus 寄存器、mtval寄存器、mcause寄存器和mepc寄存器，其特征在于，还包括msavestatus寄存器、msaveepc1寄存器、msavecause1寄存器和mxstatus寄存器，其中：所述mtvec寄存器，用于存储异常向量的基址；所述mstatus寄存器，用于存储中断、异常和非屏蔽中断处理模式的状态；所述mtval寄存器，用于存储引起当前异常的存储器访问地址或者非法指令编码；所述mcause寄存器，用于存储异常原因；所述mepc寄存器，用于存储进入中断、异常和非屏蔽中断处理模式之前欲执行指令的地址，作为中断、异常和非屏蔽中断的返回地址；所述msavestatus寄存器，用于存储进入异常和非屏蔽中断处理模式之前的状态；所述msaveepc1寄存器，用于存储进入异常和非屏蔽中断处理模式之前所述mepc寄存器的值；所述msavecause1寄存器，用于存储进入异常和非屏蔽中断处理模式之前所述mcause 寄存器的值；所述mxstatus寄存器，用于存储中断、异常和非屏蔽中断处理模式的扩展状态。

riscv中断处理流程RISC-V（Reduced Instruction Set Computer - Five）是一种基于精简指令集的计算机体系结构，它在处理器设计和编程模型上具有开放性和灵活性。

在RISC-V架构中，中断处理是一项重要的功能，用于处理外部事件的发生，例如硬件故障、外设输入、软件异常等。

本文将详细介绍RISC-V中断处理的流程。

一、中断概述中断是计算机处理器为了响应外部事件而暂停当前任务并转而执行中断处理程序的机制。

RISC-V架构中，中断分为外部中断和内部中断两种类型。

外部中断是由外部设备或外部信号引起的，如定时器中断、外设输入中断等；而内部中断则是由软件异常引起的，如非法指令、访存异常等。

二、中断向量表在RISC-V架构中，中断向量表是一张用于存储中断处理程序入口地址的表格。

当发生中断时，处理器会根据中断原因的编号，在中断向量表中查找对应的中断处理程序入口地址，并跳转到该地址执行中断处理程序。

三、中断处理流程RISC-V中断处理的流程主要包括中断触发、中断处理程序执行和中断返回三个阶段。

1. 中断触发当外部设备或软件异常引发中断时，处理器会暂停当前任务，并根据中断原因生成一个中断请求信号。

此时，处理器会将当前的程序状态保存到相关寄存器或栈中，以便在中断处理程序执行完毕后能够恢复原来的执行状态。

2. 中断处理程序执行中断处理程序是一段特殊的代码，用于处理特定的中断事件。

当中断触发后，处理器会根据中断原因在中断向量表中查找相应的中断处理程序入口地址，并跳转到该地址执行中断处理程序。

在中断处理程序中，首先需要进行一系列的初始化操作，例如关闭中断、保存上下文等。

然后，根据中断原因进行相应的处理，可能包括读取和处理外设输入、更新系统状态等。

在处理完中断事件后，可能需要发送中断完成信号给外设，以便外设可以继续工作。

3. 中断返回当中断处理程序执行完毕后，处理器需要从中断状态中恢复原来的执行状态，并继续执行被中断的任务。

riscv中断处理流程
在RISC-V处理器中，中断处理流程如下：
1. 当外部设备发出中断请求时，处理器会首先检查中断控制器的中断状态寄存器。

2. 如果中断状态寄存器中有中断标志位被置位，则说明有中断请求发生。

处理器会根据中断的优先级选择处理最高优先级的中断。

3. 处理器会先保存当前的上下文，包括PC、寄存器等状态信息。

这些信息会被保存到内存或栈中的特定位置。

4. 接下来，处理器会跳转到中断处理程序的入口地址。

这个入口地址通常是事先定义好的，并保存在中断向量表中。

5. 中断处理程序开始执行，它会处理中断相关的操作。

例如，读取外部设备的数据、更新中断状态寄存器等。

6. 处理完中断相关的操作后，中断处理程序会恢复之前保存的上下文状态，包括PC和寄存器的值。

7. 最后，处理器会从上下文恢复到中断之前的状态，并继续执行原来的程序。

总的来说，RISC-V处理器的中断处理流程可以概括为：检查中断状态、保存上下文、跳转到中断处理程序、处理中断、恢
复上下文、返回原程序。

这个流程可以确保在处理中断时，能够正确地保存和恢复上下文，以及正确地响应中断请求。

专利名称：一种用于RISC-V架构的中断控制方法专利类型：发明专利
发明人：陈龙
申请号：CN202010691742.9
申请日：20200717
公开号：CN111831419A
公开日：
20201027
专利内容由知识产权出版社提供
摘要：本发明涉及低功耗内核中断处理技术领域，公开了一种用于RISC‑V架构的中断控制方法，解决基于RISC‑V架构的MCU芯片对紧急中断的快速处理问题。

本发明处理器在处理普通中断程序或者主程序的过程中，一旦收到PLIC分发的快速中断程序，则跳转到快速中断处理流程；其中，收到的快速中断程序通过使用压缩指令集编写，使得其使用的通用寄存器被限制在x8‑x15范围内；快速中断处理时，在执行中断处理函数前使用8个影子寄存器sx8‑sx15来暂存通用寄存器x8‑x15的数据，函数处理完毕之后将8个影子寄存器sx8‑sx15所保存的数据恢复到被打断程序使用的通用寄存器x8‑x15中，并继续之前的普通中断程序或者主程序处理流程。

本发明适用于内核中断处理。

申请人：四川长虹电器股份有限公司
地址：621000 四川省绵阳市高新区绵兴东路35号
国籍：CN
代理机构：成都虹桥专利事务所(普通合伙)
代理人：陈立志
更多信息请下载全文后查看。

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号 (43)申请公布日 (21)申请号 202010032327.2(22)申请日 2020.01.13(71)申请人 苏州浪潮智能科技有限公司地址 215100 江苏省苏州市吴中区吴中经济开发区郭巷街道官浦路1号9幢(72)发明人 刘同强　王朝辉　李拓　周玉龙　邹晓峰　(74)专利代理机构 济南舜源专利事务所有限公司 37205代理人 张营磊(51)Int.Cl.G06F 9/48(2006.01)(54)发明名称一种基于RISC-V的多核程序调度系统及方法(57)摘要本发明提供一种基于RISC -V的多核程序调度系统及方法，所述系统包括RISC -V芯片和软件系统，所述的软件系统包括运行在RISC -V芯片之上的操作系统和运行在操作系统之上的应用程序；所述的RISC -V芯片包括RISC -V快速响应处理器；该系统还包括用于进行系统内核调度的调度程序模块和用于对程序进行快速响应配置的配置程序模块；所述的调度程序模块，用于检测程序的配置信息并且在检测到快速响应配置信息时，将该程序分配到快速响应处理器进行执行。

权利要求书2页 说明书4页 附图2页CN 111258731 A 2020.06.09C N 111258731A1.一种基于RISC-V的多核程序调度系统，其特征在于，包括RISC-V芯片和软件系统，所述的软件系统包括运行在RISC-V芯片之上的操作系统和运行在操作系统之上的应用程序；所述的RISC-V芯片包括RISC-V快速响应处理器；该系统还包括用于进行系统内核调度的调度程序模块和用于对程序进行快速响应配置的配置程序模块；所述的调度程序模块，用于检测程序的配置信息并且在检测到快速响应配置信息时，将该程序分配到快速响应处理器进行执行。

2.根据权利要求1所述的一种基于RISC-V的多核程序调度系统，其特征在于，所述的RISC-V芯片还包括RISC-V通用处理器；所述的调度程序模块，还用于检测程序的配置信息并且在没有检测到快速响应配置信息时，将该程序分配到RISC-V通用处理器进行执行。

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号 (43)申请公布日 (21)申请号 201911228295.7(22)申请日 2019.12.04(71)申请人 四川虹微技术有限公司地址 610000 四川省成都市中国（四川）自由贸易试验区成都高新区天府四街199号1栋33层(72)发明人 杨国东　刘建敏　杨超　周强强　翟栋　(74)专利代理机构 四川省成都市天策商标专利事务所 51213代理人 张秀敏(51)Int.Cl.G06F 21/78(2013.01)(54)发明名称一种基于RISC-V的内存保护方法(57)摘要本发明公开了一种基于RISC -V的内存保护方法，包括：一种基于RISC -V的内存保护方法，包括：步骤S1：采用RISC -V芯片的设备开发n个APP应用；步骤S2：将RISC -V芯片的内存划分为n个互相独立的内存区域，其中n个内存区域分别对应n个APP应用；步骤S3：配置RISC -V特权指令集，内存控制寄存器配置每一个应用APP，使每个应用APP在其对应的内存区域有访问权限，在其他内存区域无访问权限。

本发明分块控制RISC -V的内存区域，有效防止内存被恶意程序访问和篡改；RISC -V设备的各个应用独立访问各自权限内的内存区域，互不干扰，保证数据私密性和安全性的问题。

权利要求书1页 说明书3页 附图2页CN 110929304 A 2020.03.27C N 110929304A1.一种基于RISC -V的内存保护方法，其特征在于，包括：步骤S1：采用RISC -V芯片的设备开发n个APP应用；步骤S2：将RISC -V芯片的内存划分为n个互相独立的内存区域，其中n个内存区域分别对应n个APP应用；步骤S3：配置RISC -V特权指令集，内存控制寄存器配置每一个应用APP，使每个应用APP 在其对应的内存区域有访问权限，在其他内存区域无访问权限。

基于RISC-V架构的异常检测系统设计
张嘉;李新增;康鹏;朱海云;金婕
【期刊名称】《智能计算机与应用》
【年(卷),期】2022(12)9
【摘要】本文针对在金属的生产和制造过程中的金属图片表面异常,设计了一种基于第五代精简指令集计算机的片上系统。

运用结构精简、准确率高的生成对抗网络算法实现了对异常金属图片数据集的分类;在Xilinx Nexys4 DDR2 FPGA开发板上通过设计的硬件片上系统生成比特流文件,实现了整个端到端的识别系统,并结合已有的数据测试集验证了识别系统的实用性。

实验结果表明,在异常金属图片数据集中,输入图片分辨率为64×64,在板上系统内实现了高达99.9%的识别准确率,为工业生产制造与异常检测提供了质量和效率保证。

【总页数】4页(P119-122)
【作者】张嘉;李新增;康鹏;朱海云;金婕
【作者单位】上海工程技术大学电子电气工程学院
【正文语种】中文
【中图分类】TP332
【相关文献】
1.基于RISC-V架构的计算机系统能力培养机制探索
2.基于RISC-V的多核可重构处理器架构研究
3.基于RISC-V架构的强化学习容器化方法研究
4.Microchip发布
基于RISC-V指令集架构的SoC FPGA开发工具包5.基于RISC-V架构的条形码识别控制器的设计
因版权原因，仅展示原文概要，查看原文内容请购买。