下载文档原格式
多功能数字钟电路设计实验报告实验目的：设计一个多功能数字钟电路，能够显示当前时间，并具备闹钟、秒表和计时等功能。
实验原理：1. 数码管显示：使用4位共阴极数码管进行显示，采用BCD码方式输入。
2. 按键输入：使用按键进行时间的调节和选择功能。
3. 时钟频率：使用晶体振荡器提供系统时钟，通过分频电路控制时钟频率。
实验器材：1. 4位共阴极数码管2. 按键开关3. 74LS90分频器4. 时钟晶体振荡器5. 耐压电容、电阻等元件6. 电路连接线实验步骤：1. 连接电路：根据电路原理图，将数码管、按键开关、74LS90分频器、晶体振荡器等连接起来，注意接线正确。
2. 编写程序：根据实验要求，编写相应的程序，实现时钟、闹钟、秒表和计时等功能。
3. 调试电路：将电路通电并运行程序，观察数码管的显示情况和按键功能是否正常。
4. 测试功能：分别测试多功能数字钟的时钟、闹钟、秒表和计时等功能，确保功能正常。
5. 完善实验报告：根据实验结果和观察情况，完善实验报告，并附上电路原理图、程序代码等。
实验结果：经过调试和测试，多功能数字钟电路能够正常显示时间，并具备时钟、闹钟、秒表和计时功能。
使用按键进行时间调节和功能选择，数码管根据不同功能进行相应的显示。
实验总结：通过本次实验，我掌握了多功能数字钟电路的设计原理和实现方法，并且了解了数码管显示、按键输入、时钟频率控制等相关知识。
实验过程中，我发现电路连接正确性对功能实现起到关键作用，同时合理编写程序也是确保功能正常的重要环节。
通过实验，我对数字电路的设计和实现有了一定的了解，并且培养了动手实践和解决问题的能力。
数字时钟实验报告一、实验目的本次数字时钟实验的主要目的是设计并实现一个能够准确显示时、分、秒的数字时钟系统，通过该实验，深入理解数字电路的原理和应用，掌握计数器、译码器、显示器等数字电路元件的工作原理和使用方法，提高电路设计和调试的能力。
二、实验原理1、时钟脉冲产生电路时钟脉冲是数字时钟的核心，用于驱动计数器的计数操作。
本实验中，采用石英晶体振荡器产生稳定的高频脉冲信号，经过分频器分频后得到所需的秒脉冲信号。
2、计数器电路计数器用于对时钟脉冲进行计数，分别实现秒、分、时的计数功能。
秒计数器为 60 进制，分计数器和时计数器为 24 进制。
计数器可以由集成计数器芯片（如 74LS160、74LS192 等）构成。
3、译码器电路译码器将计数器的输出编码转换为能够驱动显示器的信号。
常用的译码器芯片有 74LS47（用于驱动共阳数码管）和 74LS48（用于驱动共阴数码管）。
显示器用于显示数字时钟的时、分、秒信息。
可以使用数码管（LED 或 LCD）作为显示元件。
三、实验器材1、集成电路芯片74LS160 十进制计数器芯片若干74LS47 BCD 七段译码器芯片若干74LS00 与非门芯片若干74LS10 三输入与非门芯片若干2、数码管共阳数码管若干3、电阻、电容、晶振等无源元件若干4、面包板、导线、电源等四、实验步骤1、设计电路原理图根据实验原理，使用电路设计软件（如 Protel、Multisim 等）设计数字时钟的电路原理图。
在设计过程中，要合理布局芯片和元件，确保电路连接正确、简洁。
按照设计好的电路原理图，在面包板上搭建实验电路。
在搭建电路时，要注意芯片的引脚排列和连接方式，避免短路和断路。
3、调试电路接通电源，观察数码管是否有显示。
如果数码管没有显示，检查电源连接是否正确，芯片是否插好。
调整时钟脉冲的频率，观察秒计数器的计数是否准确。
如果秒计数器的计数不准确，检查分频器的连接是否正确，晶振的频率是否稳定。
实验二⒈原理图输入设计分频电路一、实验目的：用D触发器设计一个2分频电路在此基础上，设计一个4分频和8分频电路。
二、原理说明：用D触发器设计一个2分频电路，封装元件，串联元件可生成4分频和8分频电路。
三、实验内容：用D触发器设计一个2分频电路，并做波形仿真，在此基础上，设计一个4分频和8分频电路，做波形仿真。
四、实验环境：计算机、Quartus II 软件。
五、实验流程：用D触发器设计一个2分频电路，并做波形仿真，在此基础上，设计一个4分频和8分频电路，做波形仿真。
六、实验步骤：1.用D触发器设计一个2分频电路，封装元件，并做波形仿真。
（1）2分频电路原理图：图1.1 2分频电路原理图（2）综合报告：图1.2 综合报告（3）功能仿真波形图：图1.3功能仿真波形图：时序仿真波形图:图1.4时序仿真波形图（4）时序仿真的延时、最大工作频率、建立时间和保持时间的情况：图1.5 时钟至输出延时图1.6 最大工作频率（5）封装元件：图1.6 元件封装图2. 利用2分频电路元件设计4分频电路，并做波形仿真。
（1）4分频电路原理图：图2.1 4分频电路原理图（2）综合报告：图2.2 综合报告（3）功能仿真波形图：图2.3 功能仿真波形图时序仿真波形图：图2.4时序仿真波形图（4）时序仿真的延时、最大工作频率、建立时间和保持时间的情况：图2.5最大工作频率图2.6时钟至输出延时3. 利用2分频电路元件设计8分频电路，并做波形仿真。
（1）8分频电路原理图：图3.1 8分频电路原理图（2）综合报告：图3.2 综合报告（3）功能仿真波形图：图3.3功能仿真波形图时序仿真波形图：图3.4时序仿真波形图（4）时序仿真的延时、最大工作频率、建立时间和保持时间的情况：图3.5 最大工作频率图 3.6时钟至输出延时2.原理图输入设计简单数字钟电路一、实验目的：设计一个能计时（12小时）、计分（60分）和计秒（60秒）的简单数字钟电路。
实验二分频电路设计
实验要求
用两种方法实现１２／２４分频电路
输入信号：iclk //输入时钟
rst_ //复位信号
select //模式选择，“1”为12分频电路，“0”为24分频电路
输出信号：oclk //分频后的输出时钟
以实验板上LED灯的亮灭表示输出信号的高低电平的变化。
实验步骤：
（１）．采用两种不同方法编写该分频电路的Verilog HDL源代码；
（２）．完成逻辑验证（包括时序仿真，波形图的验证等等）；
（３）．绑定引脚，编译下载；
参考方法：
使用结构图NO.7来实现分频电路的设计，图NO.7见白皮书的第134页附图9，注意键1、
4、7是单脉冲，故可以选择其中一个作为输入时钟（即按一下就是一个时钟周期），其
余的键可以选作rst和select。
在绑引脚的时候参照第142页，注意选择的是第三栏GW AK30/50 EP1K30/20/50TQC144对应的引脚。
（４）．使用实验箱完成硬件验证；
（5）．完成实验后提交：
请指导老师观看实验结果，
写电子档的实验报告包括实验结果（包括仿真截图，仿真截图需要有文字说明），实验心得，代码（是.V文件）。
提交的时候，请将文件夹命名为学号姓名（如：200531510001XXX）。
回去以后尽快填写纸质实验报告，并在下次做实验的时候交上来。
一、实习背景随着科技的不断发展，电子技术在各个领域得到了广泛应用。
数字时钟作为一种常见的电子设备，在日常生活中具有很高的实用价值。
为了提高自身实践能力，我参加了数字时钟的实习课程，通过实际操作，了解了数字时钟的设计原理和制作方法。
二、实习目的1. 掌握数字时钟的基本原理和设计方法。
2. 提高电子制作和调试技能。
3. 培养团队合作精神，提高沟通能力。
三、实习内容1. 数字时钟的组成数字时钟主要由以下几个部分组成：（1）振荡器：产生时钟信号，为时钟电路提供稳定的时钟源。
（2）分频器：将振荡器产生的时钟信号分频，得到秒脉冲信号。
（3）计数器：对秒脉冲信号进行计数，得到时、分、秒的数值。
（4）译码器：将计数器输出的数值转换为七段数码管显示的信号。
（5）显示器：将译码器输出的信号转换为可视的数字显示。
2. 数字时钟的设计与制作（1）设计要求根据实习要求，设计的数字时钟应具备以下功能：1）显示时、分、秒；2）采用BCD码形式输出；3）具有时钟调整功能；4）具有闹钟功能。
（2）设计步骤1）选择合适的电子元件，如振荡器、分频器、计数器、译码器、显示器等。
2）绘制电路原理图，确定各元件的连接方式。
3）根据原理图，进行PCB板设计，布局和布线。
4）制作PCB板，焊接元件。
5）调试电路，确保时钟功能正常。
6）测试闹钟功能，确保其准确性。
3. 实习过程在实习过程中，我们首先了解了数字时钟的基本原理，然后根据设计要求，选择合适的电子元件。
在绘制电路原理图时，我们严格按照设计要求进行，确保电路的稳定性和可靠性。
在PCB板设计过程中，我们注重布局和布线，力求提高电路的散热性能和抗干扰能力。
在焊接过程中，我们遵循焊接规范，确保焊接质量。
最后，我们对电路进行调试和测试，确保时钟功能正常。
四、实习成果通过本次实习，我们成功制作了一台具有时、分、秒显示和闹钟功能的数字时钟。
在实习过程中，我们不仅掌握了数字时钟的设计原理和制作方法，还提高了电子制作和调试技能。
数字钟设计实验报告一、数字钟原理与设计思路由振荡器输出稳定的高频脉冲信号作为时间基准，经分频器输出标准的秒脉冲；秒计数器按“60进制”向分计数器进位；分计数器按“60进制”向时计数器进位；小时计数器按“24进制”规律计数；星期计数器按“7进制”规律计数；计数器经译码器送到显示器。
出现误差可用校准电路进行小时和分钟的校准，并具有可整点报时功能。
软件本身提供任意频率的时钟，因此振荡器、分频器不需设计；也带有内置译码驱动的数码管，故此译码器和显示器也不需设计。
这样，基本数字钟的设计实际上就是设计如下图的级联计数器。
二、数字钟构成1、振荡器、分频器：1Hz的CLK时钟信号（秒脉冲）秒计数器：60进制计数器（两片74160——0-59）2、计数器分计数器：60进制计数器（两片74160——0-59）时计数器：24进制计数器（两片74160——0-23）星期计数器：7进制计数器（一片74160——1-7）3、译码器、显示器：软件带有内置译码驱动的数码管（7个数码管）4、调时电路、整点报时电路三、数字电路模块细节构成1、秒计数器：60进制计数器（两片74160——0-59）用秒脉冲（1Hz）2、分计数器：60进制计数器（两片74160——0-59）设计：分计数器个位ENT接（看下图）(Ps：分的个位是59秒才开始计数1次)分计数器十位ENT接（看下图）(Ps：分的十位是9分59秒才开始计数1次)设计：时计数器个位ENT接（看下图）(Ps：是59分59秒才开始计数1次)时计数器十位ENT接（看下图）(Ps：是9时59分59秒才开始计数1次)时计数器整体电路图（看下图）4、星期计数器：7进制计数器（一片74160——1-7）（从1开始）ENT接（看下图）(Ps：是23时59分59秒才开始计数1次)星期计数器整体电路图（看下图）5、整点报时电路当时间在59分50秒到59分59秒期间时，报时电路报时控制信号。
当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，分别为5、9和5。
二分频器电路二分频器电路概述：二分频器电路是一种能够将输入信号的频率减半的电路，常见于数字电路、音频系统和射频系统中。
其原理基于时钟信号的周期性，通过将时钟信号分成两个相等的部分来实现输入信号的减半。
实现原理：二分频器电路可以通过多种方式实现，其中最常见的方法是使用 JK 触发器或 D 触发器。
这些触发器可以被配置为在每个时钟周期内切换状态，从而产生两个相等的输出脉冲。
JK 触发器实现：JK 触发器是一种具有两个输入端口 J 和 K 的触发器，在每个时钟周期内可以切换状态。
当 J=1 且 K=0 时，触发器将置位；当 J=0 且 K=1 时，触发器将复位；当J=K=1 时，触发器将翻转状态；当J=K=0 时，触发器保持不变。
使用 JK 触发器实现二分频器电路需要两个 JK 触发器和一个反相器。
输入信号被连接到第一个 JK 触发器的 J 端口，并且第一个 JK 触发器与第二个 JK 触发器串联。
反相器被连接到第一个 JK 触发器的 K 端口和第二个 JK 触发器的时钟输入端口。
输出信号从第二个 JK 触发器的Q 端口获取。
D 触发器实现：D 触发器是一种具有单个输入端口 D 的触发器，在每个时钟周期内可以切换状态。
当D=1 时，触发器将置位；当D=0 时，触发器将复位。
使用 D 触发器实现二分频器电路需要两个 D 触发器和一个反相器。
输入信号被连接到第一个 D 触发器的 D 端口，并且第一个 D 触发器与第二个 D 触发器串联。
反相器被连接到第一个 D 触发器的时钟输入端口和第二个 D 触发器的复位端口。
输出信号从第二个 D 触发器的 Q端口获取。
优缺点比较：使用 JK 触发器实现的二分频电路具有更高的稳定性和可靠性，因为JK 触发器可以防止不稳定状态（即 J=K=1）。
此外，JK 触发器还可以用于其他类型的计数电路和状态机电路中。
使用 D 触发器实现的二分频电路更加简单和直接，并且具有更少的延迟时间。
电工电子综合实验（2）多功能数字钟设计姓名：学号：专业：电气工程及其自动化时间：2017年9月目录一．设计内容简介 (3)二．实验要求 (3)三．实验原理 (4)四．电路设计原理及其电路图 (5)1.分频电路 (5)2.计时电路 (6)3.清零电路 (8)4.校分电路 (9)5.报时电路 (10)五．遇到问题及解决办法 (11)六．实验体会 (12)七．附录 (12)1.工具及器件清单 (12)2各元件的引脚图及功能表 (14)3总电路逻辑图 (18)4.参考文献 (19)一．设计内容简介本实验采用中小规模集成电路设计一个由脉冲发生电路，计时电路，译码显示电路，和控制电路(包括清零电路，校分电路，和报时电路)等四部分组成的数字计时器。
二．实验要求1、设计一个脉冲发生电路，为计时器提供脉冲、为报时电路提供驱动蜂鸣器的脉冲信号；2、设计计时电路，完成 0分00秒—9分59秒计时功能；3、设计清零电路，具有开机自动清零功能，并且在任何时候，按动清零开关，可以进行计时器清零；4、设计校分电路，在任何时候，拨动校分开关，可进行快速校分；5、设计报时电路，使数字计时器从9分53 秒开始报时，每隔两秒发一声，共发三声低音，一声高音；即9分53秒、9分55秒、9分57秒发低音（频率1KHZ），9分59秒发高音（频率2KHZ）；6、系统级联调试，将以上电路进行级联完成计时器的所有功能；三．实验原理数字计时器由脉冲发生电路、计时电路、译码显示电路、校分电路、清零电路和报时电路这几部分组成。
其原理框图如下：数字计时器以一个标准频率（1Hz）进行计数。
为了其准确并且稳定，实验使用了石英晶体振荡器构成脉冲发生电路。
为了使电路更加简单，使用CC4518的对计时器的秒的个位和分的十位进行计数，用74LS161构成模六（六进制）计数器实现对秒的十位进行计数。
利用计数器的异步清零端，通过简单的电路使电路具有开机清零功能和随时清零功能。
一、实训目的1. 掌握数字电子钟的基本工作原理和电路设计方法。
2. 熟悉555定时器在电子钟中的应用。
3. 学习数字电路的设计与调试技能。
4. 提高动手能力和团队协作能力。
二、实训内容本次实训主要涉及以下内容：1. 数字电子钟电路原理图的设计与绘制。
2. 555定时器电路的设计与搭建。
3. 计数器、译码器、显示器等电路模块的设计与搭建。
4. 校时电路的设计与实现。
5. 数字电子钟的调试与测试。
三、电路原理可调数字电子钟主要由以下几个部分组成：1. 多谐振荡器：由555定时器构成，产生1kHz的矩形波脉冲信号，作为计时信号的基准。
2. 分频电路：将多谐振荡器产生的1kHz脉冲信号分频，得到1Hz的秒脉冲信号。
3. 计数器：由74LS160构成，对秒脉冲信号进行计数，得到秒、分、时的计时结果。
4. 译码器：由74LS47构成，将计数器的输出信号转换为七段数码管的显示信号。
5. 显示器：由七段数码管组成，用于显示时间。
6. 校时电路：由按键和定时器构成，用于手动调整时间。
四、电路搭建1. 多谐振荡器：按照555定时器的典型电路搭建，连接好电容C、电阻R1、R2、Rw等元件。
2. 分频电路：将多谐振荡器的输出信号连接到74LS160的时钟输入端，设置好74LS160的初始状态，使其能够计数。
3. 计数器：将74LS160的输出信号连接到译码器的输入端。
4. 译码器：将译码器的输出信号连接到七段数码管的输入端。
5. 显示器：将七段数码管连接到译码器的输出端。
6. 校时电路：连接好按键和定时器，实现手动调整时间的功能。
五、调试与测试1. 检查电路连接是否正确，电源电压是否稳定。
2. 使用示波器观察555定时器的输出波形，确保其能够产生1kHz的矩形波脉冲信号。
3. 使用逻辑分析仪观察计数器的输出信号，确保其能够正确计数。
4. 使用万用表测量数码管的显示电压，确保其能够正确显示时间。
5. 进行手动校时测试，确保校时电路能够正确调整时间。
一、实习目的通过本次实习，使学生掌握数字钟电路的设计与制作方法，熟悉数字电路的组成及工作原理，了解集成电路的引脚安排，掌握各芯片的逻辑功能及使用方法，提高动手能力和实际操作技能。
二、实习内容1. 数字钟电路原理及设计（1）数字钟电路原理数字钟电路主要由晶振、计数器、译码显示器、控制电路等组成。
晶振产生标准频率信号，经过计数器计数，然后由译码显示器显示时间。
控制电路负责对整个电路进行控制，如校时、报时等功能。
（2）数字钟电路设计本次实习采用74LS160、74LS90等集成电路进行设计。
具体电路如下：①晶振电路：选用32768Hz石英晶体振荡器，产生标准频率信号。
②计数器电路：采用74LS160计数器，构成24进制计数器，用于计时。
③译码显示器电路：采用共阴极LED显示器，显示时、分、秒。
④控制电路：采用74LS20与非门构成控制电路，实现校时、报时等功能。
2. 数字钟电路制作与调试（1）电路制作按照电路原理图，将元器件焊接在面包板上，注意焊接质量。
（2）电路调试①检查电路连接是否正确，无误后接通电源。
②观察LED显示器是否显示正常，若显示异常，检查电路连接。
③进行校时操作，调整时、分、秒，确保显示时间准确。
④进行报时功能测试，当时间到达整点前5秒，蜂鸣器发出蜂鸣声。
三、实习总结1. 通过本次实习，掌握了数字钟电路的设计与制作方法，了解了集成电路的引脚安排及逻辑功能。
2. 提高了动手能力和实际操作技能，培养了团队协作精神。
3. 了解了数字电路在实际应用中的重要性，为今后从事相关工作奠定了基础。
4. 发现了在制作过程中遇到的问题，如焊接质量、电路连接等，通过分析原因，找到了解决办法。
四、实习心得体会1. 在实习过程中，充分体会到理论知识与实践操作相结合的重要性。
只有将所学知识应用于实际，才能真正提高自己的动手能力。
2. 在遇到问题时，要善于分析原因，查找问题所在，积极寻求解决办法。
这样，不仅可以提高自己的解决问题的能力，还可以培养自己的耐心和毅力。
一、实验目的本次实验旨在通过实践操作，加深对数字电路基本原理和设计方法的理解，掌握数字电路实验的基本步骤和实验方法。
通过本次实验，培养学生的动手能力、实验技能和团队合作精神。
二、实验内容1. 实验一：TTL输入与非门74LS00逻辑功能分析（1）实验原理TTL输入与非门74LS00是一种常用的数字逻辑门，具有高抗干扰性和低功耗的特点。
本实验通过对74LS00的逻辑功能进行分析，了解其工作原理和性能指标。
（2）实验步骤① 使用实验箱和实验器材搭建74LS00与非门的实验电路。
② 通过实验箱提供的逻辑开关和指示灯，验证74LS00与非门的逻辑功能。
③ 分析实验结果，总结74LS00与非门的工作原理。
2. 实验二：数字钟设计（1）实验原理数字钟是一种典型的数字电路应用，由组合逻辑电路和时序电路组成。
本实验通过设计一个24小时数字钟，使学生掌握数字电路的基本设计方法。
（2）实验步骤① 分析数字钟的构成，包括分频器电路、时间计数器电路、振荡器电路和数字时钟的计数显示电路。
② 设计分频器电路，实现1Hz的输出信号。
③ 设计时间计数器电路，实现时、分、秒的计数。
④ 设计振荡器电路，产生稳定的时钟信号。
⑤ 设计数字时钟的计数显示电路，实现时、分、秒的显示。
⑥ 组装实验电路，测试数字钟的功能。
3. 实验三：全加器设计（1）实验原理全加器是一种数字电路，用于实现二进制数的加法运算。
本实验通过设计全加器，使学生掌握全加器的工作原理和设计方法。
（2）实验步骤① 分析全加器的逻辑功能，确定输入和输出关系。
② 使用实验箱和实验器材搭建全加器的实验电路。
③ 通过实验箱提供的逻辑开关和指示灯，验证全加器的逻辑功能。
④ 分析实验结果，总结全加器的工作原理。
三、实验结果与分析1. 实验一：TTL输入与非门74LS00逻辑功能分析实验结果表明，74LS00与非门的逻辑功能符合预期，具有良好的抗干扰性和低功耗特点。
2. 实验二：数字钟设计实验结果表明，设计的数字钟能够实现24小时计时，时、分、秒的显示准确，满足实验要求。
数字时钟电路设计实验报告
实验目的：
本实验的目的是设计一台数字时钟电路，通过对时钟的设置和调整，实现准确计时和时间显示功能，同时训练学生的电路设计能力。
实验设备：
本实验所需设备包括数字电路实验板、电源、示波器、数字万用表等。
实验原理：
数字时钟电路主要由定时器、锁存器、计数器、时钟发生器、数码显示器、按键等部件组成。
其中，时钟发生器是严格按照预设的时间间隔输出脉冲信号，计数器用于计数，锁存器用于锁存一定的时间值，数码显示器用于显示时间信息。
实验步骤：
1.准备工作：将数字电路实验板连接到电源上，调节电源电压为正常值。
将示波器连接到电路中，以便观察电路工作情况。
2.电路设计：根据实验要求设计数字时钟电路，并将其连入数字电路实验板中。
根据实验需要确定计数器、锁存器、时钟发生器和数码显示器的接口，设置时钟发生器的工作频率和计数器的计数值。
3.测试电路：打开电源，观察数码显示器是否能够正常显示时间信息。
对电路进行调试，确保计时准确、时间显示准确。
4.时钟调整：通过按键对时钟进行调整，完成对时间的设置和运行。
实验结果：
经过设计、连接、调试和测试，数字时钟电路的工作稳定，能够准确计时、显示时间信息，并支持时间的设置和调整。
实验总结：
本次实验通过数字时钟电路的设计与调试，提高学生的电路设计
能力，让学生掌握数字电路设计的基本原理和方法，增强学生的创新能力和实践能力，是一次非常有益的实验训练。
数字钟实验报告一、实验目的1. 学习数字电路的设计与实践，提高动手能力。
2. 了解和掌握数字电子钟的工作原理及制作方法。
3. 培养严谨的科学态度和良好的团队协作精神。
二、实验任务及要求1. 设计并制作一个具有时、分、秒显示功能的数字电子钟。
2. 电子钟应具备校时功能，能手动调整时、分。
3. 电子钟在24小时内整点报时，从59分50秒开始，每2秒钟响一声，共响5次。
4. 电子钟在6--22点之间每整点报时，23--5点之间整点不报时。
三、实验原理及设计思路1. 实验原理数字电子钟主要由石英晶体振荡器、分频器、计数器、译码器、显示器等组成。
石英晶体振荡器产生1Hz的基准信号，分频器将1Hz信号分频得到秒信号，计数器对秒信号进行计数实现时、分、秒的显示，译码器将计数器的输出信号转换为显示器所需的信号，显示器以数字形式显示时间。
2. 设计思路（1）选用合适的石英晶体振荡器，确保电子钟的走时准确。
（2）设计分频器，将1Hz信号分频得到秒信号。
（3）设计计数器，实现时、分、秒的计数功能。
（4）设计译码器，将计数器的输出信号转换为显示器所需的信号。
（5）设计显示器，以数字形式显示时间。
（6）设计校时电路，实现手动调整时、分功能。
（7）设计整点报时电路，实现整点报时功能。
四、实验步骤1. 搭建石英晶体振荡器电路，确保输出1Hz的基准信号。
2. 设计并搭建分频器电路，将1Hz信号分频得到秒信号。
3. 设计并搭建计数器电路，实现时、分、秒的计数功能。
4. 设计并搭建译码器电路，将计数器的输出信号转换为显示器所需的信号。
5. 设计并搭建显示器电路，以数字形式显示时间。
6. 设计并搭建校时电路，实现手动调整时、分功能。
7. 设计并搭建整点报时电路，实现整点报时功能。
8. 调试并优化电路，确保电子钟的正常运行。
五、实验结果与分析1. 实验结果经过以上步骤，我们成功制作了一个具有时、分、秒显示功能的数字电子钟。
实验结果显示，电子钟走时准确，能手动调整时、分，整点报时功能正常，符合实验要求。
数字时钟设计实验报告一、实验目的本次数字时钟设计实验的主要目的是通过运用数字电路的知识和技能，设计并实现一个能够准确显示时、分、秒的数字时钟。
通过这个实验，加深对数字电路中计数器、译码器、显示器等基本组件的理解和运用，提高电路设计和调试的能力。
二、实验原理数字时钟的基本原理是通过对时钟信号进行计数和分频，将时间信息转换为数字信号，并通过译码器和显示器进行显示。
1、时钟信号产生通常使用石英晶体振荡器产生稳定的高频时钟信号，然后通过分频电路将其分频为适合计数的低频信号，如 1Hz 信号用于秒的计数。
2、计数器使用二进制计数器对时钟信号进行计数，分别实现秒、分、时的计数。
秒计数器满60 向分计数器进位，分计数器满60 向时计数器进位。
3、译码器将计数器输出的二进制编码转换为能够驱动显示器的信号，如七段数码管译码器。
4、显示器使用七段数码管或液晶显示器来显示时、分、秒的数字信息。
三、实验器材1、数字电路实验箱2、集成电路芯片：计数器芯片（如 74LS160）、译码器芯片（如74LS47）、与非门芯片（如 74LS00）等3、七段数码管4、电阻、电容、导线等四、实验步骤1、设计电路原理图根据实验原理，使用数字电路设计软件（如 Protel）或手绘的方式设计出数字时钟的电路原理图。
在设计过程中，要合理安排芯片的布局和连线，确保电路的正确性和稳定性。
2、芯片选择与引脚连接根据电路原理图，选择合适的集成电路芯片，并按照芯片的引脚功能进行正确的连接。
在连接过程中，要注意引脚的极性和连接的可靠性，避免虚焊和短路。
3、电路搭建与调试将连接好的芯片和元器件安装在数字电路实验箱上，按照电路原理图进行布线。
接通电源后，使用示波器和逻辑分析仪等工具对电路的各个节点进行测试和调试，观察时钟信号、计数器输出、译码器输出等是否正常。
4、故障排除如果电路出现故障，如数码管不显示、显示错误、计数不准确等，要根据故障现象进行分析和排查。
数字电路时钟分频设计数字电路时钟分频是现代电子设备中常见的一项技术。
通过分频电路，可以将输入时钟信号的频率减小到所需的频率，以满足特定的应用需求。
本文将介绍数字电路时钟分频的原理和设计方法。
一、分频器的原理分频器是一种常见的数字电路，它可以将输入的时钟信号分频为较小频率的信号。
常见的分频器包括二分频器、四分频器、八分频器等。
这些分频器的原理都基于时钟信号的周期性。
例如，一个二分频器可以将每个上升沿触发的时钟信号变为每两个上升沿触发一次的信号。
通过改变分频器的触发方式和逻辑门的连接方式，可以实现不同的分频比。
二、分频器的设计步骤1. 确定分频比：根据应用需求确定所需的分频比。
分频比是指输入时钟信号的频率与输出时钟信号的频率之比。
例如，如果希望将输入的1MHz时钟信号分频为100kHz，那么分频比为10。
2. 选择适当的分频器类型：根据分频比选择适当的分频器类型。
常见的分频器类型包括二分频器、四分频器、八分频器等。
选择分频器类型时，要考虑到输入时钟信号的频率范围和所需的输出频率。
3. 设计逻辑电路：根据所选的分频器类型，设计相应的逻辑电路。
逻辑电路可以使用逻辑门（如与门、或门、非门等）、触发器（如D触发器、JK触发器等）和计数器等元件来实现。
4. 连接和布线：根据逻辑电路的设计，将各个元件进行连接并进行布线。
在布线过程中，要注意避免干扰和电磁辐射等问题，确保电路的稳定性和可靠性。
5. 测试和优化：完成分频器的设计后，进行测试和优化。
通过测试，检查输出时钟信号的频率是否符合所需的分频比。
如果频率不符合要求，可以对设计进行优化或调整。
三、实例分析以一个八分频器的设计为例，假设输入时钟信号频率为20MHz，要求输出时钟信号频率为2.5MHz。
1. 确定分频比：将输入时钟信号频率除以所需的输出时钟信号频率，得到分频比为8。
2. 选择适当的分频器类型：选择八分频器作为分频器类型。
3. 设计逻辑电路：在八分频器中，可以使用三个D触发器和一个与门来实现。
实验2 分频电路和数字时钟
一、基于Quartus II 软件，用D 触发器设计一个2分频电路，并做波形仿真，在此基础上，设计一个
4分频和8分频电路，做波形仿真。
实验工具：Quartus Ⅱ8.0 实验步骤：
（1）工程设计步骤：
（2）分频电路设计：
实验内容：
（一）二分频电路 （1）原理图设计：如图
1-1
图1-1 二分频电路
（2）综合
综合报告：如图
1-2
图1-2 二分频综合报告
流动状态 软件版本 修复名称 顶层文件 器件系列
所有逻辑资源
所有寄存器 所有引脚 所有虚拟引脚 所有存储器 器件型号 时间模型
（3）功能仿真
二分频电路功能仿真波形图：如图1-3
图1-3 二分频功能仿真图
结论：时钟的一个周期为100ns，频率为1/100，输出的一个周期为200ns，频率为1/200。
输出的频率为时钟的1/2。
所以二分频电路的仿真结果是正确的。
（4）时序仿真
二分频电路时序仿真波形图：如图1-4
图1-4 二分频时序仿真图
结论：时序仿真时，输出的波形明显出现了延时。
时钟的一个周期为100ns，频率为1/100，输出的一个周期为200ns，频率为1/200。
输出的频率为时钟的1/2。
虽然出现了延时，但二分频电路的仿真结果仍然是正确的。
最大工作频率：450MHZ 如图1-5
图1-5 最大工作频率
延时情况：tco时钟至输出的延时为5.736s 如图1-6
注：tsu（建立时间），th（保持时间），tco（时钟至输出延时），tpd（引脚至引脚延时）
图1-6 延时情况图
（5）封装
二分频电路的封装：如图
1-7
图 1-7 二分频电路封装
（二）四分频电路和八分频电路 （1）原理图设计：如图 2-1
图 2-1 四分频电路和八分频电路
（2）综合
综合报告：如图
2-2
图 2-2 综合报告
（3）功能仿真
四分频电路和八分频电路功能仿真波形图：如图
2-3
图2-3四分频电路和八分频电路功能仿真波形图
八分频输出
四分频输出
二分频输出
时钟输入
结论：时钟的一个周期为100ns，频率为1/100，2OUT输出的一个周期为200ns，频率为1/200；
4OUT输出的一个周期为400ns，频率为1/400，是时钟频率的1/4；8OUT输出的一个周期为
800ns，频率为1/800ns，是时钟频率的1/8.所以四分频电路和八分频电路的仿真结果是正确的。
（4）时序仿真
四分频电路和八分频电路时序仿真波形图：如图2-4
图2-4 四分频电路和八分频电路时序仿真波形图
结论：三个输出都明显出现了延时。
时钟的一个周期为100ns，频率为1/100，2OUT输出的
一个周期为200ns，频率为1/200；4OUT输出的一个周期为400ns，频率为1/400，是时钟频率的1/4；8OUT输出的一个周期为800ns，频率为1/800ns，是时钟频率的1/8。
虽然出现了延时，但四分频电路和八分频电路的仿真结果仍然是正确的。
最大工作频率：500MHz 如图2-5
图2-5 最大工作频率
延时情况: 如图2-6
注：tsu（建立时间），th（保持时间），tco（时钟至输出延时），tpd（引脚至引脚延时）
图2-6 延时情况
二、基于Quartus II软件，用7490设计一个能计时（12小时）、计分（60分）和计秒（60秒）的简单数字钟电路。
设计过程如下：
（Ⅰ）先用Quartus II的原理图输入方式，用7490连接成包含进位输出的模60的计数器，并进行仿真，如果功能正确，则将其生成一个部件；
（Ⅱ）将7490连接成模12的计数器，进行仿真，如果功能正确，也将其生成一个部件；
（Ⅲ）将以上两个部件连接成为简单的数字钟电路，能计时、计分和计秒，计满12小时后系统清0重新开始计时。
实验工具：QuartusⅡ8.0
实验步骤：
（1）工程设计步骤：
（2）数字钟电路设计步骤：
实验内容:
（一）模60计数器 （1）原理图设计：如图
3-1-1
图 3-1-1 模60计数器
（2）综合
模60计数器综合报告：如图
3-1-2
图 3-1-2 模60计数器综合报告
流动状态 软件版本 修复名称 顶层文件 器件系列
所有逻辑资源
所有寄存器 所有引脚 所有虚拟引脚 所有存储器 器件型号 时间模型
（3）功能仿真
模60计数器功能仿真波形图：如图3-3
图3-1-3 模60计数器功能仿真波形
结论：计数器在计数值达到59，此时计数达到满值，出现了进位。
结果与理论相同，所以模60计数器电路时正确的。
（4）时序仿真
模60计数器时序仿真波形图：如图3-1-4
图3-1-4 模60计数器时序仿真波形图
结论：SH没有高位输出，只有低位SL输出，而且输出的时候缺少了部分数。
比如在9之后应该出现1，但是1没有输出，直接输出的2。
所以时序仿真没有成功。
最大工作频率：100MHz 如图3-1-5
图3-1-5最大工作频率
延时情况：
tpd（引脚至引脚延时）如图3-1-6
图3-1-6
tsu（建立时间）如图3-1-7
图3-1-7 tco（时钟至输出延时）如图3-1-8
图3-1-8 th（保持时间）如图3-1-9
图3-1-9 （5）封装
模60计数器封装如图3-1-10
图3-1-10 模60计数器封装
（二）模12计数器 （1）原理图设计：如图
3-2-1
图3-2-1 模12原理图
（2）综合
模12计数器综合报告：如图
3-2-2
图3-2-2 模12计数器综合报告
（3）功能仿真
模12功能仿真波形图：如图
3-2-3
图 3-2-3 模12功能仿真波形图
流动状态 软件版本 修复名称 顶层文件 器件系列
所有逻辑资源
所有寄存器 所有引脚 所有虚拟引脚 所有存储器 器件型号 时间模型
结论：计数器满12就重新计数，和理论计算的一样，所以模12计数器是成功的。
（4）时序仿真
模12计数器的时序仿真波形图：如图3-2-4
图3-2-4 模12计数器的时序仿真
最大工作频率：269.69MHz 如图3-2-5
图3-2-5 最大工作频率
延时情况：tco（时钟至输出延时）如图3-2-6
图3-2-6 延时情况
（5）封装
模12计数器封装如图3-2-7
图3-2-7 模12计数器封装
（三）数字时钟
（1）原理图设计：如图3-3-1
图 3-3-1 数字时钟原理图
（2）综合
数字时钟的综合报告：如图
3-3-2
图 3-3-2 数字时钟综合报告
（3）功能仿真
数字时钟功能仿真波形图：如图
3-3-3
图 3-3-3 数字时钟功能仿真波形图
流动状态 软件版本 修复名称 顶层文件 器件系列
所有逻辑资源
所有寄存器 所有引脚 所有虚拟引脚 所有存储器 器件型号 时间模型
结论：数字时钟的计数的分钟没60就计满，分钟重新计数，并向高位时钟进位。
高位时钟计满12时，全部时钟从新开始计数。
功能仿真符合理论的计算，所以数字时钟是成功的。
（4）时序仿真
数字时钟的时序仿真波形图：如图3-3-4
图3-3-4 数字时钟时序仿真波形图
结论：数字时钟的时序仿真中，秒钟的高位只有到3就重新计数了，秒钟不会达到满值60，所以不会向高位进位。
这样就让分钟和时钟一直保持0。
可以看出数字时钟的时序仿真时不成功的。
最大工作频率：96.78MHz 如图3-3-5
图3-3-5 最大工作频率
延时情况：tco（时钟至输出延时）如图3-3-6
图3-3-6 延时情况。
