清华大学-VLSI设计导论课件第四章逻辑设计技术

综合以上情况，在最坏的工作情况下，即：（1）、（3），应使： V dd βeffp=β’p=βp
βeffCnox=(βWL’) n/2=βn
b
p n
a
' n
/ox
(W L
)
' p
nC
ox
(W L
)
' n
/2
W
' p
W
' n
n 2 p
0 . 5 2 . 5 1 . 25
X V ss
Vi> Vgn+Vtn N管截止，Vi> Vgp+|Vtp| P管导通
Vi通过P管对Cl充电至：Vo=Vi
通过上述分析，CMOS传输门是较理想的开关，它可 将信号无损地传输到输出端。
29.01.2021
16
五、异或门与同或门
（1）异或门：Xa babab
Vdd
a
b
b
a
b
a
b
a
V ss
a
a
b
b
V dd x
29.01.2021
8
二、或非门：X ab
V dd
b
T p1
a T p2 X
T n2 T n1
V ss
29.01.2021
9
(1)当a，b=0，0 时，上拉管的等效导电因子：βeffp=β’p/2
(2)当a，b=1，1时，下拉管的等效导电因子：βeffn=2β’n
(3) 当 a ， b=1 ， 0 或 0 ， 1 时 ， 下 拉 管 的 等 效 导 电 因 子 ： βeffn=β’n
Vgp=1，Vgn=0时：双管截止，相当于开关断开；
Vgp=0，vgn=1时：双管有下列三种工作状态：
Vi<Vgn+Vtn N管导通， Vi< Vgp+|Vtp| P管截止
Vi通过n管对Cl充电至：Vo=Vi
Vi<Vgn+Vtn N管导通，Vi>Vgp+|Vtp| P管导通
Vi通过双管对Cl充电至：Vo=Vi
βeffn=β’n/2=βn
则： W’p/W’n=μn/μp≈2.5
29.01.2021
12
四、CMOS传输门
（1）单管传输门
Vg
Vo/（Vg-Vt）
Vi
T Cl
Vo 1
Vo=Vg-Vt
1
Vi/（Vg-Vt）
一个MOS管可以作为一个开关使用，电路中Cl是其负载 电容。
• 当Vg=0时，T截止，相当于开关断开。
综上所述：
• Vg<Vg-Vt时，MOS管无损地传输信号
• Vi≥Vg-Vt时，Vo=Vg-Vt信号传输有损失，为不 使Vo有损失需增大Vg。
29.01.2021
14
（2）CMOS传输门
Vdd
Vi
Vo
P N
管
管
Vo 通
通
5
双管通
4
3
2
1
0 1 2 3 4 5 Vi
29.01.2021
15
为了解决NMOS管在传输时的信号损失，通常采用 CMOS传输门作为开关使用。它是由一个N管和一个P 管构成。工作时，NMOS管的衬底接地，PMOS管的衬 底接电源，且NMOS管栅压Vgn与PMOS管的栅压Vgp 极性相反。
10
三、CMOS与或非门: Xabcd
V dd b a
d c
x
a
c
b d
29.01.2021
V ss
11
(1)a,b,c,d=0,0,0,0 时：βeffp=β’p
V dd b
a
(2)a,b,c,d=1,1,1,1时： βeffn=β’n
(3)a,b,c,d有一个为1时：βeffp=2β’p/3
ABX
所以 ：XABA BA B
11 0 01 1
Vdd
B
T2
1 0 1B
A
T4
T6
00 0
T1
X
T3 T5
B
29.01.2021
19
（2）同或门：XA B A BA B
V dd
T7 T6
X T5
T2 A
T1
B
T3 T4
29.01.2021
20
T6、T7总是导通的： A B X
0 01 1 0 0A 0 1 0B
29.01.2021
V ss
17
简化的电路：
Vdd
T2
B
A
T1
B T4 T3
T6 X
T5
B
T1，T2组成一个标准反相器，T3，T4组 成CMOS传输门，T5，T6是一个特殊的 CMOS反相器。
29.01.2021
18
（1）当B=1时，传输门断开，特殊反相器工作：
XA
（2）当B=0时，特殊反相器不工作，传输门把A 送到X：X=A
清华大学-VLSI设计导论课件第四章逻辑设计技术
第二节 各种逻辑门的实现
一、与非门： X a•b
V dd
X b
a
V ss
29.01.2021
6
与非门电路的驱动能力
在一个组合逻辑电路中，为了使各种组合门电路之间能
够很好地匹配，各个逻辑门的驱动能力都要与标准反相 器相当。即在最坏工作条件下，各个逻辑门的驱动能力 要与标准反相器的特性相同。
设：标准反相器的导电因子为βn=βp，
逻辑门 βp1=βp2=β’p
： βn1=βn2=β’n
Vdd
Tp
Vi
V0
Tn
29.01.2021
V ss 7
（1）a，b=1，1时，下拉管的等效导电因子：βeffn=β’n/2 （2）a，b=0，0时，上拉管的等效导电因子：βeffp=2β’p
（3）a，b=1，0或0，1时，上拉管的等效导电因子： βeffp=β’p
V dd T7 T6
X T5
T2
T1 T3 T4
1 11
• A,B=0,0时：T1, T2,T3,T4关，T5通，Vdd通过T7充 电，X=1；
综合以上情况，在最坏的工作情况下，即：（1）、（V d d3），应使：
βeffp=β’p/2=βp
b
T p1
βeffn=β’n=βn 即： β’p=2β’n
a
T p2
X
所以 W’p/W’n=2μn/μp ≈22.5=5
T n2 T n1
V ss
即要求p管的宽度要比n管宽度大5倍才行。
29.01.2021
• 当Vg=1时，T导通，相当于开关合上。
29.01.2021
13
• Vi〈Vg-Vt时：输入端处于开启状态，设初始时 Vo=0，则Vi刚加上时，输出端也处于开启状态， MOS管导通，沟道电流对负载电容Cl充电，至 Vo=Vi。
• Vi≥Vg-Vt 时 ： 输 入 沟 道 被 夹 断 ， 设 初 使 Vo 〈Vg-Vt，则Vi刚加上时，输出端导通，沟道电 流对Cl充电，随着Vo的上升，沟道电流逐渐减 小，当Vo=Vg-Vt时，输出端也夹断，MOS管截 止，Vo保持Vg-Vt不变。
(4)a,b,c,d=1,1,0,0 或
d c
a,b,c,d=0,0,1,1时： βeffn=β’n/2
(5)a,b,c,d=0,1,0,1或
a
1,0,1,0或
b
0,1,1,0或
1,0,0,1时： βeffp=β’p/2
x c d
V ss
综合以上情况，在最坏的工作情况下，即：（4）、（5），应使：
βeffp=β’p/2=βp