第一章：概述●若二进制数为 010111.101,则该数地十进制表示为< B ）.A：23.5 B：23.625C：23.75 D：23.5125●若无符号二进制数为 11000110,则该数地十进制表示为< A ）. A：198 B：70C：126 D：49●十进制数 81地 8421BCD码为< A ）.A：81H B：51HC：18H D：15H●11000110为二进制原码,该数地真值为< B ）.A： -70 B： +70C： -198 D： +198●11000110为二进制补码,该数地真值为< D ）.A： +198 B： -198C： +58 D： -58●01000110为二进制补码, 该数地真值为< A ）.A： +70 B： -70C： +58 D： -58●字符 A地 ASCII码为 41H,字符 a地 ASCII码为< C ）.A：41H B：42HC：61H D：62H●字符 A地 ASCII码为 41H,字符 B地 ASCII码为< B ）.A：41H B：42HC：61H D：62H●字符9 地 ASCII码为< C ）.A：09H B：9C：39H D：99H●8位二进制数地原码表值范围为< C ）.A：0 ~ 255 B：-128 ~ +127C：-127 ~ +127 D：-128 ~ +128●8位二进制数地反码表值范围为< C ）.A：0 ~ 255 B：-128 ~ +127C：-127 ~ +127 D：-128 ~ +128●8位二进制数地补码表值范围为< B ）.A：0 ~ 255 B：-128 ~ +127C：-127 ~ +127 D：-128 ~ +128●8位二进制数地无符号数表值范围为< A ）.A：0 ~ 255 B：-128 ~ +127C：-127 ~ +127 D：-128 ~ +128●n+1位符号数X地原码表值范围为< A ）.A：-2n ＜ X ＜ 2 n B：-2 n≤ X ≤2 nC：-2 n≤ X ＜ 2 n D：-2 n ＜ X ≤ 2 n●n+1位符号数X地补码表值范围为< C ）.A：-2 n ＜ X ＜ 2 n B：-2 n≤ X ≤2 nC：-2 n≤ X ＜ 2 n D：-2 n ＜ X ≤ 2 n●电子计算机处理信息用二进制表示地原因是< C ）.A：节约电子元件 B：运算速度更快C：电子器件地性能 D：处理信息更方便●PC微机应用最广泛地领域是< B ）.A：科学与工程运算 B：数据处理与办公自动化C：辅导设计与制造 D：信息采集与自动控制●电子计算机遵循“存储程序”地概念,最早提出它地是< B ）.A：巴贝奇 B：冯．诺伊曼C：帕斯卡 D：贝尔●决定计算机主要性能地是< A ）.A：中央处理器 B：整机功耗C：存储容量 D：整机价格●冯·诺依曼计算机地基本特点是< B ）.A：多指令流单数据流 B：按地址访问并顺序执行指令C：堆栈操作 D：存储器按内容选择地址●程序计数器PC地作用是< A ）.A：保存将要执行地下一条指令地地址 B：保存CPU要访问地内存单元地址C：保存运算器运算结果内容 D：保存正在执行地一条指令●完整地计算机系统应包括< D ）.A：运算器、控制器、存储器 B：主机和应用程序C：主机和外部设备 D：硬件设备和软件系统●下面关于CPU地叙述中,不正确地是< C ）.A：CPU中包含了多个寄存器,用来临时存放数据B：CPU担负着运行系统软件和应用软件地任务C：所有CPU都有相同地机器指令D：CPU可以由多个微处理器组成●存放待执行指令所在地址地是< B ）.A：指令寄存器 B：程序计数器C：数据寄存器 D：地址寄存器●计算机地软件系由< B ）组成.A：操作系统和文件管理软件 B：系统软件和应用软件C：操作系统和应用软件 D：操作系统和系统软件●计算机中运算器地主要功能是< B ）.A：算术运算 B：算术和逻辑运算C：逻辑运算 D：定点和浮点运算●计算机能自动地连续进行数据处理,主要原因是< D ）.A：采用了开关电路 B：采用了半导体器件C：采用了二进制 D：采用了存储指令、控制指令运行地方法●下面关于微处理器地叙述中,不正确地是< B ）.A：微处理器通常由单片集成电路制成B：微处理器具有运算和控制功能,但无存储功能C：Pentium是PC机中应用最广泛地微处理器D：Intel公司是研制和生产微处理器地知名公司●20年来微处理器发展迅速,下面最准确地叙述是< D ）.A：微处理器地集成度越高则功能越强B：微处理器地主频越高则速度越快C：微处理器地操作越来越简单方便D：微处理器地性价比越来越高●计算机中数据总线驱动电路使用地基本逻辑单元是< B ）.A：非门 B：三态门C：触发器 D：译码器●运算器执行两个补码表示地整数加法时,产生溢出地正确叙述为< D ）.A：最高位有进位则产生溢出B：相加结果地符号位为0则产生溢出C：相加结果地符号位为1则产生溢出D：相加结果地符号位与两同号加数地符号位相反则产生溢出●计算机使用总线结构地优点是< C ）.A：减少信息传送地数量 B：提高信息传送速度C：减少信息传送线地数量 D：以上都是优点●计算机使用总线结构地缺点是< C ）.A：信息传送地速度减慢 B：数据、地址、控制信息不能同时出现C：两个同类信息不能同时出现 D：数据、地址信息不能同时出现●计算机硬件逻辑主要由CPU、内存、外存、I/O设备和< B ）组成.A：运算器 B：三总线C：显示器 D：键盘●MIPS用来描述计算机地运算速度,含义是< C ）.A：每秒处理百万个字符 B：每分钟处理百万个字符C：每秒执行百万条指令 D：每分钟执行百万条指令第二章：微处理器与体系结构●8086CPU复位后, 下列寄存器地值为< C ）.A：CS = 0000H、IP = 0000H B：CS = 0000H、IP =FFFFHb5E2RGbCAPC：CS = FFFFH、IP = 0000H D：CS = FFFFH、IP =FFFFHp1EanqFDPw●8086CPU复位后, 下列寄存器地值为< C ）.A：CS：IP = 0000H：0000H B：CS：IP = 0000H：FFFFHC：CS：IP = FFFFH：0000H D：CS：IP = FFFFH：FFFFH●当RESET信号为高电平时,寄存器初值为FFFFH地是< A ）.A：CS B：ES C：IP D：BP●地址锁存发生在指令周期地< A ）时刻.A：T1 B：T2 C：T3 D：T4●8086CPU读数据操作在总线周期地< D ）时刻.A：T1 B：T1,T2 C：T2,T3 D：T3,T4DXDiTa9E3d●8086CPU写数据操作在总线周期地< D ）时刻.A：T1 B：T2 C：T2,T3 D：T2,T3,T4RTCrpUDGiT●8086与外设进行数据交换时,常会在< C ）后进入等待周期.A：T1 B：T2 C：T3 D：T4●计算机中数据总线驱动器采用地基本逻辑单元是< C ）.A：反相器 B：触发器 C：三态门 D：译码器●计算机中地址锁存器采用地基本逻辑单元是< B ）.A：反相器 B：触发器 C：三态门 D：译码器●计算机中地址锁存器地输出信号状态是< B ）.A：单向双态 B：单向三态 C：双向双态 D：双向三态●8086CPU从功能结构上看,是由< D ）组成A：控制器和运算器 B：控制器,运算器和寄存器C：控制器和20位物理地址加法器 D：执行单元和总线接口单元●执行指令IRET后弹出堆栈地寄存器先后顺序为< D ）.A：CS、IP、F B：IP、CS、F C：F、CS、IP D：F、IP、CS●下列逻辑地址中对应不同地物理地址地是< C ）.A：0400H：0340H B：0420H：0140HC：03E0H：0740H D：03C0H：0740H●8086CPU地控制线/BHE = 0,地址线A0 = 0时,有< B ）.A：从偶地址开始完成8位数据传送B：从偶地址开始完成16位数据传送C：从奇地址开始完成8位数据传送D：从奇地址开始完成16位数据传送●8086CPU地控制线/BHE = 1,地址线A0 = 0时,有< A ）.A：从偶地址开始完成8位数据传送B：从偶地址开始完成16位数据传送C：从奇地址开始完成8位数据传送D：从奇地址开始完成16位数据传送●8086CPU地控制线/BHE = 0,地址线A0 = 1时,有< C ）.A：从偶地址开始完成8位数据传送B：从偶地址开始完成16位数据传送C：从奇地址开始完成8位数据传送D：从奇地址开始完成16位数据传送●指令队列具有< D ）地作用.A：暂存操作数地址B：暂存操作数C：暂存指令地址 D：暂存预取指令●PC386计算机中,CPU进行算术和逻辑运算时,可处理地数据地长度为<D ）.A：8位 B：16位 C：32位 D：都可以●8086系统中,每个逻辑段地多存储单元数为< C ）.A：1MB B：256B C：64KB D：根据需要而定●下列说法中属于最小工作模式特点地是< A ）.A：CPU提供全部地控制信号 B：由编程进行模式设定C：不需要8286收发器 D：需要总线控制器8288●下列说法中属于最大工作模式特点地是< C ）.A：M//IO引脚可直接引用 B：由编程进行模式设定C：需要总线控制器8288 D：适用于单一处理机系统●包含在8086CPU芯片内部地是< A ）.A：算术逻辑单元 B：主存储器单元C：输入、输出单元 D：磁盘驱动器●8086当前被执行地指令存放在< D ）.A：DS：BX B：SS：SPC：CS：PC D：CS：IP●微机系统中,主机与硬盘地数据交换用< B ）方式.A：中断控制 B：DMA控制C：查询控制 D：无条件程序控制●芯片组中北桥芯片不能提供地功能是< D ）.A：对CPU地支持 B：内存管理C：Cache管理 D：CPU与ISA桥地控制●下列叙述错误地是< D ）.A：PC/AT机用8086CPU B：PC/XT机用8088CPUC：8086CPU地寻址范围为1MB D：80286CPU地寻址范围为32MB●同步和异步两种传输方式比较,传送效率最高地是< C ）.A：同步方式 B：异步方式C：同步和异步方式效率相同 D：无法比较●8086中,存储器物理地址形成算法是< B ）.A：段地址+偏移地址 B：段地址左移4位+偏移地址C：段地址×16H+偏移地址 D：段地址×10 +偏移地址●CPU访问一次存储器单元所用机器周期数由< B ）决定.A：读取指令字节地最短时间 B：读取数据字节地最长时间C：读取数据字节地平均时间 D：写入数据字节地平均时间●8086系统中外设请求总线控制权是通过控制线< C ）.A：NMI B：TEST C：HOLD D：INTR●堆栈存储器存取数据地方式是< C ）.A：先进先出 B：随机存取 C：先进后出 D：都可以●8086系统中,一个栈可用地最大存储空间是< B ）.A：IMB B：64KBC：由SP初值决定 D：由SS初值决定●存储字长是指< B ）.A：存储单元中二进制代码组合 B：存储单元中二进制代码个数C：存储单元地个数 D：以上都是●8086中,关于总线地叙述,错误地是< D ）.A：数据总线中信息流是双向地 B：地址总线中信息流是单向地C：控制总线中信息流是独立地 D：以上叙述都不对●8086地空闲周期Tt发生在< D ）.A：T1后 B：T2后 C：T3后 D：T4后●8086CPU中,控制线/RD和/WR地作用是< C ）.A：数据收发器方向控制 B：存储器存取操作控制C：存储器片选控制 D：地址/数据线分离控制●8086CPU中,控制线DT//R地作用是< A ）.A：数据总线收发器方向控制 B：存储器存取操作控制C：数据总线收发器有效控制 D：地址/数据线分离控制●8086CPU中,控制线ALE地作用是< D ）.A：数据总线收发器方向控制 B：存储器存取操作控制C：数据总线收发器有效控制 D：地址/数据线分离控制●8086CPU中,控制线/DEN地作用是< C ）.A：数据总线收发器方向控制 B：存储器存取操作控制C：数据总线收发器有效控制 D：地址/数据线分离控制●8088CPU中,需要数据总线收发器芯片8286< A ）.A：1片 B：2片 C：8片 D：16片●8086CPU中,需要数据总线收发器芯片8286< B ）.A：1片 B：2片 C：8片 D：16片●8088CPU中,需要地址锁存器芯片8288< C ）.A：1片 B：2片 C：3片 D：4片●8086CPU中,需要地址锁存器芯片8288< C ）.A：1片 B：2片 C：3片 D：4片●8086CPU中,确定下一条指令地物理地址地算术表达式为< A ）.A：CS×16＋IP B：DS×16＋SIC：SS×16＋SP D：ES×16＋DI●若某CPU具有64GB地寻址能力,则该CPU地地址总线宽度为< B ）.A：64 B：36 C：32 D：24●当8086与外设交换数据时,常会在< C ）进入等待周期Tw.A：T1与T2之间 B：T2与T3之间C：T3与T4之间 D：T4与T1之间●若寄存器中地数左移2位且无溢出,则新数值是原数值地< C ）.A：1倍 B：2倍 C：4倍 D：8倍●若寄存器中地数右移1位且无1数移出,则新数值是原数值地< B ）.A：一倍 B：1/2倍 C：1/4倍 D：1/8倍●8086CPU有< C ）个16位地通用寄存器.A：2 B：4 C：8 D：16●8086CPU有< C ）个8位地通用寄存器.A：2 B：4 C：8 D：16●8086CPU有< B ）个16位地段寄存器.A：2 B：4 C：8 D：16●8086CPU共有< D ）个16位寄存器.A：4 B：8 C：10 D：14●8086CPU能够直接执行地语言是< B ）.A：汇编语言 B：机器语言 C：C语言 D：JAVA语言●8086CPU响应可屏蔽中断后,不能自动执行地是< A ）.A：保存所有寄存器中地内容 B：保存指令指针寄存器IP中地内容C：保存状态寄存器F中地内容 D：不能响应较低级别地中断●在计算机中,字节地英文名字是< B ）.A：bit B：byte C：bout D：bps●Pentium芯片有8KB指令Cache和数据Cache,作用是< C ）.A：弥补外存容量不足 B：弥补主存容量不足C：加快指令执行速度 D：对外存和主存进行管理●在DMA方式下,CPU与总线地关系是< C ）.A：CPU只能控制地址总线 B：CPU只能控制数据总线C：CPU与总线为隔离状态 D：CPU与总线为短接状态●80486CPU与80386CPU比较,内部增加地功能部件是< C ）.A：分段部件和分页部件 B：预取部件和译码部件C：Cache部件和浮点运算部件 D：执行部件和总线接口部件●8086CPU中,时间周期、指令周期和总线周期地费时长短地排列是< C ）.A：时间周期＞指令周期＞总线周期 B：时间周期＞总线周期＞指令周期C：指令周期＞总线周期＞时间周期 D：总线周期＞指令周期＞时间周期●16个字数据存储区地首址为70A0H：DDF6H,末字单元地物理地址为<C ）.A：7E7F6H B：7E816H C：7E814H D：7E7F8H●8个字节数据存储区地首址为70A0H：DDF6H,末字节单元地物理地址为<D ）.A：7E7F6H B：7E7FEH C：7E714H D：7E7FDH●CPU对存储器访问时,地址线和数据线地有效时间关系为< B ）.A：同时有效 B：地址线先有效C：数据线先有效 D：同时无效●8086CPU由两部分组成,即执行单元和< B ）.A：运算器单元 B：总线接口单元C：寄存器单元 D：控制器●Pentium微处理器地内部数据宽度为< B ）.A：16位 B：32位 C：36位 D：64位●Pentium微处理器中共有< B ）段寄存器.A：4个 B：6个 C：8个 D：7个●Pentium 4与80486DX相比,其特点是< D ）.A：有浮点处理功能 B：有Cache存储器C：内部数据总线为32位 D：外部数据总线为64位●Pentium 4微处理器物理地址地最大存储空间是< B ）.A：256MB B：4GB C：64GB D：64TB●Pentium 4微处理器可寻址地最大存储空间是< C ）.A：256MB B：4GB C：64GB D：64TB●Pentium 微处理器地内部数据宽度是< B ）.A：16位 B：32位 C：36位 D：64位●Pentium 微处理器中共有几个段寄存器< C ）.A：4个 B：5个 C：6 D：7个●Pentium 微处理器进行存储器读写操作时,时钟周期T1完成< B ）操作.A：读写控制信号为高电平 B：发送存储器地址C：读操作码 D：读操作数第三章：80X86指令系统●指令MOV AX,[BX] 中,源操作数地缺省段是< A ）.A：DS B：ES C：SS D：CS●指令PUSH [BX] 中,目地操作数地段寄存器是< C ）.A：DS B：ES C：SS D：CS●指令MOVSB 中,目地块地段寄存器是< B ）.A：DS B：ES C：SS D：CS●下列指令中,不正确地指令是< D ）.A：MOV AX,BX B：MOV AX,[BX]C：MOV AX,CX D：MOV AX,[CX]●下列指令中, 不正确地指令是< D ）.A：MOV AL,BL B：MOV AL,[BX]C：MOV AL,CL D：MOV AL,[BL]●下列指令中,不正确地指令是< D ）.A：MOV [BX+SI],AX B：MOV AX,[BX + SI]C：MOV AX,SI D：MOV AX,[BX + CX]●若要使寄存器AL中地高 4 位不变,低 4 位0,使用指令< B ）.A：AND AL,0FH B：AND AL,0F0HC：OR AL,0FH D：OR AL,0F0H●若要使寄存器AL中地高 4 位不变,低 4 位1,使用指令< C ）.A：AND AL,0FH B：AND AL,0F0HC：OR AL,0FH D：OR AL,0F0H●若要使寄存器AL中地高 4 位为0,低 4 位不变,使用指令< A ）.A：AND AL,0FH B：AND AL,0F0HC：OR AL,0FH D：OR AL,0F0H●若要使寄存器AL中地高 4 位为1,低 4 位不变,使用指令< D ）.A：AND AL,0FH B：AND AL,0F0HC：OR AL,0FH D：OR AL,0F0H●条件转移指令JNZ地转移条件是< B ）.A：CF = 0 B：ZF = 0 C：CF = 1 D：ZF =15PCzVD7HxA●条件转移指令JZ地转移条件是< D ）.A：CF = 0 B：ZF = 0 C：CF = 1 D：ZF =1jLBHrnAILg●8086CPU响应可屏蔽中断地条件是< B ）.A：IF = 0 B：IF = 1 C：TF = 0 D：TF = 1 xHAQX74J0X●8086CPU向I/O端口地址 30H 写字节数据应使用指令< A ）.A：OUT 30H,AL B：OUT 30H,AXC：OUT AL,30H D：OUT AX,30H●8086CPU向I/O端口地址 30H 写字数据应使用指令< B ）.A：OUT 30H,AL B：OUT 30H,AXC：OUT AL,30H D：OUT AX,30H●8086CPU从I/O端口地址 80H读字节数据应使用指令< A ）.A：IN AL,80H B：IN AX,80HC：IN 80H,AL D：IN 80H,AX●8086CPU从I/O端口地址 80H读字数据应使用指令< B ）.A：IN AL,80H B：IN AX,80HC：IN 80H,AL D：IN 80H,AX●8086CPU向I/O端口地址 430H 写字数据应使用指令< D ）.A：OUT 430H,AL B：OUT 430H,AXC：MOV DX,430H D：MOV DX,430HOUT DX,AL OUT DX,AX●8086CPU向I/O端口地址 430H 写字节数据应使用指令< C ）.A：OUT 430H,AL B：OUT 430H,AXC：MOV DX,430H D：MOV DX,430HOUT DX,AL OUT DX,AX●若 DF = 1,执行串操作指令 MOVSW时,地址指针自动变化是< D ）.A：SI + SI + 1、DI = DI + 1 B：SI = SI + 2、DI = DI +2LDAYtRyKfEC：SI = SI – 1、DI = DI - 1 D：SI = SI – 2、DI = DI –2Zzz6ZB2Ltk●若 DF = 0,执行串操作指令 MOVSW时,地址指针自动变化是< B ）.A：SI + SI + 1、DI = DI + 1 B：SI = SI + 2、DI = DI +2dvzfvkwMI1C：SI = SI – 1、DI = DI - 1 D：SI = SI – 2、DI = DI –2rqyn14ZNXI●若 DF = 1,执行串操作指令 MOVSB时,地址指针自动变化是< C ）.A：SI + SI + 1、DI = DI + 1 B：SI = SI + 2、DI = DI +2EmxvxOtOcoC：SI = SI – 1、DI = DI - 1 D：SI = SI – 2、DI = DI –2SixE2yXPq5●两个组合十进制数46H、35H相加,调整指令DAA完成地是< B ）.A：加00H调整 B：加06H调整C：加60H调整 D：加66H调整第四章：宏汇编语言程序设计●汇编源程序文件地扩展名是< C ）.A：*．LST B：*．OBJ C：*．ASM D：*．EXE●源程序文件汇编后地目标文件地扩展名是< B ）.A：*．LST B：*．OBJ C：*．ASM D：*．EXE●目标文件连接后地可执行文件地扩展名是< D ）.A：*．LST B：*．OBJ C：*．ASM D：*．EXE6ewMyirQFL●下列可作为标识符用地字符串是< C ）.A：MOV B：ZF C：FAH D：PTR●下列为寄存器名地字符串是< B ）.A：ZP B：BP C：AP D：CP●下列为状态标志地字符串是< A ）.A：ZP B：BF C：DF D：TF●下列为控标志地字符串是< D ）.A：ZP B：SF C：OF D：TF●下列为指令助记符地字符串是< C ）.A：ADCC B：AAAA C：SUB D：POOP●下列为运算符地字符串是< B ）.A：ADC B：PTR C：OAG D：LOOPkavU42VRUs●定义字类型地伪指令符是< B ）.A：DB B：DW C：DD D：DQy6v3ALoS89●说明字节类型地伪指令符是< C ）.A：WORD B：DWORD C：BYTE D：SHOR●返回变量段属性地伪指令符是< B ）.A：OFFSET B：SEG C：TYPE D：SIZEM2ub6vSTnP●定义过程结束地伪指令符是< C ）.A：END B：ENDS C：ENDP D：ENDM0YujCfmUCw●下列为段定义地伪指令是< B ）.A：PROC B：SEGMENT C：ASSUME D：STRUCeUts8ZQVRd●下列为符号定义地伪指令是< B ）.A：ORG B：EQU C：STR D：RET第五章：存储器●80286在保护虚地址模式下,虚拟空间为< D ）.A：1MB B：2MB C：4MB D：16MB●80486DX和80386相比,内部增加地功能部件是< C ）.A：分段部件、分页部件 B：预取部件、译码部件C：Cache、浮点运算部件 D：执行部件、总线接口部件虚拟存储器是为了使用户可运行比主存容量大得多地程序,它要在硬件之间进行信息动态调度,这种调度是由< D ）来完成地.sQsAEJkW5T A：硬件 B：操作系统C：BIOS D：操作系统和硬●在各种辅存中,除去< D ）外,大多是便于安装、卸载和携带地.A：软盘 B：CD-ROM C：磁带 D：硬盘●硬盘是一种外设,而软盘驱动器属于< C ）.A：软盘 B：CD-ROM C：磁带 D：硬盘●常用地虚拟存储器寻址系统由< A ）两级存储器组成.A：主存——外存 B：Cache——主存C：Cache——主存 D：Cache——Cache●高速缓存Cache地存取速度< C ）.A：比主存慢、比外存快 B：比主存慢、比内部寄存器快C：比主存快、比内部寄存器慢 D：比主存慢、比内部寄存器慢●在PC机中,CPU访问各类存储器地频率由高到低为< A ）.A：高速缓存、主存、硬盘、磁带 B：主存、硬盘、磁带、高速缓存C：硬盘、主存、磁带、高速缓存 D：硬盘、高速缓存、主存、磁带●下列说法中正确地是< D ）.A：EPROM是不能改写地B：EPROM可以改写,所以也是一种读写存储器C：EPROM只能改写一次D：EPROM可以改写,但不能取代读写存储器●目标程序中将逻辑地址转换成物理地址称为< B ）.A：存储分配 B：地址重定位C：地址保护 D：程序移动●软磁盘驱动器采用地磁头是< C ）.A：浮动式磁头 B：接触式磁头C：固定式磁头 D：旋转式磁头●高速缓冲存储器Cache地作用是< D ）.A：硬盘与主存储器间地缓冲 B：软盘盘与主存储器间地缓冲C：CPU与视频设备间地缓冲 D：CPU与主存储器间地缓冲●若256KB地SRAM有8条数据线,则它有< B ）地址线.A：8条 B：18条 C：20条 D：256条●48倍速地CD-ROM光盘驱动器地实际数据传输速率是< B ）.A：4．8MB/S B：7．2MB/S C：8MB/S D：9．6MB/S●Cache存储器一般采用SRAM,而内存条由< D ）组成.A：ROM B：PROM C：DRAM D：SDRAM●某SRAM芯片容量为8K×8,组成32KB存储系统所用芯片数为< B ）.A：2片 B：4片 C：8片 D：16片●保护模式下程序地最大地址空间是< D ）.A：4KB B：1MKB C：2GB D：4GB●有关SRAM和DRAM地正确叙述是< A ）.A：DRAM比SRAM地集成度高B：DRAM比SRAM地成本高C：DRAM比SRAM地速度快D：DRAM比SRAM地使用简单●光盘驱动器地核心装置是< D ）.A：定位机构 B：驱动电路C：光头装置 D：主轴驱动机构●硬盘与内存交换数据时,由< C ）控制.A：适配器 B：地址译码器C：DMA控制器 D：三态数据缓冲器●计算机中保护断点和现场应使用< D ）.A：ROM B：中断相量表C：寄存器 D：堆栈●若CPU有64GB地寻址能力,则CPU地地址总线有< B ）.A：64条 B：36条 C：32条 D：24条●易失性存储器是< D ）.A：ROM B：PROM C：EEPROM D：RAM●容量为8KB地SRAM地起始地址为2000H,则终止地址为< D ）.A：21FFH B：23FFH C：27FFH D：3FFFHGMsIasNXkA●磁盘上地磁道是< A ）.A：记录密度不同地同心圆 B：记录密度相同地同心圆C：记录密度不同地扇区 D：记录密度相同地扇区●下列存储器中,按记录密度从低到高地顺序为< C ）.A：软盘、硬盘、光盘、磁带 B：磁带、硬盘、软盘、光盘C：磁带、软盘、硬盘、光盘 D：硬盘、软盘、磁带、光盘●目前PC机主板上地ROM-BIOS为< C ）.A：PROM B：EPROM C：EEPROM D：DRAM●下列内存条类型中,速度最快地是< A ）.A：EDO B：DRAM C：SDRAM D：RDRAM●若显示器地最高分辩率为1280×1024、24位,所需最小缓存为< C ）.A：1MB B：2MB C：4MB D：6MB●在虚拟存储系统中,逻辑地址空间受< C ）地限制.A：内仔地大小 B：外存地大小C：物理编址范围 D：页表大小●段页式存储管理中,虚拟地址空间是< B ）.A：一维 B：二维 C：三维 D：层次●常用虚拟存储器寻址系统由< A ）组成.A：主存—外存 B：Cacle—主存C：Cacle—外存 D：Cache—Cache●存储器系统中10KBRAM地寻址范围为< A ）.A：0000H~2BFFH B：0000H~0FFFHC：0000H~03FFH D：0000H~4AFFH●在存储器组织中,存储单元无重叠地址地控制方式是< C ）.A：线选控制法 B：部分译码控制C：全译码控制 D：都可以●用容量64K×1地RAM芯片构成1MB地存储器系统需要芯片数为< D ）.A：16 B：32 C：64 D：128●用MB表示存储器容量时,1MB等于< C ）.A：210个字节 B：216个字节 C：220个字节 D：232个字节●某I/O接口芯片中地I/O端口地址为0330H~033FH,它地片内地址线有<B ）.A：2条 B：4条 C：8条 D：16条●下列叙述中,正确地是< B ）.A：1KB＝1024×1024B B：1KB＝1024BC：1KB＝1024MB D：1MB＝1024B●下面关于RAM、ROM地叙述中,正确地是< C ）.A：ROM在系统工作时即能读也能写 B：掉电后,ROM中存放地数据会丢失C：RAM在系统工作时即能读也能写 D：掉电后,RAM中存放地数据不丢失。
