位 同 步
- 格式:pdf
- 大小:250.87 KB
- 文档页数:6
《通信原理》§11.3位同步位同步是指在接收端的基带信号中提取码元定时的过程。
位同步是正确取样判决的基础,只有数字通信才需要,所提取的位同步信息是频率等于码速率的定时脉冲,相位则根据判决时信号波形决定,可能在码元中间,也可能在码元终止时刻或其他时刻。
实现方法也有插入导频法(外同步)和直接法(自同步)。
一、插入导频法在基带信号频谱的零点处插入所需的位定时导频信号。
其中,图(a)为常见的双极性不归零基带信号的功率谱,插入导频的位置是 1/T;图(b)表示经某种相关变换的基带信号,其谱的第一个零点为1/2T,插入导频应在1/2T处。
图11-14 插入导频法频谱图在接收端,对图11-14(a)的情况,经中心频率为1/T 的窄带滤波器,就可从解调后的基带信号中提取出位同步所需的信号;对图 11-14(b)的情况, 窄带滤波器的中心频率应为1/2T,所提取的导频需经倍频后,才得所需的位同步脉冲。
图11-15 画出了插入位定时导频的系统框图,它对应于图11-14(b)所示谱的情况。
发端插入的导频为1/2T,接收端在解调后设置了1/2T窄带滤波器,其作用是取出位定时导频。
移相、倒相和相加电路是为了从信号中消去插入导频,使进入取样判决器的基带信号没有插入导频。
这样做是为了避免插入导频对取样 判决的影响。
(a)发送端 (b)接收端图 11-15 插入位定时导频系统框图 此外,由于窄带滤波器取出的导频为 1/2T ,图中微分全波整流起到了倍频的作用,产生与码元速率相同的位定时信号 1/T 。
图中两个移相器都是用来消除窄 带滤波器等引起的相移。
另一种导频插入的方法是包络调制法。
这种方法是用位同步信号的某种波形对 移相键控或移频键控这样的恒包络数字已调信号进行附加的幅度调制,使其包络 随着位同步信号波形变化;在接收端只要进行包络检波,就可以形成位同步信号。
设移相键控的表达式为(11.3-1)利用含有位同步信号的某种波形对 s 1 (t ) 进行幅度调制,若这种波形为升余弦波形,则其表示式为(11.3-2)式中的 2/ T ,T 为码元宽度。
实验五位同步信号提取实验一、实验目的1.掌握用数字环提取位同步信号的原理及对信息代码的要求。
2.掌握位同步器的同步建立时间、同步保持时间、位同步信号同步抖动等概念。
二、实验内容1.观察数字环的失锁状态、锁定状态。
2.观察数字环锁定状态下位同步信号的相位抖动现象及相位抖动大小与固有频差的关系。
3.观察数字环位同步器的同步保持时间与固有频差之间的关系。
三、实验器材1.信号源模块2.同步信号提取模块3.20M双踪示波器一台4.频率计(选用)一台四、实验步骤1.将信号源模块、同步信号提取模块小心地固定在主机箱中,确保电源接触良好。
2.插上电源线,打开主机箱右侧的交流开关,再分别按下两个模块中的开关POWER1、POWER2,对应的发光二极管LED001、LED002、D500、D501发光,按一下信号源模块的复位键,两个模块均开始工作。
3.将信号源模块的位同步信号的频率设置为15.625KHz(通过拨码开关SW101、SW102进行设置),将信号源模块输出的NRZ码设置为1、0交替码(通过拨码开关SW103、SW104、SW105进行设置)。
4.将同步信号提取模块的拨码开关SW501的第一位拨上,即将数字锁相环的本振频率设置为15.625KHz,然后将信号源模块输出的NRZ码从信号输入点“NRZ-IN”输入,按一下同步信号模块上的“复位”键,使单片机开始工作,以信号源产生的位同步信号“BS”为内触发源,用示波器双踪同时观察信号输出点“位同步输出”的信号与信号源中的“BS”信号。
5.特别注意的是,本模块只能提取NRZ码的位同步信号,而且当信号源模块中的位同步信号的频率偏离同步信号提取模块设置的数字锁相环的本振频率过远时,将无法正确提取输入信号的位同步信号。
本实验中数字锁相环共有15.625KHz、10KHz、8KHz、4KHz四种本振频率可供选择,分别对应拨码开关SW501的1、2、3、4位,实验时请注意正确选择。
相位同步原理
相位同步指的是将多个信号的相位进行调整,使得它们具有相同的起点和频率,以便在某一时刻或时间段内能够进行相互比较、合并或解调。
常见的相位同步原理主要有以下几种:
1. 短时傅里叶变换(STFT):将信号分成一段段的小片段,对每一段进行傅里叶变换,然后对变换结果的幅值和相位进行分析调整,使得相位一致。
2. 插值同步:通过对信号中的抽样点进行插值,使得信号的抽样点数一致,从而达到相位同步的目的。
3. PLL锁相环:利用锁相环电路来实现相位同步,通过比较输入信号和本地振荡信号的相位差,对本地振荡信号的频率和相位进行调整,使得两个信号的相位一致。
4. 相位锁定环:该方法利用反馈控制原理,通过根据输入信号的相位调整本地振荡信号的相位,使得两个信号的相位一致。
5. 串扰消除技术:通过检测和分析不同信号之间的相互干扰,采取相应的补偿手段,使得信号的相位保持一致。
数字通信系统中四种不同的同步方式及其特
征
数字通信系统中有四种不同的同步方式,分别为外部信号同步、位同步、字符同步和帧同步。
每种同步方式都有其特征和适用场景。
1. 外部信号同步是通过接收外部时钟信号来进行同步的方式。
它的特征是系统主时钟信号来自外部,通过接收外部时钟信号可以实现系统内各个部件的同步。
外部信号同步准确性高,适用于对时钟同步要求较高的系统,如高速通信系统和计算机网络。
2. 位同步是通过识别数据位进行同步的方式。
在数字信号传输过程中,发送端将数据位传输到接收端,接收端通过识别数据位的变化来实现同步。
位同步的特征是对数据位的识别和同步较为敏感,适用于传输速率较低的系统,如串行通信、调制解调器以及低速网络。
3. 字符同步是通过识别数据字符进行同步的方式。
在数字通信系统中,数据通常以字符的形式传输,接收端通过识别数据字符的开始和结束标志来实现同步。
字符同步的特征是对数据字符的识别和同步较为重要,适用于传输速率较高的系统,如以太网和无线通信。
4. 帧同步是通过识别数据帧进行同步的方式。
在数字通信系统中,数据通常以帧的形式进行传输,接收端通过识别帧的起始和结束标志来实现同步。
帧同步的特征是对数据帧的识别和同步较为关键,适用于传输速率较高且对数据完整性要求较高的系统,如视频传输和高速数据通信。
总之,数字通信系统中的四种不同的同步方式在实现同步的方式和适用场景上各有特点。
根据系统的要求和传输速率的不同,可以选择合适的同步方式来确保数据的准确传输和接收。
位同步的主传输信息单位位同步的主传输信息单位是指在计算机科学中,用于传输和处理数据的最小单位。
位同步是一种数据传输方法,通过定时信号来同步发送和接收数据。
在这种方法中,数据被拆分成连续的位,每个位按照特定的时间间隔发送或接收。
本文将详细介绍位同步的主传输信息单位,并通过逐步回答一系列问题来解释其概念和实现。
一、什么是位同步?位同步是一种数据传输方法,用于确保发送和接收数据的同步性。
在位同步中,数据被分解成连续的位,以确保它们以特定的时间间隔发送或接收。
这种方法可用于在计算机网络、通信系统和其他数据传输环境中。
二、主传输信息单位是什么?主传输信息单位是指在位同步中,用于传输和处理数据的最小单元。
通常,主传输信息单位由多个位组成,可以是二进制数据、原始数据或其他格式的数据。
主传输信息单位的长度在不同的应用中可能有所不同,但通常在几个位到几十个位之间。
三、如何实现位同步?位同步是通过发送和接收设备之间的定时信号来实现的。
以下是位同步实现的基本步骤:1. 发送设备将数据拆分成位,并按照特定的时间间隔发送每个位。
2. 接收设备接收数据,并根据发送设备发送的定时信号来同步接收过程。
3. 接收设备根据接收到的位来还原原始数据。
4. 如果发送设备和接收设备之间有时钟差异,可以通过调整定时信号来进行时钟同步。
四、位同步的应用领域有哪些?位同步广泛应用于计算机网络、通信系统和其他数据传输环境中。
以下是一些位同步的应用领域:1. 计算机网络:在计算机网络中,位同步用于确保数据在不同设备之间的同步传输,以便数据按照正确的顺序和时序进行处理。
2. 通信系统:在通信系统中,位同步用于确保数据在发送和接收设备之间的同步传输,以确保通话和数据传输的准确性和可靠性。
3. 数据存储系统:在数据存储系统中,位同步用于确保数据在存储设备和处理设备之间的同步传输,以便数据能够正确读取和写入。
4. 传感器网络:在传感器网络中,位同步用于确保传感器节点之间的数据传输同步,以便实现协调操作和数据融合。
实验五:数字锁相环与位同步一、实验目的1. 掌握数字锁相环工作原理以及触发式数字锁相环的快速捕获原理。
2. 掌握用数字环提取位同步信号的原理及对信息代码的要求。
3. 掌握位同步器的同步建立时间、同步保持时间、位同步信号同步抖动等概念。
二、实验内容1. 观察数字环的失锁状态、锁定状态。
2. 观察数字环锁定状态下位同步信号的相位抖动现象及相位抖动大小与固有频差、信息代码的关系。
3. 观察数字环位同步器的同步保持时间与固有频差之间的关系。
三、基本原理可用窄带带通滤波器,锁相环来提取位同步信号。
实验一中用模数混合锁相环(电荷泵锁相环)提取位同步信号,它要求输入信号是一个准周期数字信号。
实验三中的模拟环也可以提取位同步信号,它要求输入准周期正弦信号。
本实验使用数字锁相环提取位同步信号,它不要求输入信号一定是周期信号或准周期信号,其工作频率低于模数环和模拟环。
用于提取位同步信号的数字环有超前滞后型数字环和触发器型数字环,此实验系统中的位同步提取模块用的是触发器型数字环,它具有捕捉时间短、抗噪能力强等特点。
位同步模块原理框图如图5-1所示,电原理图如图5-2所示(见附录)。
其内部仅使用+5V电压。
位同步器由控制器、数字锁相环及脉冲展宽器组成,数字锁相环包括数字鉴相器、量化器、数字环路滤波器、数控振荡器等单元。
下面介绍位同步器的工作原理。
数字锁相环是一个单片机系统,主要器件是单片机89C51及可编程计数器8254。
环路中使用了两片8254,共六个计数器,分别表示为8254A0、8254A1、8254A2、8254B0、8254B1、8254B2。
它们分别工作在M0、M1、M2三种工作模式。
M0为计数中断方式,M1为单稳方式,M2为分频方式。
除地址线、数据线外,每个8254芯片还有时钟输入端C 、门控信号输入端G 和输出端O 。
数字鉴相器电原理图及波形图如图5-3(a )、图5-3(b )所示。
输出信号宽度正比于信号ui 及uo 上升沿之间的相位差,最大值为ui 的码元宽度。
位同步算法的开环和闭环同步算法
位同步算法是一种用于实现多个设备之间同步的算法。
在位同步算法中,设备之间通过传输时间戳来实现同步。
时间戳是一个数字,表示设备在某个时刻的时间。
位同步算法可以分为开环同步算法和闭环同步算法两种。
开环同步算法是一种基于时间戳的同步算法。
在开环同步算法中,设备之间通过传输时间戳来实现同步。
时间戳是一个数字,表示设备在某个时刻的时间。
设备之间通过比较时间戳来确定它们之间的时间差。
然后,设备可以根据时间差来调整自己的时钟,以实现同步。
开环同步算法的优点是简单易用,但是它的精度受到环境因素的影响,因此不太适用于高精度同步。
闭环同步算法是一种基于反馈的同步算法。
在闭环同步算法中,设备之间通过传输时间戳来实现同步。
时间戳是一个数字,表示设备在某个时刻的时间。
设备之间通过比较时间戳来确定它们之间的时间差。
然后,设备可以根据时间差来调整自己的时钟,以实现同步。
闭环同步算法的优点是精度高,但是它需要更多的计算和通信资源。
在实际应用中,开环同步算法和闭环同步算法都有其优缺点。
开环同步算法简单易用,适用于低精度同步。
闭环同步算法精度高,适用于高精度同步。
因此,在选择同步算法时,需要根据具体应用场景来选择合适的算法。
位同步算法是一种用于实现多个设备之间同步的算法。
开环同步算法和闭环同步算法是其中两种常用的算法。
它们各有优缺点,在实际应用中需要根据具体情况来选择合适的算法。
位同步的方法位同步是一种在计算机科学中常用的同步方法,它用于确保多个进程或线程在执行过程中按照指定的顺序进行操作,从而避免产生竞态条件和数据不一致等问题。
在本文中,我将探讨位同步的概念、应用场景以及实现方法。
让我们来了解一下位同步的概念。
位同步是指在多个进程或线程中,通过对共享资源的访问进行同步控制,使得每个进程或线程按照指定的顺序进行操作,从而达到协调工作的目的。
位同步可以用于解决多个进程或线程之间的资源竞争问题,确保数据的正确性和一致性。
位同步的应用场景非常广泛。
举个例子来说,假设有一个多线程的计算任务,每个线程都需要对一个共享的计数器进行加一操作。
如果不对这个计数器进行同步控制,就有可能导致多个线程同时读取和修改计数器的值,从而产生数据不一致的问题。
而通过位同步的方法,可以确保每个线程按照指定的顺序进行操作,从而避免数据不一致的情况发生。
接下来,让我们来探讨一下位同步的实现方法。
位同步的实现可以借助于互斥锁、条件变量、信号量等同步机制。
互斥锁是最基本的同步机制,它可以用来保护共享资源的访问,确保同一时间只有一个进程或线程可以访问共享资源。
条件变量可以用来实现进程或线程之间的通信和协调,它可以让进程或线程在满足特定条件时等待,直到条件满足后再继续执行。
信号量是一种更加灵活的同步机制,它可以用来控制对共享资源的访问权限,通过对信号量的操作来实现进程或线程之间的同步和互斥。
在实际应用中,位同步的方法可以根据具体的需求选择合适的同步机制。
例如,在多线程的图像处理任务中,每个线程需要对图像的不同部分进行处理,然后将结果合并成最终的图像。
这时可以使用互斥锁来保护对图像的访问,确保每个线程按照指定的顺序进行处理,最后再将结果合并。
又如,在分布式系统中,多个节点需要对共享的数据进行读写操作,可以使用条件变量来实现节点之间的通信和协调,确保数据的一致性和正确性。
总结起来,位同步是一种常用的同步方法,它可以确保多个进程或线程按照指定的顺序进行操作,避免产生竞态条件和数据不一致等问题。
一、位同步的基本原理CAN总线是一种广泛应用于汽车电子控制系统和工业控制领域的串行通信协议,采用位同步的方式进行数据通信。
位同步是指在CAN总线上进行数据通信时,发送节点和接收节点之间的时钟信号是同步的,通过在数据帧中引入同步位来实现数据的正确接收和发送。
位同步的基本原理包括硬同步和重同步两种方式,下面将分别对其进行简要介绍。
二、硬同步的原理硬同步是指CAN总线的发送节点和接收节点,在数据通信时使用同一个时钟信号进行同步。
其原理为,发送节点按照固定的时间间隔发送数据帧,在数据帧中包含了同步信息,接收节点在接收到数据帧后,根据这些同步信息来精确同步发送节点的时钟信号,从而确保数据的准确接收和发送。
硬同步要求发送节点和接收节点的时钟精度非常高,且需要保持稳定,才能保证数据通信的可靠性。
在实际应用中,硬同步需要高成本的硬件支持,且对环境要求较高。
三、重同步的原理重同步是指CAN总线的接收节点,通过接收到的同步信息来调整自身的时钟信号,从而实现与发送节点的同步。
其原理为,发送节点在发送数据帧时,会在特定的帧格式中包含同步信息,接收节点在接收到数据帧后,根据这些同步信息来调整自身的时钟信号,以确保与发送节点的同步。
重同步相对于硬同步而言,不要求发送节点和接收节点的时钟精度非常高,因为接收节点可以通过接收到的同步信息来进行时钟调整,从而适应不同的环境。
重同步的实现较为灵活,成本相对较低,因此在实际应用中得到了广泛的使用。
四、总结CAN总线的位同步是保证数据通信可靠性的基础,其包括硬同步和重同步两种方式。
硬同步要求发送节点和接收节点时钟信号的高精度和稳定性,因此成本较高,对环境要求较高;而重同步则通过接收同步信息来调整时钟信号,实现灵活性和成本的平衡。
在实际应用中,不同的场景和要求会选择不同的同步方式,以确保系统的稳定性和可靠性。
以上是对CAN总线位同步中硬同步与重同步的基本原理的简要介绍,希望能对您有所帮助。
bits同步原理Bits同步原理简介同步是计算机网络中非常重要的一个概念,尤其在分布式系统中更是必不可少。
Bits同步(Bit Synchronization)指的是在数据传输过程中,确保发送端和接收端的时钟同步,以保证数据可靠地传输。
本文将从浅入深,逐步解释Bits同步原理。
时钟信号和误差•时钟信号是计算机系统中的基本信号之一,用于同步和计时。
•由于硬件和软件的不同,不同设备的时钟存在一定的误差。
位同步•位同步指的是在数据传输中,确保发送端和接收端的时钟相对稳定,以便正确地识别和解析数据。
•在传输数据之前,发送端和接收端需要进行时钟同步。
•位同步的主要任务是解决发送方和接收方的时钟频率不同步的问题。
原理解释1.发送方准备要传输的数据,并根据自身的时钟频率将数据进行编码。
2.发送方根据发送的序列产生一个时钟信号。
3.接收方根据接收到的信号提取出时钟信号。
4.接收方使用提取的时钟信号来重新同步自己的时钟频率。
5.接收方使用重新同步的时钟频率来解码和处理接收到的数据。
常见的同步方法1.基于计数器的同步方法:发送方和接收方的时钟使用计数器进行控制和同步。
2.基于时间插入的同步方法:发送方在数据中插入时间戳,接收方根据时间戳来同步时钟。
3.基于握手协议的同步方法:发送方和接收方进行通信,以协商和同步时钟。
4.基于反馈控制的同步方法:接收方向发送方反馈时钟数据,发送方根据反馈进行调整和同步。
应用场景•无线通信:保证不同设备的时钟同步,确保数据的正确传输。
•数据中心:多台服务器之间的数据通信,要求时钟同步以确保数据的一致性。
•分布式系统:分布式存储和计算中,对时钟同步要求较高。
总结Bits同步原理是保证数据可靠传输的重要基础。
通过解决发送方和接收方时钟不同步的问题,可以确保数据的准确解码和处理。
在不同的应用场景中,可以选择不同的同步方法来满足具体需求。
深入理解Bits同步原理,有助于优化系统的性能和可靠性。
位同步
在数字通信系统中,发端按照确定的时间顺序,逐个传输数码脉冲序列中的每个码元。
而在接收端必须有准确的抽样判决时刻才能正确判决所发送的码元,因此,接收端必须提供一个确定抽样判决时刻的定时脉冲序列。
这个定时脉冲序列的重复频率必须与发送的数码脉冲序列一致,同时在最佳判决时刻(或称为最佳相位时刻)对接收码元进行抽样判决。
可以把在接收端产生这样的定时脉冲序列称为码元同步,或称位同步。
实现位同步的方法和载波同步类似,也有直接法(自同步法)和插入导频法(外同步法)两种,而在直接法中也分为滤波法和锁相法。
1、插入导频法
为了得到码元同步的定时信号,首先要确定接收到的信息数据流中是否包含有位定时的频率分量。
如果存在此分量,就可以利用滤波器从信息数据流中把位定时信息提取出来。
若基带信号为随机的二进制不归零码序列,这种信号本身不包含位同步信号,为了获得位同步信号需在基带信号中插入位同步的导频信号,或者对该基带信号进行某种码型变换以得到位同步信息。
与载波同步时的插入导频法类似,它也是在基带信号频谱的零点插入所需的导频信号,如图1(a)所示。
若经某种相关编码处理后的基带信号,其频谱的
第一个零点在处时,插入导频信号就应在处,如图1(b)所示:
图1 插入导频法频谱图
在接收端,对图1(a)所示的情况,经中心频率为的窄带滤波器,就可从解调后的基带信号中提取出位同步所需的信号。
这时,位同步脉冲的周期与插入导频的周期是一致的;对图1(b)所示的情况,窄带滤波器的中心频率
应为,因为这时位同步脉冲的周期为插入导频周期的1/2,故需将插入导频2倍频,才获得所需的位同步脉冲。
图2给出了位同步插入导频法方框图。
在图2(a)中基带信号经相关编码器处理,使其信号频谱在位置为零,这样就可以在插入位定时导频。
收端的结构如图2(b)所示,从图中
可以看到,由窄带滤波器取出的导频(/2)经过移相和倒相后,再经过相加器把基带数字信号中的导频成分抵消。
由窄带滤波器取出导频的另一路经过移相和放大限幅、微分全波整流、整形等电路,产生位定时脉冲,微分全波整流电路起到倍频器的作用,因此虽然导频是/2,但定时脉冲的重复频率变为与码元速率相同的。
图中两个移相器都是用来消除由窄带滤波器等引起的相移,这两个移相器可以合用。
图2 位同步插入导频法方框图
插入导频法的另一种形式是使数字信号的包络按位同步信号的某种波形变化。
例如PSK信号和FSK信号都是包络不变的等幅波,因此,可将位导频信号调制在它们的包络上,而接收端只要用普通的包络检波器就可恢复位同步信号。
当然,事实上,同步信号也可以在时域内插入,这时载波同步信号、位同步信号和数据信号等信息分别被配置在不同的时间段内传送。
接收端用锁相环路提取出同步信号并保持它,就可以对继之而来的数据信息进行解调。
当系统的位同步采用自同步方法时,发端不专门发送导频信号,而直接从数字信号中提取位同步信号,这种方法在数字通信中经常采用,而自同步法具体又可分为滤波法和锁相法。
根据基带信号的谱分析可以知道,对于不归零的随机二进制序列,不能直接从其中滤出位同步信号。
但是,若对该信号进行某种变换,例如,变成单极性归零脉冲后,则该序列中就有的位同步信号分量,经一个窄带滤波器,可滤出此信号分量,再将它通过一移相器调整相位后,就可以形成位同步脉冲。
这种方法的方框图如图3所示。
它的特点是先形成含有位同步信息的信号,再用滤波器将其滤出。
而单极性归零脉冲序列,由于其包含的位同步信号分量,一般作为提取位同步信号的中间变换过程。
图3滤波法原理框图
图3中的波形变换,在实际应用中由微分、整流电路构成,经微分、整流后的基带信号波形如图4所示。
图4(c)为单极性归零信号,它包含有位同步信
号分量,可以通过滤波器进行提取。
另一种常用的波形变换方法是对带限信号进行包络检波。
在某些数字微波中继通信系统中,经常在中频上用对频带受限的2PSK信号进行包络检波,用这种方法来提取位同步信号。
由于频带受限,在相邻码元的相位变换点附近会产生幅度的平滑“陷落”。
经包络检波后,可以得到位同步信号。
2、采用锁相法提取位同步
与载波同步的提取类似,把采用锁相环来提取位同步信号的方法称为锁相法。
在数字通信中,这种锁相电路常采用数字锁相环来实现。
采用锁相法提取位同步原理方框图如图5所示,它由高稳定度振荡器(晶振)、分频器、相位比较器和控制电路组成。
其中,控制电路包括图中的扣除门、附加门和“或门”。
高稳定度振荡器产生的信号经整形电路变成周期性脉冲,然后经控制器再送入分频器,输出位同步脉冲序列。
输入相位基准与由高稳定振荡器产生的经过整形的n次分频后的相位脉冲进行比较,由两者相位的超前或滞后,来确定扣除或附加一个脉冲,以调整位同步脉冲的相位。
图4基带信号的微分整流波形
图7-5利用数字锁相环提取位同步信息
3、位同步系统的性能指标
位同步系统的性能指标除了效率以外,主要有以下几个:(1)相位误差(精度),(2)同步建立时间,(3)同步保持时间,(4)同步带宽。
下面将对数字锁相法位同步系统的性能指标进行分析。
1.相位误差
利用数字锁相法提取位同步信号时,相位比较器比较出误差以后,立即加以调整,在一个码元周期内(相当于360°相位内)加一个或扣除一个脉冲。
而由图7-13可见一个码元周期内由晶振及整形电路来的脉冲数为n个,因此,最大调整相位为
(1)
从上式可以看到,随着n的增加,相位误差θe将减小。
2.同步建立时间
同步建立时间即为失去同步后重建同步最所需的长时间。
为了求得这个可能出现的最长时间,令位同步脉冲的相位与输入信号码元的相位相差为秒,而锁相环每调整一步仅能调整秒,故所需最大的调整次数为
(2)
由于数字信息是一个随机的脉冲序列,可近似认为两相邻码元中出现01、10、11、00的概率相等,其中有过零点的情况占一半。
而数字锁相法都是从数据过零点中提取标准脉冲的,因此平均来说,每2Tb秒可调整一次相位,故同步建立时间为
(3)
为了使同步建立时间ts减小,要求选用较小的n,这就和相位误差对n的要求相矛盾。
3.同步保持时间
同步建立后,一旦输入信号中断,或者遇到长连0码、长连1码时,由于接收的码元没有过零脉冲,锁相系统就因为没有输入相位基准而不起作用,另外收发双方的固有位定时重复频率之间总存在频差,收端位同步信号的相位就会逐渐发生漂移,时间越长,相位漂移量越大,直至漂移量达到某一准许的最大值,就算失步了。
设收发两端固有的码元周期分别为和,则
(4)
式中的F0为收发两端固有码元重复频率的几何平均值,且有,这样由式(4)可得
(5)
式(5)说明,当收发两端存在频差时,每经过时间,收发两端就会产生的时间漂移。
反过来,若规定两端容许的最大时间漂移为秒(K
为一常数),需要经过多长时间才会达到此值呢?这样求出的时间就是同步保持时间
(6)
设收发两端的频率稳定度相同,每个振荡器的频率误差均为/2,则每个振荡器频率稳定度为
(7)
式(7)说明,要想延长同步保持时间,需要提高收发两端振荡器的频率稳定度。
4.同步带宽Δf
如果输入信号码元的重复频率和收端固有位定时脉冲的重复频率不相等时,每经过时间(近似地说,也就是每隔一个码元周期),该频差会引起的
时间漂移。
而根据数字锁相环的工作原理,锁相环每次所能调整的时间为,如果对随机数字来说,平均每两个码元周期才能调整一次,那么
平均一个码元周期内,锁相环能调整的时间只有。
很显然,如果输入信号码元的周期与收端固有位定时脉冲的周期之差为
(8)
则锁相环将无法使收端位同步脉冲的相位与输入信号的相位同步,这时由频差所造成的相位差就会逐渐积累。
这样就可以得到的最大值
(9)
结合式(4)和式(9)可以得到
(10)
式(10)就是求得的同步带宽表示式,要增加同步带宽,需要减小n。