集成电路制造技术-原理与工艺 课后习题答案

集成电路版图设计习题答案第2章 集成电路制造工艺【习题答案】1．硅片制备主要包括（直拉法）、（磁控直拉法）和（悬浮区熔法）等三种方法。

2．简述外延工艺的用途。

答：外延工艺的应用很多。

外延硅片可以用来制作双极型晶体管，衬底为重掺杂的硅单晶（n +），在衬底上外延十几个微米的低掺杂的外延层（n ），双极型晶体管（NPN ）制作在外延层上，其中b 为基极，e 为发射极，c 为集电极。

在外延硅片上制作双极型晶体管具有高的集电结电压，低的集电极串联电阻，性能优良。

使用外延硅片可以解决增大功率和提高频率对集电区电阻要求上的矛盾。

图 外延硅片上的双极型晶体管集成电路制造中，各元件之间必须进行电学隔离。

利用外延技术的PN 结隔离是早期双极型集成电路常采用的电隔离方法。

利用外延硅片制备CMOS 集成电路芯片可以避免闩锁效应，避免硅表面氧化物的淀积，而且硅片表面更光滑，损伤小，芯片成品率高。

外延工艺已经成为超大规模CMOS 集成电路中的标准工艺。

3．简述二氧化硅薄膜在集成电路中的用途。

答：二氧化硅是集成电路工艺中使用最多的介质薄膜，其在集成电路中的应用也非常广泛。

二氧化硅薄膜的作用包括：器件的组成部分、离子注入掩蔽膜、金属互连层之间的绝缘介质、隔离工艺中的绝缘介质、钝化保护膜。

4．为什么氧化工艺通常采用干氧、湿氧相结合的方式？答：干氧氧化就是将干燥纯净的氧气直接通入到高温反应炉内，氧气与硅表面的原子反应生成二氧化硅。

其特点：二氧化硅结构致密、均匀性和重复性好、针孔密度小、掩蔽能力强、与光刻胶粘附良好不易脱胶；生长速率慢、易龟裂不宜生长厚的二氧化硅。

湿氧氧化就是使氧气先通过加热的高纯去离子水（95℃），氧气中携带一定量的水汽，使氧化气氛既含有氧，又含有水汽。

因此湿氧氧化兼有干氧氧化和en +SiO 2n -Si 外延层 n +Si 衬底水汽氧化的作用，氧化速率和二氧化硅质量介于二者之间。

实际热氧化工艺通常采用干、湿氧交替的方式进行。

第三单元 习题1. 比较APCVD 、LPCVD 和PECVD 三种方法的主要异同？主要优缺点？答：从三种方法的工艺原理上看，APCVD 、LPCVD 是热激活并维持化学反应发生，而PECVD 是采用电能将反应气体等离子化从而热激活并维持化学反应发生的。

APCVD 工艺温度一般控制在气相质量输运限制区，采用冷壁式反应器，在薄膜淀积过程中应精确控制反应剂成分、计量和气相质量输运过程。

主要缺点是有气相反应形成的颗粒物。

LPCVD 工艺温度一般控制在表面反应限制区，对反应剂浓度的均匀性要求不是非常严格，对温度要求严格。

因此多采用热壁式反应器，衬底垂直放置，装载量大，更适合大批量生产，气体用量少，功耗低，降低了生产成本。

颗粒污染现象也好于APCVD 。

PECVD 工艺是典型的表面反应速率控制淀积方法，需要精确控制衬底温度。

最大特点是工艺温度较低，所淀积薄膜的台阶覆盖性、附着性也好于APCVD 和PECVD 。

但薄膜一般含有氢等气体副产物，质地较疏松，密度低。

2. 有一特定LPCVD 工艺，在700℃下受表面反应速率限制，激活能为2eV ，在此温度下淀积速率为100nm/min 。

试问800℃时的淀积速率是多少?如果实测800℃的淀积速率值远低于所预期的计算值，可以得出什么结论？可以用什么方法证明？ 已知，薄膜淀积速率由表面反应控制时，有：NY C k N C k G T s s s ==，kT E s e k k /0a -=, 1/k=5040K/eV 由此可得：)11(//211221kT kT E kT E kT E a a a e ee G G ---==，E a ＝2eV , 1/kT 1=5.18 eV -1, 1/kT 2=4.70 eV -1 得800℃时的淀积速率是: 262100)70.418.5(22=⨯=-e G （nm/min ）如果实测值远低于所预期的计算值，表明该工艺在此温度范围不是受表面反应速率限制，而是气相质量输运速率限制，或在700~800℃范围内出现淀积速率由表面反应速率限制向气相质量输运速率限制的转变。

中国大学mooc集成电路制造技术课后的检测答案1.集成电路基本制造技术是那些？硅片制造中要注意哪些问题？其主要的工艺步骤是那些？集成电路制造技术，包括硅材料、薄膜制备、外延、氧化、掺杂、淀积、掩模制造、光刻、切割、封装等技术。

随着单晶硅圆片直径越来越大，制造集成电路会出现以下问题：（1）硅片电参数径向均匀性质差：在大直径单晶发展过程中，结晶前经受熔硅波动的影响较难保持稳定。

（2）硅片平整度的问题：大直径硅片在应力作用下容易翘曲。

（3）采用低温加工环境：为了防止因杂质原子的扩散引起结构的退化，在集成电路制造过程中应尽量降低加工温度，如果加工环境温度过高会加速缺陷的产生和重构，因此为了抑制硅片中工艺诱发缺陷的产生，也应当尽可能用低温加工环境进行制造。

其主要的工艺步骤：1.单晶生长：用直拉法生长单晶的装置是拉晶炉或单晶炉。

2.拉晶过程可以分为：（1）熔硅，熔硅需要一定的时间，熔融硅中掺入杂质挥发量大，故坩埚熔化也严重，坩埚位置调节很重要。

需严格控制熔硅过程。

（2）引进，将籽晶与熔硅接触，若熔硅温度合适熔硅很快浸润籽晶，并沿籽晶垂直攀缘而上，籽晶与熔硅长时间接触，既不会进一步熔化，也不会生长。

（3）收颈，观察弯曲面形状，如果适当，就开始将籽晶慢慢向上提拉。

形成细而长的颈部，有利于抑制错位从籽晶向颈部以下晶体延伸。

（4）放肩，根据引颈时的温度变化，随时测量直径，保持温度稳定，尽可能长成平肩。

（5）收肩（转肩）。

当肩部直径约比需要的单晶直径小3~5mm时，将提拉速度提高，使直径增长速度降低，保持熔硅液面始终在相对固定的位置上。

（6）等径生长，当直径达到要求后，在自动控制下开始等直径生长。

（7）收尾，当坩埚中剩量达到控制下限时，逐渐升温使尾部生长成形。

3.硅片制备从单晶硅锭到硅片抛光需要经过多次机械加工和化学腐蚀，表面抛光以及清洗，检测和若干其他辅助工艺。

其主要工艺如下：（1）晶向测定在籽晶切割，定位面研磨和切片操作之前，需要进行定向，使晶向及其偏差范围符合工艺规范要求，用X射线衍射定向法测定。

复习题1.ULSI中对光刻技术的基本要求？答：一般来说，在ULSI中对光刻技术的基本要求包括五方面：①高分辨率。

随着集成电路集成度的不断提高，加工的线条越来越精细，要求光刻的图形具有高分辨率。

在集成电路工艺中，通常把线宽作为光刻水平的标志，一般也可以用加工图形线宽的能力来代表集成电路的工艺水平。

②高灵敏度的光刻胶。

光刻胶的灵敏度通常是指光刻胶的感光速度。

在集成电路工艺中为了提高产品的产量，希望曝光时间愈短愈好。

为了减小曝光所需的时间，需要使用高灵敏度的光刻胶。

光刻胶的灵敏度与光刻胶的成份以及光刻工艺条件都有关系，而且伴随着灵敏度的提高往往会使光刻胶的其它属性变差。

因此，在确保光刻胶各项属性均为优异的前提下，提高光刻胶的灵敏度已经成为了重要的研究课题。

③低缺陷。

在集成电路芯片的加工过程中，如果在器件上产生一个缺陷，即使缺陷的尺寸小于图形的线宽，也可能会使整个芯片失效。

通常芯片的制作过程需要经过几十步甚至上百步的工序，在整个工艺流程中一般需要经过10~20次左右的光刻，而每次光刻工艺中都有可能引入缺陷。

在光刻中引入缺陷所造成的影响比其他工艺更为严重。

由于缺陷直接关系到成品率，所以对缺陷的产生原因和对缺陷的控制就成为重要的研究课题。

④精密的套刻对准。

集成电路芯片的制造需要经过多次光刻，在各次曝光图形之间要相互套准。

ULSI中的图形线宽在1μm以下，因此对套刻的要求也就非常高。

一般器件结构允许的套刻精度为线宽的±10%左右。

这种要求单纯依靠高精度机械加工和人工手动操作已很难实现，通常要采用自动套刻对准技术。

⑤对大尺寸硅片的加工。

集成电路芯片的面积很小，即便对于ULSI的芯片尺寸也只有1~2cm2左右。

为了提高经济效益和硅片利用率，一般采用大尺寸的硅片，也就是在一个硅片上一次同时制作很多完全相同的芯片。

采用大尺寸的硅片带来了一系列的技术问题。

对于光刻而言，在大尺寸硅片上满足前述的要求难度更大。

而且环境温度的变化也会引起硅片的形变（膨胀或收缩），这对于光刻也是一个难题。

第一单元:3.比较硅单晶锭CZ,MCZ和FZ三种生长方法的优缺点。

答：CZ直拉法工艺成熟，可拉出大直径硅棒，是目前采用最多的硅棒生产方法。

但直拉法中会使用到坩埚，而坩埚的使用会带来污染。

同时在坩埚中，会有自然对流存在，导致生长条纹和氧的引入。

直拉法生长多是采用液相掺杂，受杂质分凝、杂质蒸发，以及坩埚污染影响大，因此，直拉法生长的单晶硅掺杂浓度的均匀性较差。

MCZ磁控直拉法，在CZ法单晶炉上加一强磁场，高传导熔体硅的流动因切割磁力线而产生洛仑兹力，这相当于增强了熔体的粘性，熔体对流受阻。

能生长无氧、均匀好的大直径单晶硅棒。

设备较直拉法设备复杂得多，造价也高得多，强磁场的存在使得生产成本也大幅提高。

FZ悬浮区熔法，多晶与单晶均由夹具夹着，由高频加热器产生一悬浮的溶区，多晶硅连续通过熔区熔融，在熔区与单晶接触的界面处生长单晶。

与直拉法相比，去掉了坩埚，没有坩埚的污染，因此能生长出无氧的，纯度更高的单晶硅棒。

6.硅气相外延工艺采用的衬底不是准确的晶向,通常偏离[100]或[111]等晶向一个小角度,为什么?答：在外延生长过程中，外延气体进入反应器，气体中的反应剂气相输运到衬底，在高温衬底上发生化学反应，生成的外延物质沿着衬底晶向规则地排列，生长出外延层。

气相外延是由外延气体的气相质量传递和表面外延两个过程完成的。

表面外延过程实质上包含了吸附、分解、迁移、解吸这几个环节，表面过程表明外延生长是横向进行的，是在衬底台阶的结点位置发生的。

因此，在将硅锭切片制备外延衬底时，一般硅片都应偏离主晶面一个小角度。

目的是为了得到原子层台阶和结点位置，以利于表面外延生长。

7. 外延层杂质的分布主要受哪几种因素影响？答：杂质掺杂效率不仅依赖于外延温度、生长速率、气流中掺杂剂的摩尔分数、反应室的几何形状等因素，还依赖于掺杂剂自身的特性。

另外，影响掺杂效率的因素还有衬底的取向和外延层结晶质量。

硅的气相外延工艺中，在外延过程中，衬底和外延层之间存在杂质交换现象，即会出现杂质的再分布现象，主要有自掺杂效应和互扩散效应两种现象引起。

第二次作业1．（1）随着MOS 器件尺寸不断缩小，栅氧化层的厚度也必须同时减薄。

在此情况下，请问MOS 器件对Na ＋的玷污的敏感度是增加了还是降低了，为什么？（2）在栅氧化层厚度不断减薄的情况下，对于硅片衬底的掺杂（或者器件沟道区的阈值电压的调整注入），必须采用什么样的措施才能保证器件的阈值电压不变，为什么？答：（1）根据阈值电压2TH FB f oxoxV V φ=+ 当t ox 减小时，C ox 会增加，所以此时同样的载流子数量Q M 对V TH 有更小的影响，即MOS 器件对Na ＋的玷污敏感度会降低。

（2）通过上面的分析，可知，在t ox 减薄时，，C ox 增大，为使V TH 保持不变，衬底（或沟道区掺杂浓度N A 必须增大。

2．2、基于使水（H 2O ）中的氧（O 2）含量达到饱和并以此作为氧化剂的方法，目前已经提出了一种新的清洗程序，即采用H 2O/O 2取代H 2O 2。

假定硅片受到了微量的金、铁和铜原子的玷污，这种新清洗工艺能够有效去除杂质吗？为什么？答：如课文所述，清洗硅片表面金属离子包含了下面的化学原理： z e M Mz +−←⎯→+所以清洗金属离子机理就是使金属离子氧化变成可溶性离子，从而洗去，利用氧化剂来实现清洗硅片就要求此氧化剂的标准氧化势要低于被还原的金属离子，从而使金属离子失去电子。

从下表可知：O 2/H 2O 的氧化势大于Au ，低于Cu 和Fe ，所以O 2/H 2O 氧化剂可以去掉Cu 和Fe ，但无法去除金。

第三次作业1． 对于NA ＝0.6的曝光系统，设K1＝0.6，K2＝0.5，考虑100nm －1000nm 之间的波长，计算其在不同的曝光波长下的理论分辨率和焦深，并作图，图中标出常用的光刻波长（i 线，g 线，KrF ，ArF ），根据计算和图，请说明ArF 对于0.13um 和0.1um 技术是否足够？答：根据公式：10.60.6R k NAλλ==和2220.5()(0.6)DOF k NA λλ=±=±对g 线：λ＝436nm ，则R ＝436nm ，DOF ＝605.6nm 对i 线：λ＝365nm ，则R ＝365nm ，DOF ＝506.9nm 对KrF: λ＝248nm ，则R ＝248nm ，DOF ＝344.4nm 对ArF ：λ＝193nm ，则R ＝193nm ，DOF ＝268.0nm 所得图如下所示：2． 假定某种光刻胶可以MTF ＝0.3分辨图形，如果曝光系统NA ＝0.4，S ＝0.5，则采用i线光源时光刻分辨的最小尺寸是多少？答：由ppt 讲义上图知：MTF ＝0.3，S ＝0.5时，对应空间频率y ＝0.57y o i 线λ＝365nm ，00.41.80/0.610.61*365NA y u nmλ===m 即分辨率是每um 1.80×0.57＝1.02条所以最小线条的分辨尺寸为1/2pitch ＝0.49um ，pitch ＝0.98um第四次作业1． 根据表格1中给定的值计算光刻胶Az －1450的4个波长的CMTF 。

集成电路工艺原理课后作业第一章1.单晶Si片的制备工艺流程答：a）石英沙⇒冶金硅（粗硅）：SiO2+C⇒Si+CO2；b) 冶金硅粉末+HCl⇒三氯硅烷：将冶金硅压碎，制成冶金硅粉，通过与无水HCl 反应生成粗三氯硅烷，利用各组分沸点的不同来达到分离杂质的目的，通过气化和浓缩提纯三氯硅烷；c) 三氯硅烷+H2⇒多晶电子纯硅：精馏后的三氯硅烷，被高纯度H2带入“西门子反应器”还原。

d) 熔融的多晶电子纯硅（EGS）⇒单晶硅锭：①直拉法②区熔法e) 整型处理：去掉两端、径向研磨、定位边；单晶硅锭切片、磨片倒角、刻蚀、抛光；激光刻号，封装。

2.两种拉单晶的方法（CZ、FZ）及其特点答：直拉法：在石英坩埚中将多晶硅熔融，上面用单晶硅籽晶直接拉成单晶硅锭。

特点：便宜；大的硅片尺寸（直径300mm）；材料可回收利用。

区熔法：将材料局部熔化，形成狭窄的熔区，然后令熔区沿着材料缓慢移动，利用分凝现象来分离杂质，生长单晶体。

特点：更纯的单晶硅（无坩埚）；更贵，硅片尺寸小（150mm）；主要用于功率器件。

3.单晶硅中硅的原子密度答：8/a3＝5×1022/cm34.在硅半导体中形成替位式杂质的条件，可能的掺杂元素主要哪些？答：形成替位式杂质的条件：（1）原子大小：与原晶格上的原子大小接近。

（2）原子外部电子壳层和晶体结构具有相似性。

可能元素：Ⅲ、Ⅴ族元素B、P、As。

第二章1.热氧化法答：Si与氧或水汽等氧化剂在高温下发生化学反应生成SiO2。

2.SiO2在集成电路中的应用主要哪些？答：①自然层：无用②屏蔽层：离子注入③遮蔽层：扩散④场区氧化层及介局部氧化物：隔离⑤衬垫层：避免氮化物的强应力在Si中缺陷⑥牺牲层：消除Si表面缺陷。

⑦栅氧化层：栅极介质层。

⑧阻挡层：浅沟隔离STI。

3.热氧化法常用的氧化源有哪些？采用不同氧化源制备SiO2，其各自的特点是什么？答：①氧气（干氧氧化，薄膜均匀致密，生长速率慢）②水汽（水汽氧化，生长速率快，薄膜疏松，特性不好）③氢气与氧气（水汽氧化、湿氧氧化，氢气氧气摩尔比不同时，效果介于前两种之间）④含氯气体（掺入其它氧化剂中，使栅氧中可移动离子最小）4.在集成电路工艺中，制备厚的SiO2层主要采用什么氧化方式，其主要优点是什么？答：采用的是干氧-湿氧-干氧相结合的氧化方式。

第二单元习题解答1.SiO2膜网络结构特点是什么？氧和杂质在SiO2网络结构中的作用和用途是什么？对SiO2膜性能有哪些影响？二氧化硅的基本结构单元为Si-O四面体网络状结构，四面体中心为硅原子，四个顶角上为氧原子。

对SiO2网络在结构上具备“长程无序、短程有序”的一类固态无定形体或玻璃体。

半导体工艺中形成和利用的都是这种无定形的玻璃态SiO2。

氧在SiO2网络中起桥联氧原子或非桥联氧原子作用，桥联氧原子的数目越多，网络结合越紧密，反之则越疏松。

在连接两个Si-O四面体之间的氧原子掺入SiO2中的杂质，按它们在SiO2网络中所处的位置来说，基本上可以有两类：替代（位）式杂质或间隙式杂质。

取代Si-O四面体中Si原子位置的杂质为替代（位）式杂质。

这类杂质主要是ⅢA，ⅤA元素，如B、P等，这类杂质的特点是离子半径与Si原子的半径相接近或更小，在网络结构中能替代或占据Si原子位置，亦称为网络形成杂质。

由于它们的价电子数往往和硅不同，所以当其取代硅原子位置后，会使网络的结构和性质发生变化。

如杂质磷进入二氧化硅构成的薄膜称为磷硅玻璃，记为PSG；杂质硼进入二氧化硅构成的薄膜称为硼硅玻璃，记为BSG。

当它们替代硅原子的位置后，其配位数将发生改变。

具有较大离子半径的杂质进入SiO2网络只能占据网络中间隙孔（洞）位置，成为网络变形（改变）杂质，如Na、K、Ca、Ba、Pb等碱金属、碱土金属原子多是这类杂质。

当网络改变杂质的氧化物进入SiO2后，将被电离并把氧离子交给网络，使网络产生更多的非桥联氧离子来代替原来的桥联氧离子，引起非桥联氧离子浓度增大而形成更多的孔洞，降低网络结构强度，降低熔点，以及引起其它性能变化。

2.在SiO2系统中存在哪几种电荷？他们对器件性能有些什么影响？工艺上如何降低他们的密度？在二氧化硅层中存在着与制备工艺有关的正电荷。

在SiO2内和SiO2-Si界面上有四种类型的电荷：可动离子电荷：Q m；氧化层固定电荷：Q f；界面陷阱电荷：Q it；氧化层陷阱电荷：Q Ot。

第一单元 习题1. 以直拉法拉制掺硼硅锭，切割后获硅片，在晶锭顶端切下的硅片，硼浓度为3×1015atoms/cm 3。

当熔料的90％已拉出，剩下10％开始生长时，所对应的晶锭上的该位置处切下的硅片，硼浓度是多少?已知：C 0B =3×1015atoms/cm 3；k B =0.35；由ls C C k =得： 硅熔料中硼的初始浓度为：C 0l = C 0B / k B =3×1015 /0.35≈8.57×1015 atoms/cm 3；由10)1(--=k s X kC C 得：剩下10％熔料时，此处晶锭的硼浓度为：C 90%B = k B C 0l ×0.1 kB-1= 0.35×8.57×1015×0.10.35-1=1.34×10162. 硅熔料含0.1％原子百分比的磷，假定溶液总是均匀的，计算当晶体拉出10％，50％，90％时的掺杂浓度。

已知：硅晶体原子密度为：5×1022 atoms/cm 3, 含0.1％原子百分比的磷, 熔料中磷浓度为： C 0p =5×1022 ×0.1％=5×1019atoms/cm 3；k p =0.8由10)1(--=k s X kC C 计算得：C 10%p = k P C 0p ×0.9 kp-1=0.8×5×1019×0.9-0.2=4.09×1019 atoms/cm 3C 50%p =0.8×5×1019×0.5-0.2=4.59×1019 atoms/cm 3C 90%p =0.8×5×1019×0.1-0.2=6.34×1019 atoms/cm 33. 比较硅单晶锭CZ 、MCZ 和FZ 三种生长方法的优缺点？答：CZ 法工艺成熟可拉制大直径硅锭，但受坩锅熔融带来的O 等杂质浓度高，存在一定杂质分布，因此，相对于MCZ 和FZ 法，生长的硅锭质量不高。