20.RS触发器练习

rs触发器实验报告《RS触发器实验报告》摘要：本实验旨在通过搭建RS触发器电路，探究其工作原理和性能特点。

通过实验数据的收集和分析，我们得出了RS触发器的真值表和时序图，并对其稳定性和可靠性进行了评估。

实验结果表明，RS触发器在特定条件下能够实现稳定的状态转换，具有一定的应用潜力。

引言：RS触发器是数字电路中常用的一种触发器类型，它能够实现存储和传输数据的功能，广泛应用于各种数字系统中。

本实验旨在通过实际搭建电路和观察实验现象，深入理解RS触发器的工作原理和性能特点，为进一步应用和研究提供基础。

实验目的：1. 了解RS触发器的基本结构和工作原理；2. 掌握RS触发器的真值表和时序图的绘制方法；3. 评估RS触发器的稳定性和可靠性。

实验原理：RS触发器由两个交叉连接的门电路组成，其中一个门电路的输出端连接到另一个门电路的输入端，形成一个反馈环路。

当输入端的信号发生变化时，通过反馈环路的作用，触发器的输出端状态也会相应发生变化。

RS触发器有两个输入端（R和S）和两个输出端（Q和Q'），通过不同的输入信号组合可以实现不同的状态转换。

实验步骤：1. 按照实验指导书上的电路图搭建RS触发器电路；2. 分别给R和S输入端施加不同的信号组合，记录输出端的状态变化；3. 根据实验数据绘制RS触发器的真值表和时序图；4. 对实验结果进行分析和总结。

实验结果与分析：通过实验数据的收集和分析，我们得出了RS触发器的真值表和时序图。

在不同的输入信号组合下，触发器的输出状态发生了相应的变化，符合触发器的工作原理。

同时，我们还评估了触发器的稳定性和可靠性，发现在一定条件下，触发器能够实现稳定的状态转换，具有一定的应用潜力。

结论：本实验通过搭建RS触发器电路，深入探究了其工作原理和性能特点。

实验结果表明，RS触发器能够实现稳定的状态转换，具有一定的应用潜力。

通过本实验的学习，我们对数字电路中的触发器类型有了更深入的理解，为进一步的学习和研究打下了基础。

基本rs触发器的逻辑功能、构成、逻辑状态表、逻辑符号————————————————————————————————作者：————————————————————————————————日期：基本rs触发器的逻辑功能、构成、逻辑状态表、逻辑符号将两个与非门的输出端、输入端相互交叉连接，就构成了基本R-S触发器，如下图所示。

正常工作时输出端Q和的逻辑状态相反。

通常用Q端的状态来表示触发器的状态，当Q=0时称触发器为0态或复位状态，Q=1时称触发器为1态或置位状态。

下面分四种情况来讨论触发器的逻辑功能。

（1）RD=1，SD=1。

设触发器处于0态，即Q=0，=1。

根据触发器的逻辑电路图，此时Q=0反馈到门G2的输入端，从而保证了=1；而=1反馈到门G1的输入端，与SD=1共同作用，又保证了Q=0。

因此触发器仍保持了原来的0态。

设触发器处于1态，即Q=1、=0。

=0反馈到门G1的输入端，从而保证了Q=1；而Q=1反馈到门G2的输入端，与RD=1共同作用，又保证了=0。

因此触发器仍保持了原来的1态。

可见，无论原状态为0还是为1，当RD和SD均为高电平时，触发器具有保持原状态的功能，也说明触发器具有记忆0或1的功能。

正因如此，触发器可以用来存放一位二进制数。

（2）RD=0，SD=1。

当RD =0时，无论触发器原来的状态如何，都有=1；这时门G1的两输入端都为1，则有Q=0，所以触发器置为0态。

触发器置0后，无论RD变为1或仍为0，只要SD保持高电平（SD ＝1），触发器保持0态。

也即无论原状态如何，只要SD保持高电平，RD端加负脉冲或低电平，都能使触发器置0，因而RD端称为置0端或复位端。

（3）RD=1，SD=0。

因SD=0，无论的状态如何，都有Q=1；所以，触发器被置为1态。

一旦触发器被置为1态之后，只要保持RD =1不变，即使SD由0跳变为1，触发器仍保持1态。

SD端称为置1端或置位端。

（4）RD=0，SD=0。

触发器基本知识练习（一）班级______ 姓名______一、填空题1.触发器又称（），是一种能够记忆（）的基本逻辑单元。

2.触发器根据其电路结构形式的不同，可以分为（）和（）；触发器根据控制方式和逻辑功能的不同，可以分为（）和（）。

3.基本RS触发器是由两个（）的输出端（）到（）而成的。

4.基本RS触发器有（）个输入端，（）个输出端。

其中置0端（复位端）是指（），置1端（置位端）是指（）。

5.R、S上面的“”是指（）；输入端带有“°”，表示（）；输出端带有“°”表示（）。

6.同步RS触发器和基本RS触发器的区别是增加了一个（）7.CP是指（），因为它的存在，触发器就可以受到时钟控制，即（）。

8.主从JK触发器相比于同步RS触发器，其优点主要在于（）。

9.主从JK触发器的功能有（）个，分别是（）、（）、（）、（）。

10.主从JK触发器的主要缺点是（）。

二、选择题1.触发器的R端是指（）。

A.置1端B.置0端C.置位端2.基本RS触发器禁止（）。

A.R、S同时为1B.R为0，S为1C.R、S同时为0D.R为1，S为03.JK触发器在J、K同时输入高电平时，处于（）状态A.置0B.置1C.保持D.不定4.下列触发器中存在空翻现象的是（）A.同步RS触发器B.主从JK触发器C.D触发器D.T触发器5.下列触发器中，不属于时钟控制触发器的是（）A.基本RS触发器B.同步RS触发器C.主从触发器D.边沿触发器6.不具有置0、置1两个功能的是（）A.RS触发器B.JK触发器C.D触发器D.T触发器7.被称为可控计数器的是（）A.RS触发器B.T’触发器C.T触发器D.D触发器8.主从JK触发器在CP=1时，把（）A.输入信号暂存在主触发器B.输入信号暂存在从触发器C.主触发器的输出信号传送到从触发器D.输出信号清0三、简答题1.触发器的定义是什么？触发器的特点又是什么？2.基本RS触发器、同步RS触发器、主从JK触发器、D触发器、T触发器。

基本RS触发器实验第5章基本RS触发器5.同步触发器（同步RS触发器）⽬的与要求：1 掌握时序电路的定义、分类、触发器的特点。

2 掌握基本RS触发器的电路结构、⼯作原理、逻辑功能。

3 掌握同步RS触发器的⼯作原理、逻辑功能。

4 掌握触发器逻辑功能的表⽰⽅法。

5 掌握时序电路的⼀些基本概念。

重点与难点：1 基本概念要正确建⽴。

难点：现态、次态、不定状态的正确理解。

2 基本RS触发器的逻辑功能、触发⽅式。

5.1概述⼀、触发器的概念复习：组合电路的定义？构成其电路的门电路有何特点？组合电路与时序电路的区别？门电路：在某⼀时刻的输出信号完全取决于该时刻的输⼊信号，没有记忆作⽤。

触发器：具有记忆功能的基本逻辑电路，能存储⼆进制信息（数字信息）。

触发器有三个基本特性：（1）有两个稳态，可分别表⽰⼆进制数码0和1，⽆外触发时可维持稳态；（2）外触发下，两个稳态可相互转换（称翻转），已转换的稳定状态可长期保持下来，这就使得触发器能够记忆⼆进制信息，常⽤作⼆进制存储单元。

（3）有两个互补输出端，分别⽤Q和Q⼆、触发器的逻辑功能描述：特性表、激励表（⼜称驱动表）、特性⽅程、状态转换图和波形图（⼜称时序图）三、触发器的分类：根据逻辑功能不同：RS触发器、D触发器、JK触发器、T触发器和触发器等。

触发⽅式不同：电平触发器、边沿触发器和主从触发器等。

电路结构不同：基本RS触发器，同步触发器、维持阻塞触发器、主从触发器和边沿触发器等。

5.2 触发器的基本形式5.2.1 基本RS触发器⼀、由与⾮门组成的基本RS触发器1．电路结构电路组成：两个与⾮门输⼊和输出交叉耦合（反馈延时）。

逻辑图如图（a）所⽰。

逻辑符号如图（b）所⽰。

与⾮门组成的基本RS触发器的特性表⼆、由或⾮门组成的基本RS触发器电路构成：两个或⾮门的输⼊和输出交叉耦合⽽成，如下图所⽰。

逻辑符号：图（b）所⽰。

⼯作原理在与⾮门实现的基本RS触发器的基础上稍作变化。

或⾮门组成的基本RS触发器的特性表5.2.2 同步触发器基本RS触发器的触发⽅式：端的输⼊信号直接控制。

第5章触发器RS 触发)。

(a) 置位 2. 与非门构成的基本(a) 保持 3•或非门构成的基本(a) Q=0, Q =1 (c) Q=1, Q =14•与非门构成的基本(a) Q=0,Q =1(c) Q=1 , Q =1 (b) 复位 RS 触发器的输入 (b) 复位RS 触发器的输入S=1,(b) Q=1, Q =0(d ) Q=0, Q =0 RS 触发器的输入S=0,(b) Q=1, Q =0 (d ) Q=0, Q =0 RS 触发器的约束条件是(b) S+R=1(d) SR=1 曰 (e )状态不确定R=0时，其输出状态为( (e )状态不确定 )有效。

(b) 高电平(c) S R=0 (d ) SR=19. RS 触发器74LS279中有两个触发器具有两个S 输入端，它们的逻辑关系是()。

(a )或(b )与(c )与非(d )异或10•触发器的输出状态是指( )。

(a ) Q(b ) Q答案：1. c自测练习1.或非门构成的基本 (RS 触发器的输入 S=1、R=0,当输入S 变为0时，触发器的输出将会5.基本RS 触发器74LS279的输入信号是(a )低电平6•触发器引入时钟脉冲的目的是((a )改变输出状态b )改变输出状态的时刻受时钟脉冲的控制。

7•与非门构成的基本(a ) S+R=0 (c ) SR=0 &钟控RS 触发器的约束条件疋( (a ) S+R=0 ( b ) S+R=1(c )不变S=1, R=1,当输入S 变为0时，触发器输出将会((c )置位R=1时，其输出状态为(4.e 5 .A 6 7 .b8.c910. aD 触发器自测练习1要使电平触发 D 触发器置1必须使D= ( )、CP=()。

2.要使边沿触发 D 触发器直接置1，只要使 5=()、F D =( )即可。

3•对于电平触发的 D 触发器或D 锁存器，()情况下Q 输出总是等于 D 输入。

iv82前后LPS逻辑推入栈iv6iv7iv0iv0iv1iv2iv3iv4iv5iv0iv1iv2iv3iv4iv5iv6iv7前后LRD 逻辑读栈前后iv0 iv1iv1iv2iv3iv4iv5iv6iv7iv8iv1iv2iv3iv4iv5iv6iv7iv8LPP逻辑弹出栈前后iv8x1iv1iv2iv3iv4iv5iv6iv7iv0iv1iv2iv3iv4iv5iv6iv7iv81 数值是不确定的(可以是0，也可以是1)2 在逻辑入栈或者装入堆栈指令执行后，iv8的值丢失。

图6--3 逻辑堆栈指令的操作实例：逻辑栈指令Network 1LD I0.0LD I0.1LD I2.0A I2.1OLDALD= Q5.0Network 2LD I0.0LPSLD I0.5O I0.6ALD= Q7.0LRDLD I2.1O I1.3ALD= Q6.0LPPA I1.0= Q3.0S7-200指令集第6章RS触发器指令置位优先触发器是一个置位优先的锁存器。

当置位信号(S1)和复位信号(R)都为真时，输出为真。

复位优先触发器是一个复位优先的锁存器。

当置位信号(S)和复位信号(R1)都为真时，输出为假。

Bit参数用于指定被置位或者复位的布尔参数。

可选的输出反映Bit参数的信号状态。

表6--7中给出了范例程序的真值表。

表6--6 RS触发器指令的有效操作数输入/输出数据类型操作数S1、R BOOL I、Q、V、M、SM、S、T、C、功率流S、R1、OUT BOOL I、Q、V、M、SM、S、T、C、L、功率流位BOOL I、Q、V、M、S实例：设置和复位优先触发器指令Set I0.0Reset I0.1SR Q0.0RS Q0.1时序图表6--7 RS触发器指令真值表指令S1 R 输出(Bit)置位优先触发器指令(SR) 0 0 保持前一状态0 1 01 0 11 1 1指令S R1 输出(Bit)复位优先触发器指令(RS) 0 0 保持前一状态0 1 01 0 11 1 0S7-200可编程序控制器系统手册78时钟指令读实时时钟和写实时时钟。

基本RS触发器（Reset-Set触发器）是最简单的触发器之一，它具有两个输入信号和两个输出信号。

输入信号有：R（重置/复位，Reset）和S（设置/置位，Set）；输出信号有：Q（触发器状态输出）和Q'（触发器状态反输出，又称为Q对）。

RS触发器的逻辑功能如下：
1. 当S=0，R=0时，RS触发器处于禁止状态，此时输出Q和Q'保持原有的值，即不改变触发器状态。

2. 当S=0，R=1时，RS触发器处于复位状态。

这时，触发器的输出Q将被置为"0"，而Q'被置为"1"。

3. 当S=1，R=0时，RS触发器处于设置/置位状态。

触发器的输出Q将变为"1"，而输出Q'将变为"0"。

4. 当S=1，R=1时，基本RS触发器的输出处于非法状态，因为此时Q和Q'可能会同时为"0"或者同时为"1"，这会导致触发器的逻辑不稳定。

在实际应用中，你应该避免这种输入组合。

基本RS触发器通常用于保持和存储一个二进制位（0或1）的信息。

由于它的结构非常简单，只需要两个与非门或者两个或非门即可组合构成，对于实现逻辑电路的同步操作和暂存具有重要意义。