CMOS工艺流程版图剖面优质资料
- 格式：ppt
- 大小：2.76 MB
- 文档页数：154
下载文档原格式
合集下载
CMOS工艺流程版图剖面
70
71
2. 典型P阱CMOS工艺的剖面图
硅栅
薄氧化层
漏
金属
源
低氧
场氧化层 （FOX）
n-衬底
p-阱
72
CMOS process
p+
p+
p-
73
Process (Inverter)p-sub
In
GND
VDD
SGD
DGS
图例
低氧
场氧
Legend of each layer
N-well
p+
P-diffusion
52
合金 形成钝化层
– 在低温条件下(小于300℃)淀积氮化硅 – 光刻11，钝化版 – 刻蚀氮化硅，形成钝化图形
测试、封装，完成集成电路的制造工艺
CMOS集成电路采用(100)晶向的硅材料
53
4) 图解双阱硅栅 CMOS制作流程
54
首先进行表面清洗，去除wafer 表面的保护层和 杂质，三氧化二铝 必须以高速粒子撞击，并 用化学溶 液进行清洗。
64
以类似的方法，形成PMOS，植入硼 (+3)离子。 (后序中的PSG或BPSG能很好 的稳定能动钠离子，以保证MOS电压稳定)。
65
后序中的二氧化硅层皆是化学反应沉 积而成，其中加入PH3形成PSG (phosphosilicate-glass)，加入B2H6形成BPSG (borophospho-silicate-glass)以平坦表面。所谓 PECVD (plasma enhanced CVD) 在普通 CVD反应空间导入电浆(等离子)，使气体活 化以降低反应温度)。
形成N阱
– 初始氧化，形成缓冲层，淀积氮化硅层
71
2. 典型P阱CMOS工艺的剖面图
硅栅
薄氧化层
漏
金属
源
低氧
场氧化层 （FOX）
n-衬底
p-阱
72
CMOS process
p+
p+
p-
73
Process (Inverter)p-sub
In
GND
VDD
SGD
DGS
图例
低氧
场氧
Legend of each layer
N-well
p+
P-diffusion
52
合金 形成钝化层
– 在低温条件下(小于300℃)淀积氮化硅 – 光刻11，钝化版 – 刻蚀氮化硅，形成钝化图形
测试、封装，完成集成电路的制造工艺
CMOS集成电路采用(100)晶向的硅材料
53
4) 图解双阱硅栅 CMOS制作流程
54
首先进行表面清洗，去除wafer 表面的保护层和 杂质，三氧化二铝 必须以高速粒子撞击，并 用化学溶 液进行清洗。
64
以类似的方法，形成PMOS，植入硼 (+3)离子。 (后序中的PSG或BPSG能很好 的稳定能动钠离子，以保证MOS电压稳定)。
65
后序中的二氧化硅层皆是化学反应沉 积而成，其中加入PH3形成PSG (phosphosilicate-glass)，加入B2H6形成BPSG (borophospho-silicate-glass)以平坦表面。所谓 PECVD (plasma enhanced CVD) 在普通 CVD反应空间导入电浆(等离子)，使气体活 化以降低反应温度)。
形成N阱
– 初始氧化，形成缓冲层，淀积氮化硅层
CMOS工艺流程版图剖面
Top View
Cross-Section
79
N+ and P+ Regions
Top View
Cross-Section
Ohmic contacts
80
SiO2 Upon Device & Contact Etching
Top View
Cross-Section
81
Metal Layer – by Metal Evaporation
N-well
Legend of each layer
P-diffusion N-diffusion
Polysilicon
Metal
contact
75
Process
field oxide
field oxide
field oxide
76
3. Simplified CMOS Process Flow
Create n-well and active regions
P+
掩膜版
光刻4，刻P+离子注入掩膜版
N阱
15
N+离子注入
N+
光刻5，刻N+离子注入掩膜版
N阱
16
生长磷硅玻璃PSG
PSG
N阱
17
光刻接触孔
光刻6，刻接触孔掩膜版
N+
P+
N阱
18
刻铝
光刻7，刻Al掩膜版
Al
N阱
19
刻铝
VSS
Vo
VDD
N阱
20
钝化层
光刻8，刻压焊孔掩膜版
N阱
21
2) 清华工艺录像
CMOS工艺流程版图剖面PPT课件
49
形成第一层金属
– 淀积金属钨(W)，形成钨塞
50
形成第一层金属
– 淀积金属层，如Al-Si、Al-Si-Cu合金等 – 光刻9，第一层金属版，定义出连线图形 – 反应离子刻蚀金属层，形成互连图形
51
正硅酸乙脂（TEOS）分解 650～750℃
形成穿通接触孔
– 化学气相淀积PETEOS, 等离子增强正硅酸四乙酯热分解
31
多晶硅淀积
栅氧化层
多晶硅 N阱
32
光刻4，刻NMOS管硅栅， 磷离子注入形成NMOS管
NMOS管硅栅
用光刻胶做掩蔽 N阱
33
光刻5，刻PMOS管硅栅， 硼离子注入及推进，形成PMOS管
用光刻胶做掩蔽
PMOS管硅栅
N阱
34
磷硅玻璃淀积
磷硅玻璃 N阱
35
光刻6，刻孔、磷硅玻璃淀积回流 （图中有误，没刻出孔)
形成N阱
– 初始氧化，形成缓冲层，淀积氮化硅层
– 光刻1，定义出N阱
– 反应离子刻蚀氮化硅层 – N阱离子注入，先注磷31P+ ，后注砷75As+
41
N阱 P sub. 〈100〉
形成P阱
– 在N阱区生长厚氧化层，其它区域被氮化硅层 保护而不会被氧化
– 去掉光刻胶及氮化硅层 – P阱离子注入，注硼
N阱
36
蒸铝、光刻7，刻铝、 光刻8，刻钝化孔
（图中展示的是刻铝后的图形）
Vin
VSS
NMOS管硅栅
磷硅玻璃
PMOS管硅栅 Vo
VDD
硼注入
P-SUB
N阱
磷注入
37
离子注入的应用
38
39
形成第一层金属
– 淀积金属钨(W)，形成钨塞
50
形成第一层金属
– 淀积金属层，如Al-Si、Al-Si-Cu合金等 – 光刻9，第一层金属版，定义出连线图形 – 反应离子刻蚀金属层，形成互连图形
51
正硅酸乙脂（TEOS）分解 650～750℃
形成穿通接触孔
– 化学气相淀积PETEOS, 等离子增强正硅酸四乙酯热分解
31
多晶硅淀积
栅氧化层
多晶硅 N阱
32
光刻4，刻NMOS管硅栅， 磷离子注入形成NMOS管
NMOS管硅栅
用光刻胶做掩蔽 N阱
33
光刻5，刻PMOS管硅栅， 硼离子注入及推进，形成PMOS管
用光刻胶做掩蔽
PMOS管硅栅
N阱
34
磷硅玻璃淀积
磷硅玻璃 N阱
35
光刻6，刻孔、磷硅玻璃淀积回流 （图中有误，没刻出孔)
形成N阱
– 初始氧化，形成缓冲层，淀积氮化硅层
– 光刻1，定义出N阱
– 反应离子刻蚀氮化硅层 – N阱离子注入，先注磷31P+ ，后注砷75As+
41
N阱 P sub. 〈100〉
形成P阱
– 在N阱区生长厚氧化层，其它区域被氮化硅层 保护而不会被氧化
– 去掉光刻胶及氮化硅层 – P阱离子注入，注硼
N阱
36
蒸铝、光刻7，刻铝、 光刻8，刻钝化孔
（图中展示的是刻铝后的图形）
Vin
VSS
NMOS管硅栅
磷硅玻璃
PMOS管硅栅 Vo
VDD
硼注入
P-SUB
N阱
磷注入
37
离子注入的应用
38
39
CMOS工艺流程与MOS电路版图举例
49
形成第一层金属
– 淀积金属钨(W)，形成钨塞
50
形成第一层金属
– 淀积金属层，如Al-Si、Al-Si-Cu合金等 – 光刻9，第一层金属版，定义出连线图形 – 反应离子刻蚀金属层，形成互连图形
51
正硅酸乙脂（TEOS）分解 650～750℃
形成穿通接触孔
– 化学气相淀积PETEOS, 等离子增强正硅酸四乙酯热分解
14
P+离子注入
P+
掩膜版
光刻4，刻P+离子注入掩膜版
N阱
15
N+离子注入
N+ 光刻5，刻N+离子注入掩膜版
N阱
16
生长磷硅玻璃PSG
PSG
N阱
17
光刻接触孔
光刻6，刻接触孔掩膜版
N+
P+
N阱
18
刻铝
光刻7，刻Al掩膜版 Al
N阱
19
刻铝
VSS
Vo
VDD
N阱
20
钝化层 N阱
光刻8，刻压焊孔掩膜版
掩膜版 氮化硅
光刻2，刻有源区掩膜版
N阱
9
去除氮化硅
光刻3，刻多晶硅掩膜版
FOX N阱
10
重新生长二氧化硅（栅氧）
场氧
光刻3，刻多晶硅掩膜版
栅氧
N阱
11
生长多晶硅
多晶硅 N阱
光刻3，刻多晶硅掩膜版
12
刻蚀多晶硅
掩膜版
光刻3，刻多晶硅掩膜版
N阱
13
刻蚀多晶硅
多晶硅 N阱
光刻3，刻多晶硅掩膜版
形成N阱
– 初始氧化，形成缓冲层，淀积氮化硅层
形成第一层金属
– 淀积金属钨(W)，形成钨塞
50
形成第一层金属
– 淀积金属层，如Al-Si、Al-Si-Cu合金等 – 光刻9，第一层金属版，定义出连线图形 – 反应离子刻蚀金属层，形成互连图形
51
正硅酸乙脂（TEOS）分解 650～750℃
形成穿通接触孔
– 化学气相淀积PETEOS, 等离子增强正硅酸四乙酯热分解
14
P+离子注入
P+
掩膜版
光刻4，刻P+离子注入掩膜版
N阱
15
N+离子注入
N+ 光刻5，刻N+离子注入掩膜版
N阱
16
生长磷硅玻璃PSG
PSG
N阱
17
光刻接触孔
光刻6，刻接触孔掩膜版
N+
P+
N阱
18
刻铝
光刻7，刻Al掩膜版 Al
N阱
19
刻铝
VSS
Vo
VDD
N阱
20
钝化层 N阱
光刻8，刻压焊孔掩膜版
掩膜版 氮化硅
光刻2，刻有源区掩膜版
N阱
9
去除氮化硅
光刻3，刻多晶硅掩膜版
FOX N阱
10
重新生长二氧化硅（栅氧）
场氧
光刻3，刻多晶硅掩膜版
栅氧
N阱
11
生长多晶硅
多晶硅 N阱
光刻3，刻多晶硅掩膜版
12
刻蚀多晶硅
掩膜版
光刻3，刻多晶硅掩膜版
N阱
13
刻蚀多晶硅
多晶硅 N阱
光刻3，刻多晶硅掩膜版
形成N阱
– 初始氧化，形成缓冲层，淀积氮化硅层
CMOS工艺流程与MOS电路版图举例
Metal 2
SiO2 Metal 1
SiO2
Poly-silicon
SiO2
N-Diffusion
P-Diffusion
85
Via and Contacts
Via
Metal 2 SiO2
Metal 1
56
在P阱区域植入硼(+3)离子，因硅为+4价， 所以形成空洞，呈正电荷状态。(离子植入时与 法线成7度角，以防止发生沟道效应，即离子 不与原子碰撞而直接打入)。每次离子植入后必 须进行退火处理，以恢复晶格的完整性。(但高 温也影响到已完成工序所形成的格局)。
57
LOCOS (local oxidation of silicon)选择性氧化： 湿法氧化二氧化硅层，因以氮化硅为掩模会出现 鸟嘴现象， 影响尺寸的控制。二氧化硅层在向上 生成的同时也向下移动，为膜厚的0.44倍，所以 在去除二氧化硅层后，出现表面台阶现象。湿法 氧化快于干法氧化，因OH基在硅中的扩散速度高 于O2。硅膜越厚所需时间越长。
48
形成第一层金属
– 淀积金属钨(W)，形成钨塞
49
形成第一层金属
– 淀积金属层，如Al-Si、Al-Si-Cu合金等 – 光刻9，第一层金属版，定义出连线图形 – 反应离子刻蚀金属层，形成互连图形
50
正硅酸乙脂（TEOS）分解 650～750℃
形成穿通接触孔
– 化学气相淀积PETEOS, 等离子增强正硅酸四乙酯热分解
46
形成N管源漏区
– 光刻6，利用光刻胶将PMOS区保护起来 – 离子注入磷或砷，形成N管源漏区
形成P管源漏区
– 光刻7，利用光刻胶将NMOS区保护起来 – 离子注入硼，形成P管源漏区
CMOS工艺流程版图剖面
合金 形成钝化层
– 在低温条件下(小于300℃)淀积氮化硅 – 光刻11，钝化版 – 刻蚀氮化硅，形成钝化图形
测试、封装，完成集成电路的制造工艺 CMOS集成电路采用(100)晶向的硅材料
52
4) 图解双阱硅栅 CMOS制作流程
53
首先进行表面清洗，去除wafer 表面的保护层和 杂质，三氧化二铝 必须以高速粒子撞击，并 用化学溶 液进行清洗。
41
P阱
N阱
推阱
– 退火驱入，双阱深度约1.8μm – 去掉N阱区的氧化层
42
形成场隔离区
– 生长一层薄氧化层 – 淀积一层氮化硅 – 光刻2场隔离区，非隔离区被光刻胶保护起来 – 反应离子刻蚀氮化硅 – 场区硼离子注入以防止场开启 – 热生长厚的场氧化层 – 去掉氮化硅层
43
光刻胶
31P+
11B+
56
在P阱区域植入硼(+3)离子，因硅为+4价， 所以形成空洞，呈正电荷状态。(离子植入时与 法线成7度角，以防止发生沟道效应，即离子 不与原子碰撞而直接打入)。每次离子植入后必 须进行退火处理，以恢复晶格的完整性。(但高 温也影响到已完成工序所形成的格局)。
氮化硅
光刻2，刻有源区掩膜版
N阱
8
去除氮化硅
光刻3，刻多晶硅掩膜版
FOX N阱
9
重新生长二氧化硅（栅氧）
场氧 栅氧
光刻3，刻多晶硅掩膜版N阱10Fra bibliotek生长多晶硅
多晶硅
光刻3，刻多晶硅掩膜版
N阱
11
刻蚀多晶硅
掩膜版
光刻3，刻多晶硅掩膜版
N阱
12
刻蚀多晶硅
多晶硅
第2章 CMOS工艺与版图
第2章CMOS工艺与版图2.1 CMOS工艺流程双阱硅栅CMOS工艺主要流程有以下8个步骤，分别如图2.1－2.8所示。
图2.1 Well图2.2 Diffusion图2.3 Poly gate图2.4 Implant图2.5 Contact图2.6 Metal1图2.7 Via图2.8 Metal22.2 CMOS版图设计流程CMOS单元（Inverter）版图设计流程有以下9个步骤，与CMOS工艺流程完全对应，分别如图2.9－2.17所示。
图2.9 Well图2.10 Diffusion图2.11 Poly gate图2.12 Implant图2.13 Contact图2.14 Metal1图2.15 Via图2.16 Metal2图2.17 CMOS版图示意图2.3 Inverter版图设计实例2.3.1 建立版图文件新建库mylib，在Technology File栏选择Compile a new techFile，或是Attach to an exsiting techfile。
这里要新建一个techfile，因此选择前者。
弹出Load techfile 的对话框，如图2.18所示。
图2.18 Load Technology File窗口在ASCII Technology File中填入csmc100.tf即可（csmc：华润上华科技）。
接着就可以建立名为inv的cell了。
为了完备起见，读者可以先建立Inverter的schematic和symbol view（其中pmos长6u，宽0.6u；nmos长3u，宽0.6u。
model 选择hj3p和hj3n）。
然后建立其layout view。
版图层次定义由于所需的版图层次在初始LSW中并不存在，因此设计中必须建立相应工艺库所需的版图层次及其显示属性。
以下仅列出绘制Inverter版图时所需的最少版图层次。
如图2.19所示窗口。
图2.19 LPP Editor窗口2在Technology Library中选择库mylib，先使用delete功能去除不需要的层次。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
49
形成第一层金属
– 淀积金属钨(W)，形成钨塞
50
形成第一层金属
– 淀积金属层，如Al-Si、Al-Si-Cu合金等 – 光刻9，第一层金属版，定义出连线图形 – 反应离子刻蚀金属层，形成互连图形
51
正硅酸乙脂（TEOS）分解 650～750℃
形成穿通接触孔
– 化学气相淀积PETEOS, 等离子增强正硅酸四乙酯热分解
甘油
甘油
55
然后在表面氧化二氧化硅膜以减小 后一步氮化硅对晶圆的表面应力。
涂覆光阻(完整过程包括，甩胶→预 烘→曝光→显影→后烘→腐蚀→去除光 刻胶)。其中二氧化硅以氧化形成，氮化 硅LPCVD沉积形成(以氨、硅烷、乙硅烷 反应生成)。
56
光刻技术去除不想要的部分，此步骤为定 出P型阱区域。 (所谓光刻胶就是对光或电子束 敏感且耐腐蚀能力强的材料，常用的光阻液有 S1813,AZ5214等)。光刻胶的去除可以用臭氧 烧除也可用专用剥离液。氮化硅用180℃的磷酸 去除或含CF4气体的等离子刻蚀 (RIE)。
N-diffusion Polysilicon
p-sub
Metal
contact
74
Layout and Cross-Section View of Inverter
Inverter
VDD
In
In
Out
Out
GND 图例
Legend of each layer
N-well P-diffusion N-diffusion Polysilicon
70
71
2. 典型P阱CMOS工艺的剖面图
硅栅
薄氧化层
漏
金属
源
低氧
场氧化层 （FOX）
n-衬底
p-阱
72
CMOS process
p+
p+
p-
73
Process (Inverter)p-sub
In
GND
VDD
SGD
DGS
图例
低氧
场氧
Legend of each layer
N-well
p+
P-diffusion
形成N阱
– 初始氧化，形成缓冲层，淀积氮化硅层
– 光刻1，定义出N阱
– 反应离子刻蚀氮化硅层 – N阱离子注入，先注磷31P+ ，后注砷75As+
41
N阱 P sub. 〈100〉
形成P阱
– 在N阱区生长厚氧化层，其它区域被氮化硅层 保护而不会被氧化
– 去掉光刻胶及氮化硅层 – P阱离子注入，注硼
Cross-Section
79
N+ and P+ Regions
Top View
Cross-Section
Ohmic contacts
80
SiO2 Upon Device & Contact Etching
Top View
Cross-Section
81
Metal Layer – by Metal Evaporation
52
合金 形成钝化层
– 在低温条件下(小于300℃)淀积氮化硅 – 光刻11，钝化版 – 刻蚀氮化硅，形成钝化图形
测试、封装，完成集成电路的制造工艺
CMOS集成电路采用(100)晶向的硅材料
53
4) 图解双阱硅栅 CMOS制作流程
54
首先进行表面清洗，去除wafer 表面的保护层和 杂质，三氧化二铝 必须以高速粒子撞击，并 用化学溶 液进行清洗。
掩膜版 氮化硅
光刻2，刻有源区掩膜版
N阱
9
去除氮化硅
光刻3，刻多晶硅掩膜版
FOX N阱
10
重新生长二氧化硅（栅氧）
场氧
光刻3，刻多晶硅掩膜版
栅氧
N阱
11
生长多晶硅
多晶硅 N阱
光刻3，刻多晶硅掩膜版
12
刻蚀多晶硅
掩膜版
光刻3，刻多晶硅掩膜版
N阱13刻蚀多来自硅多晶硅 N阱光刻3，刻多晶硅掩膜版
61
在表面重新氧化生成二氧化硅层， LPCVD沉积 氮化硅层，以光阻定出下一 步的field oxide区域。
62
在上述多晶硅层外围，氧化二氧化 硅层以作为保护。涂布光阻，以便利用 光刻技术进行下一步的工序。
63
形成NMOS，以砷离子进行植入形成源漏 极。 此工序在约1000℃中完成，不能采用铝栅 极工艺，因铝不能耐高温，此工艺也称为自对 准工艺。砷离子的植入也降低了多晶硅的电阻 率(块约为30欧姆)。还采用在多晶硅上沉积高 熔点金属材料的硅化物(MoSi2、WSi2、TiSi2 等)，形成多层结构
66
67
光刻技术定出孔洞，以溅射法或 真空蒸发法，依次沉积钛+氮化钛+ 铝+氮化钛等多层金属。(其中还会 考虑到铝的表面氧化和氯化物的影 响)。由于铝硅固相反应，特别对浅 的PN结难以形成漏电流 (leak current)小而稳定的接触，为 此使用TiN等材料，以抑制铝硅界面 反应，并有良好的欧姆，这种材料 也称为势垒金属(barrier metal)。
N-well, Active Region, Gate Oxide
Metal
Polysilicon
Metal
n-well
Top View VSS S
n+
Metal
p+
nMOSFET GD
pMOSFET DG
VDD S
Cross Section
78
Poly-silicon Layer
Top View
Deposit and pattern poly-silicon layer Implant source and drain regions, substrate contacts Create contact windows, deposit and pattern metal layers
77
1
1) 简化N阱CMOS 工艺演示
2
氧化层生长
氧化层 P-SUB
光刻1，刻N阱掩膜版
3
掩膜版
曝光
光刻胶 光刻1，刻N阱掩膜版
4
氧化层的刻蚀
光刻1，刻N阱掩膜版
5
N阱注入
光刻1，刻N阱掩膜版
6
形成N阱
N阱 P-SUB
7
氮化硅的刻蚀
二氧化硅
掩膜版
光刻2，刻有源区掩膜版
N阱
8
场氧的生长
二氧化硅
Plasma Enhanced TEOS ：tetraethylorthosilicate [Si(OC2H5)4]
-- 通过化学机械抛光进行平坦化
– 光刻穿通接触孔版
– 反应离子刻蚀绝缘层，形成穿通接触孔
形成第二层金属
– 淀积金属层，如Al-Si、Al-Si-Cu合金等
– 光刻10，第二层金属版，定义出连线图形
42
P阱
N阱
推阱
– 退火驱入，双阱深度约1.8μm – 去掉N阱区的氧化层
43
形成场隔离区
– 生长一层薄氧化层 – 淀积一层氮化硅
– 光刻2场隔离区，非隔离区被光刻胶保护起来
– 反应离子刻蚀氮化硅 – 场区硼离子注入以防止场开启 – 热生长厚的场氧化层 – 去掉氮化硅层
44
光刻胶
31P+
11B+
Top View
Cross-Section
82
A Complete CMOS Inverter
Top View
Cross-Section
83
FET
Polysilicon SiO2 Diffusion
阈值电压调整注入 光刻3，VTP调整注入 光刻4，VTN调整注入
45
P阱
N阱
形成多晶硅栅（栅定义）
– 生长栅氧化层 – 淀积多晶硅 – 光刻5， 刻蚀多晶硅栅
46
形成硅化物
– 淀积氧化层 – 反应离子刻蚀氧化层，形成侧壁氧化层（spacer, sidewall） – 淀积难熔金属Ti或Co等 – 低温退火，形成C-47相的TiSi2或CoSi – 去掉氧化层上的没有发生化学反应的Ti或Co – 高温退火，形成低阻稳定的TiSi2或CoSi2
14
P+离子注入
P+
掩膜版
光刻4，刻P+离子注入掩膜版
N阱
15
N+离子注入
N+ 光刻5，刻N+离子注入掩膜版
N阱
16
生长磷硅玻璃PSG
PSG
N阱
17
光刻接触孔
光刻6，刻接触孔掩膜版
N+
P+
N阱
18
刻铝
光刻7，刻Al掩膜版 Al
N阱
19
刻铝
VSS
Vo
VDD
N阱
20
钝化层 N阱
光刻8，刻压焊孔掩膜版
57
在P阱区域植入硼(+3)离子，因硅为+4价， 所以形成空洞，呈正电荷状态。(离子植入时与 法线成7度角，以防止发生沟道效应，即离子 不与原子碰撞而直接打入)。每次离子植入后必 须进行退火处理，以恢复晶格的完整性。(但高 温也影响到已完成工序所形成的格局)。
58
LOCOS (local oxidation of silicon)选择性氧 化：湿法氧化二氧化硅层，因以氮化硅为掩模会 出现鸟嘴现象， 影响尺寸的控制。二氧化硅层在 向上生成的同时也向下移动，为膜厚的0.44倍， 所以在去除二氧化硅层后，出现表面台阶现象。 湿法氧化快于干法氧化，因OH基在硅中的扩散速 度高于O2。硅膜越厚所需时间越长。
形成第一层金属
– 淀积金属钨(W)，形成钨塞
50
形成第一层金属
– 淀积金属层，如Al-Si、Al-Si-Cu合金等 – 光刻9，第一层金属版，定义出连线图形 – 反应离子刻蚀金属层，形成互连图形
51
正硅酸乙脂（TEOS）分解 650～750℃
形成穿通接触孔
– 化学气相淀积PETEOS, 等离子增强正硅酸四乙酯热分解
甘油
甘油
55
然后在表面氧化二氧化硅膜以减小 后一步氮化硅对晶圆的表面应力。
涂覆光阻(完整过程包括，甩胶→预 烘→曝光→显影→后烘→腐蚀→去除光 刻胶)。其中二氧化硅以氧化形成，氮化 硅LPCVD沉积形成(以氨、硅烷、乙硅烷 反应生成)。
56
光刻技术去除不想要的部分，此步骤为定 出P型阱区域。 (所谓光刻胶就是对光或电子束 敏感且耐腐蚀能力强的材料，常用的光阻液有 S1813,AZ5214等)。光刻胶的去除可以用臭氧 烧除也可用专用剥离液。氮化硅用180℃的磷酸 去除或含CF4气体的等离子刻蚀 (RIE)。
N-diffusion Polysilicon
p-sub
Metal
contact
74
Layout and Cross-Section View of Inverter
Inverter
VDD
In
In
Out
Out
GND 图例
Legend of each layer
N-well P-diffusion N-diffusion Polysilicon
70
71
2. 典型P阱CMOS工艺的剖面图
硅栅
薄氧化层
漏
金属
源
低氧
场氧化层 （FOX）
n-衬底
p-阱
72
CMOS process
p+
p+
p-
73
Process (Inverter)p-sub
In
GND
VDD
SGD
DGS
图例
低氧
场氧
Legend of each layer
N-well
p+
P-diffusion
形成N阱
– 初始氧化，形成缓冲层，淀积氮化硅层
– 光刻1，定义出N阱
– 反应离子刻蚀氮化硅层 – N阱离子注入，先注磷31P+ ，后注砷75As+
41
N阱 P sub. 〈100〉
形成P阱
– 在N阱区生长厚氧化层，其它区域被氮化硅层 保护而不会被氧化
– 去掉光刻胶及氮化硅层 – P阱离子注入，注硼
Cross-Section
79
N+ and P+ Regions
Top View
Cross-Section
Ohmic contacts
80
SiO2 Upon Device & Contact Etching
Top View
Cross-Section
81
Metal Layer – by Metal Evaporation
52
合金 形成钝化层
– 在低温条件下(小于300℃)淀积氮化硅 – 光刻11，钝化版 – 刻蚀氮化硅，形成钝化图形
测试、封装，完成集成电路的制造工艺
CMOS集成电路采用(100)晶向的硅材料
53
4) 图解双阱硅栅 CMOS制作流程
54
首先进行表面清洗，去除wafer 表面的保护层和 杂质，三氧化二铝 必须以高速粒子撞击，并 用化学溶 液进行清洗。
掩膜版 氮化硅
光刻2，刻有源区掩膜版
N阱
9
去除氮化硅
光刻3，刻多晶硅掩膜版
FOX N阱
10
重新生长二氧化硅（栅氧）
场氧
光刻3，刻多晶硅掩膜版
栅氧
N阱
11
生长多晶硅
多晶硅 N阱
光刻3，刻多晶硅掩膜版
12
刻蚀多晶硅
掩膜版
光刻3，刻多晶硅掩膜版
N阱13刻蚀多来自硅多晶硅 N阱光刻3，刻多晶硅掩膜版
61
在表面重新氧化生成二氧化硅层， LPCVD沉积 氮化硅层，以光阻定出下一 步的field oxide区域。
62
在上述多晶硅层外围，氧化二氧化 硅层以作为保护。涂布光阻，以便利用 光刻技术进行下一步的工序。
63
形成NMOS，以砷离子进行植入形成源漏 极。 此工序在约1000℃中完成，不能采用铝栅 极工艺，因铝不能耐高温，此工艺也称为自对 准工艺。砷离子的植入也降低了多晶硅的电阻 率(块约为30欧姆)。还采用在多晶硅上沉积高 熔点金属材料的硅化物(MoSi2、WSi2、TiSi2 等)，形成多层结构
66
67
光刻技术定出孔洞，以溅射法或 真空蒸发法，依次沉积钛+氮化钛+ 铝+氮化钛等多层金属。(其中还会 考虑到铝的表面氧化和氯化物的影 响)。由于铝硅固相反应，特别对浅 的PN结难以形成漏电流 (leak current)小而稳定的接触，为 此使用TiN等材料，以抑制铝硅界面 反应，并有良好的欧姆，这种材料 也称为势垒金属(barrier metal)。
N-well, Active Region, Gate Oxide
Metal
Polysilicon
Metal
n-well
Top View VSS S
n+
Metal
p+
nMOSFET GD
pMOSFET DG
VDD S
Cross Section
78
Poly-silicon Layer
Top View
Deposit and pattern poly-silicon layer Implant source and drain regions, substrate contacts Create contact windows, deposit and pattern metal layers
77
1
1) 简化N阱CMOS 工艺演示
2
氧化层生长
氧化层 P-SUB
光刻1，刻N阱掩膜版
3
掩膜版
曝光
光刻胶 光刻1，刻N阱掩膜版
4
氧化层的刻蚀
光刻1，刻N阱掩膜版
5
N阱注入
光刻1，刻N阱掩膜版
6
形成N阱
N阱 P-SUB
7
氮化硅的刻蚀
二氧化硅
掩膜版
光刻2，刻有源区掩膜版
N阱
8
场氧的生长
二氧化硅
Plasma Enhanced TEOS ：tetraethylorthosilicate [Si(OC2H5)4]
-- 通过化学机械抛光进行平坦化
– 光刻穿通接触孔版
– 反应离子刻蚀绝缘层，形成穿通接触孔
形成第二层金属
– 淀积金属层，如Al-Si、Al-Si-Cu合金等
– 光刻10，第二层金属版，定义出连线图形
42
P阱
N阱
推阱
– 退火驱入，双阱深度约1.8μm – 去掉N阱区的氧化层
43
形成场隔离区
– 生长一层薄氧化层 – 淀积一层氮化硅
– 光刻2场隔离区，非隔离区被光刻胶保护起来
– 反应离子刻蚀氮化硅 – 场区硼离子注入以防止场开启 – 热生长厚的场氧化层 – 去掉氮化硅层
44
光刻胶
31P+
11B+
Top View
Cross-Section
82
A Complete CMOS Inverter
Top View
Cross-Section
83
FET
Polysilicon SiO2 Diffusion
阈值电压调整注入 光刻3，VTP调整注入 光刻4，VTN调整注入
45
P阱
N阱
形成多晶硅栅（栅定义）
– 生长栅氧化层 – 淀积多晶硅 – 光刻5， 刻蚀多晶硅栅
46
形成硅化物
– 淀积氧化层 – 反应离子刻蚀氧化层，形成侧壁氧化层（spacer, sidewall） – 淀积难熔金属Ti或Co等 – 低温退火，形成C-47相的TiSi2或CoSi – 去掉氧化层上的没有发生化学反应的Ti或Co – 高温退火，形成低阻稳定的TiSi2或CoSi2
14
P+离子注入
P+
掩膜版
光刻4，刻P+离子注入掩膜版
N阱
15
N+离子注入
N+ 光刻5，刻N+离子注入掩膜版
N阱
16
生长磷硅玻璃PSG
PSG
N阱
17
光刻接触孔
光刻6，刻接触孔掩膜版
N+
P+
N阱
18
刻铝
光刻7，刻Al掩膜版 Al
N阱
19
刻铝
VSS
Vo
VDD
N阱
20
钝化层 N阱
光刻8，刻压焊孔掩膜版
57
在P阱区域植入硼(+3)离子，因硅为+4价， 所以形成空洞，呈正电荷状态。(离子植入时与 法线成7度角，以防止发生沟道效应，即离子 不与原子碰撞而直接打入)。每次离子植入后必 须进行退火处理，以恢复晶格的完整性。(但高 温也影响到已完成工序所形成的格局)。
58
LOCOS (local oxidation of silicon)选择性氧 化：湿法氧化二氧化硅层，因以氮化硅为掩模会 出现鸟嘴现象， 影响尺寸的控制。二氧化硅层在 向上生成的同时也向下移动，为膜厚的0.44倍， 所以在去除二氧化硅层后，出现表面台阶现象。 湿法氧化快于干法氧化，因OH基在硅中的扩散速 度高于O2。硅膜越厚所需时间越长。