实验一 集成压控振荡器构成的频率调制器
1.1 实验目的
1.进一步了解压控振荡器和用它构成频率调制的原理
2.掌握集成电路频率调制器的工作原理。
1.2 预习要求
1.查阅有关集成电路压控振荡器资料。
2.认真阅读指导书，了解566(VCO 的单片集成电路)的内部电路及原理。
3.搞清566外接元件的作用。 4、弄懂实验原理与实验步骤。 5、写好预习报告。
1.3 实验仪器设备
1. 双踪示波器，≥60MHz ，1台，可用一般示波器。
2. 频率计，测量范围≥10MHz ，分辨率≤1Hz ，1台（也可使用示波器）。
3. 高频信号发生器，≥60MHz ，1台。
4. 电容表，测量范围10pF~1μF 。
5. 万用表，MF-47或其他，1块（也可使用示波器）。
6. 实验电路板及相应元器件，按电路图配置，1套。
1.4 实验原理
1、566(VCO 的单片集成电路)的电路组成及工作原理
566采用的是积分施密特触发器型的压控振荡器，其原理电路如图15.6.1所示，电路由恒流源控制电路(I O )、积分器(T 1、T 2、T 3、D 1、D 2、C T ) 和施密特触发器三部分组
图15.6.1 NE566VCO 原理电路图
E C
成。施密特触发器的输入输出信号关系如图15.6.2所示。
施密特触发器的正向触发电平定义为U SP ，反向触发电平定义为U SM ，当电容C T 充电使其电压上升至
U SP ，此时施密特触
发器翻转，输出为高电平，从而使内部的控制电压形成电路的输出电压，
该电压u 0为高电平；当电容C T 放电时，其电压下降，
降至U SM 时施密特触发器再次翻转，输出为低电平从
而使u 0也变为低电平。用u 0的高、低电平控制三极管T 3的通断，也控制了二极管D 1、D 2即S 1和S 2两开关的）闭合与断开。u 0为低电平时T 3截止，T 1、T 2也截止，二极管D 1截止，D 2加正端高电位，负极低电位导通，这时I 0全部给电容C T 充电，使电容上的电位上升，由于I 0为恒流源，电容电位线性斜升，升至U SP 时u 0跳变为高电平，u 0高电平时控制T 3、T 1、T 2导通，T 1的集电极为低电位，T 2的集电极也是充放电电容电位为高电位，此时D 1导通，D 2截止，恒流源I 0全部流经D 1、T 1到T 3入地，因T 2与T 1同时导通，当两管参数对称时，I B1=I B2，I C1=I C2=I 0，T 2的电流由C T 放电电流提供，因此电容电位线性斜降，降至U SM 时u 0跳变为低电平，如此周而复始循环下去。积分电容C T 以恒流充放电，故u C 为对称的三角波电压，u O 输出占空比为50％的方波。u C 及u 0波形如图15.6.3。
控制电压u C 控制恒流源I O ，可以调节充放电电流I 0的大小，也就控制了电容的充放电速度，从而改变了振荡信号的频率，达到电压控制频率的目的。
VCO 的输出频率与控制电压之间的关系可用最典型的调频表达式表示
)()(00t u k t c f +ω=ω，其中ω0为载波频率，由一直流电压u C0控制，k f 为调制灵敏度。
2、566芯片
566芯片的框图及引脚排列如图15.6.4，框图中幅度鉴别器功能由施密特触发器完成。控制电压u C 从5端输入。
566输出的方波及三角波的载波频率(或称中心频率)可用外加电阻R 和外加电容C 来确定。
)()
(Hz u C R u u f 8
58??-= 其中： R 为时基电阻，R 连在正电源到6端之间，调节其大小可以改
图15.6.2 施密特触发器电压响
图15.6.3 VCO 的波形
u U U u 图15.6.4 566(VCO)的框图及管脚排列
变在相同的控制电压u 5情况下恒流源电流的大小。
C 为时基电容
u 8 是566管脚⑧至地的电压，它是电压的工作电源电压。 u 5 是566管脚⑤至地的电压。
566芯片的内部实际电路如图15.6.5所示
3、实验电路说明
实验电路见图15.6.6，第7脚对负电源接振荡定时电容C 1，第6脚接一可调电阻（R 3
＋R W1）到正电源，它与第5脚的控制电压一起确定恒流源I 0的大小。三者共同决定输出信号的频率f 0
1.5 实验内容
1.观察R 、C 1对频率的影响(其中R =R 3+R W1)。
图15.6.6 566构成的调频器
4
+5V 图15.6.5 566(VCO)的内部实际电路
按图15.6.6接线，将C
1接入566管脚⑦，R
W2
及C
2
接至566管脚⑤；接通电源(±
5V)。
调R
W2使U
5
=3.5V，将频率计接至566管脚③，改变R W1观察方波输出信号频率，
记录当R为最大和最小值时的输出频率。当R分别为R
max 和R
min
及C
1
=2200pF时，计
算这二种情况下的频率，并与实际测量值进行比较。用双踪示波器观察并记录R=R
min 时方波及三角波的输出波形。
实验结果：
R为最小值时的方波输出波形：
R为最小值时的三角波输出波形：
k。
2.观察输入电压对输出频率的影响，并计算VCO的调制灵敏度
f
直流电压控制：先调R W1至最大，然后改变R W2调整输入电压，测当U 5在2.2V ～4.2V 变化时输出频率f 的变化，U 5按0.2V 递增。将测得的结果填入表15.6.1。并计算K0的平均值。
实验结果：
3、观察VCO 的调频
仍将R 设置为最大，断开⑤脚所接C 2，R W2，将图15.6.7(即：输入信号电路)的输出OUT 接至图15.6.6中566的⑤脚。
(1) 将函数发生器的正弦波调制信号u Ω(输入的调制信号)置为f =5kHz 、U P-P =1V ，然后接至图15.6.7电路的IN 端。用双踪示波器同时观察输入信号u Ω和566管脚③的调频(FM)方波输出信号，观察并记录输入信号的电压变化时，输出信号波形的频率变化。注意：输入信号u Ω的U P-P 不要大于1.3V 。
实验结果：
图15.6.7 输入电路
(2)调制信号改用方波信号uΩ，使其频率f m=1kHz，U P-P=1V，用双踪示波器观察并记录uΩ和566管脚③的调频(FM)方波输出信号。
实验结果：
实验二集成电路锁相环(PLL)构成的频率解调器
2.1 实验目的
1.了解用锁相环构成调频波的解调原理。
2.学习掌握集成电路频率调制器/解调器系统的工作原理。
2.2 预习要求
1.查阅有关锁相环内部结构及工作原理。
2.弄清锁相环集成电路NE565的内部电路组成，及其与外部元器件之间的关系。 3、弄懂实验原理与实验步骤。 4、写好预习报告。
2.3 实验原理
1、锁相环工作的基本原理
锁相环的一个相位负反馈控制系统，其组成框图如图15.7.1，由鉴相器，环路滤波器和压控振荡器组成，鉴相器将输入输出信号的相位进行比较，产生一差拍波，经环路滤波器滤除高频分量后，去控制压控
振荡器的输出频率和相位。锁相环路的输入输出相位关系可以用动态方程描述，动态方程如下)(sin )()()(t p KF t p t p e e θθθ-=1，其中)(t e θ为环路的瞬时相差，)(t 1θ为输入信号以VCO 的载波相位为参考时的相位。在环路锁定时，输入输出信号的频率相等，瞬时相位差在一个有限值的范围内变化，如果是输入固定频率信号，则相位差为一常量，即这时输出信号相位跟踪输入信号的相位。PLL 的闭环频率特性定义为
)
()
()(ΩΩ=
Ω12j j j H θθ，它呈现低通特性，截止频率为n ω，如果瞬时相位较小时，PLL 可
近似为一线性系统。
2、锁相环的鉴频原理
PLL 的鉴频原理可以用图15.7.2表示。
首先，设有一角频率为Ω、初相位为θi 的正弦调制信号u Ω(t )，u Ω(t )= U Ωcos(Ωt +θi ) ，用它来调制一个角频率等于ω0的载波，那么可以得到瞬时角频率为
ωi (t)= ω0+K t U Ωcos(Ωt+θi )= ω0+△ω cos(Ωt+θi )
的已调波。式中K t [rad/s ·V]为调制器的灵敏度；
△ω=K t ·U Ω为峰值频偏。
已调波的瞬时相位
图15.7.1 锁相环的组成框图
u i (t u O (t )
τθτωωτθτωωθd t d t t
i t
i i ??+Ω?+=+Ω?+=0
00
0)cos()]cos([)(，调频波的完整
表达式为
)](sin[])cos(sin[)(00
0i i t
i i i t U d t U t u θτω
ωτθτωω+ΩΩ
?+
=+Ω?+=?。 将此信号作为锁相环的输入信号，则输入信号的瞬时相位就是调频波的瞬时相位。
其次，当此信号加到PLL 时，如果环路工作在调制跟踪状态，即调制信号频率Ω小于锁相环的截止频率ωn ，处于PLL 闭环低通特性的通带之内时，锁相环的输出相位θ2(t )将跟踪输入相位θ1(t )的瞬时变化，即输出相位
)](cos[)()(2Ω++ΩΩΩ
?=j ArgH t j H t i θω
θ。
对应的输出电压为u o (t )，?
?????Ω++ΩΩΩ?+=)](sin[)(cos )(0j ArgH t j H t U t u i om o θωω 这时锁相环路的输出信号是环内压控振荡器的输出电压u o (t )，根据压控振荡器的控制特性，控制电压)(t u c 可写为
)]
(cos[)()(Ω++ΩΩ=Ωj ArgH t j H U K K
t u i m o
t c θ。
现在我们比较一下PLL 的VCO 的控制信号)(t u c 与FM 波调制信号u Ω(t )，可以发现调制两者幅值成比例，相位差了一个相移量ArgH(j Ω)，故)(t u c 可作为u Ω(t )解调输出。
3、PLL 单片集成电路565
图15.7.3为 565(PLL 单片集成电路)的框图及管脚排列，锁相环内部电路由相位鉴别器、压控振荡器、放大器三部分构成，相位鉴别器由模拟乘法器构成，它有二组输入信号，一组为外部管脚②、③输入信号e 1，其频率为f 1；另一组为内部压控振荡器产生信号e 2，经④脚输出，接至⑤脚送到相位鉴别器，其频率为f 2，当f 1和f 2差别很小时，可用频率差代表两信号之间的相位差，即f 1-f 2的值使相位鉴别器输出一直流电压，该电压经 ⑦ 脚送至 VCO 的输入端，控制VCO ，使其输出信号频率f 2发生变化，这一过程不断进行，直至f 2=f 1为止，这时称为锁相环锁定。
图15.7.2 565(PLL)构成的频率解调器
图15.7.3 565(PLL)的框图及管脚排列
－输入（频率）输入
VCO 输出频率相位鉴别器 VCO VCO V CC 时基电阻
2.4 实验仪器设备
1. 双踪示波器，≥60MHz，1台，可用一般示波器。
2. 频率计，测量范围≥10MHz，分辨率≤1Hz，1台（用数字示波器时可以不需频率
计）。
3. 高频信号发生器，≥60MHz，带调频输出，1台。
4. 实验电路板及相应元器件，按电路图配置，1套。
2.5 实验内容
实验电路见图15.7.4。
1、测量PLL的固有振荡频率
环路输入端IN端不接任何信号，
用示波器观察VCO输出端信号的波
形，并测量输出频率。调R
W
使其中
VCO的输出频率f0(A点：即④⑤脚)
为50kHz。
2、测量PLL的同步带和捕获带
在IN端输入一取自信号源来的V
PP
=1V，频率为5kHz的方波信号，用示波器同时观察输入和输出（A点）的波形，并同时观察两信号的频率。若两信号频率相等，环路锁定，若频率不相等则环路失锁。
缓慢加大输入信号频率，密切注视两信号的频率值，当频率从不相等到突然地相等，波形上观察也完全同频（但不一定同相），说明环路已经捕获住了输入信号，记下此频
率值f
1
，再进一步增加输入信号频率，输出频率也同步增加，一直到突然两信号频率不
相等，此时环路失锁，记下此频率值f
2
。同样的方法让输入信号频率从大到小慢慢改变，
找到环路的捕获频率点f
3和失锁频率点f
4
。如图15.7.5 PLL的同步带与捕获带。
则环路的同步带为
24
2f
f f
H -
=
?。
捕获带为
21
3f
f f
P -
=
?。实验结果：
f
f
图15.7.5 PLL的同步带与捕获图15.7.4 565组成的解调器实验电路
3.正弦波解调器
先按15.4节的实验内容3(1)的要求获得调频方波输出信号(③脚)，要求输入的正弦
调制信号uΩ为：U
=0.8V，f=1kHz ，然后将其接至565锁相环的IN输入端。用双踪P-P
示波器观察并记录566的输入调制信号uΩ和565“B”点的解调输出信号。
实验结果：
4.方波的解调
在3步基础上，将调制信号uΩ改为：U
=0.5V，f=1kHz的方波，用双踪示波器
P-P
观察并记录566的输入调制信号uΩ和565“B”点的解调输出信号。注意B点方波上升
沿与下降沿的波形形状与幅度。再观察并记录565“OUT”点的解调输出信号，比较“B”
点与“OUT”点信号的波形。
实验结果：
实验总结
在本次试验中我学到一些比较新鲜的东西，因为在做此实验之前，由于我没有好好的去预习实验内容和教科书上相关的知识点，从而影响了在做整个实验的时候思路的连贯性。但是我一边在做实验的时候，一边向旁边的同学请教，同时还请教老师一些现在想起来非常幼稚的问题，但是有些东西不问自己就永远不知道当时的迷惑，所以现在想起来，当时问的问题还是对现在重新来复习相关的知识是有帮助的。
此次做实验我了解了了压控振荡器并用它构成频率调制原理和锁相环构成调频波的解调原理，掌握了集成电路频率调制器和解调器的工作原理。然而在做完实验之后我重新复习书上相关的知识点时，感觉复习起来有一种非常熟悉的感觉，可以说是一种实践操作之后再回顾书上的东西时，学起东西来非常轻松，这对于我们工科专业学生来说，实践与理论相结合是学习的良好方法，动起手来比我们在这里干瘪瘪的学知识点有趣多了。
在做实验的时候，一开始我们并不知道该怎么去进行实验，虽然有实验指导书的指导，但是我们仍然是一头雾水。好不容易在老师的帮助下终于步入了正轨，但是又有着各种各样的问题是不是的蹦出来，让我们尝尽了苦头。在做第一个实验的时候，由于没有认真预习，导致根本不知道做出来的实验结果是不是正确的，根本不能确定。在观察了其他同学的内容后，才知道自己的错得一塌糊涂。然而这虽然让我们感到了挫败感却并不能让我们屈服，终于在自身的努力和他人的帮助下我们取得了成功。让我印象特别深的是在第二个实验的时候，由于自身的努力和进步，我们很快就做到了最后一步，但是就是这个最后一步硬是深深的卡住了我们的步伐，在我们按照指导书一遍又一遍的排错，硬是找不出问题的所在，在观看了其他成功的同学的情况下依然难以发现问题的所
在。最后看着同学们一个一个的完成了，我们简直是心急如焚，更加使我们感到急躁，感觉好像不是我们的问题而是实验仪器的问题，然而最后在其他同学的指导下才终于明白是由于自己的小失误而导致的，这使我更加认识到了实验的严谨性，任何一个小小的失误都能导致实验的功败垂成。
总之，通过本次实验使我更深刻地了解到了实践的重要性，通过实验我更加体会到了“学以致用”这句话的道理，终于体会到“实习前的自大，实习时的迷惘，实习后的感思”这句话的含义了，有感思就有收获，有感思就有提高。巩固了我的部分理论知识掌握了电子元器件的识别方法和频率调制解调的原理，培养了我的实践技能，更为了我以后的学习相关知识奠定了一定的基础。
伺服技术 SERVO TECHNIQUE 电机锁相控制系统的分析与设计 赵 毅 李彦生 赵万华 卢秉恒 (西安交通大学 710049) 【摘 要】 在需要电机作高精度稳速运行的应用场合中,越来越多地采用锁相伺服控制系统。文中介绍在锁相伺服控制环中采用PI 控制,并且提出了按典型三阶期望最佳开环模型进行设计的一套系统的设计方法,较好地解决了锁相控制系统设计中存在的问题。 【叙 词】电机 锁相环控制 PI 调节器 参数 整定 ANALYSES AND DESIGN FOR MOTOR PHASE LOCK CONTROL SYSTEM 【Abstract 】In the fields o f high accur acy and speed stabilizing o per atio n fo r mot or ,phase lo ck ser vo contr ol system is mo re and mor e used.T he thesis intro duces using PI co ntro l in phase lo ck ser vo contr ol lo op and puts for th a systemat ic desig n method acco r ding to typical 3stag e ex -pected ut ility o ptimum o pen loo p model ,w hich solves the exist ing pro blem w ell in phase lock con-tro l sy stem design . 【Keywords 】electrical machine ,phase lock co ntro l PI adjuster ,param et er ,set 1 控制系统框图与数学模型 电机锁相控制系统的原理框图如图1所示。系统的输入信号为一定频率的方波信号,频率与电机的给定转速相对应,系统输出为电机的实际转速,反馈部件的作用是把转速 信号变成频率与转速成正比的方波信号,采用的方式多种多样,一般是采用光电器件,假设电机的转速为n ,电机匀速转一周时,光电器件输出N 个等距的脉冲,则反馈部件输出的方波角频率: f =2 nN / 60 图1 电机锁相控制系统的原理框图 因此系统给定信号的角频率 r 与期望 转速的关系是: r =2 nN /60(1)1.1 频率、相位转换 r 与 f 送到鉴频鉴相器内进行频率、相位比较,频率差与相位差存在如下内在关系: (t )= ∫ t t (t )d t =∫t t [ r (t )- f (t )]d t (2) 把式(2)进行拉氏变换,得: (S )=1 S [ r (S )- f (S )](3) 设积分时间是从 r 首次与 f 相等时开始,且初始相位差 0 <2 ,,则在t 0以后的时间,当 r 等于 f 时,有 (t ) <2 。1.2 M C 4046的特性与数学模型[1] 鉴频鉴相器一般采用M C4046(九门比 — 20—
2006年11 月 电 工 技 术 学 报 Vol.21 No.11 第21卷第11期 TRANSACTIONS OF CHINA ELECTROTECHNICAL SOCIETY Nov. 2006 基于锁相环的变频器同步跟踪实验 冯志华 刘 强 刘永斌 ò?ò?êμ?ê?ú×ù???? ???·?aày ??±??μ?÷??oó??2¨?÷μ?′?μYoˉêy??DDá?·???ê1ó??￡??2?ì?±?????????êy?Y??DDá?·??? 关键词 TN773 Experimental Study on Synchronized Tracing Control of Variable Frequency Devices Based on Phase Locked Loop Feng Zhihua Liu Qiang Liu Yongbin Variable frequency device, phase locked loop, synchronized transfer, SPWM, Bessel filter, Hilbert transformation 1 引言 变频器 大惯量负载起动等方面具有重要的 地位 例如工频电源和变频电源之间的相互切换 出于节约方面和可靠性方面的考虑 在这个切换的过程中 通常是将变频器的输出锁定到工频 此 时要求某两处或两处以上的移动或转动速度要保持严格的比例关系 [2] óD?ú±??¤éú2ú?úDμ?D′óá?2éó? μ??a?ùáé??D? oü2? áí ía?1óD????????é?μ?òa?ó ?ò??èYò×êμ???a?? 1|?ü 所有这些都涉及到变频器的锁相环同步控制 问题[2~4] ?a??ê1ó?′?à′á?ò??¨μ??é·3 ?éò?ê1ó? μ??1?òμ?á÷à′????±??μ?÷μ?ê?3? 50Hz 的输出 因此 VFD 与一般的压控振荡器还是有一定区 别的 可能会存在某些延迟等不利因素
锁相环的原理 2007-01-23 00:24 1．锁相环的基本组成 许多电子设备要正常工作，通常需要外部的 输入信号与部的振荡信号同步，利用锁相环 路就可以实现这个目的。 锁相环路是一种反馈控制电路，简称锁相环（PLL）。锁相环的特点是：利用外部输入的参考信号控制环路部振荡信号的频率和相位。 因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。 锁相环通常由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成，锁相环组成的原理框图如图8-4-1所示。 锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成u D（t）电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压u C（t），对振荡器输出信号的频率实施控制。 2．锁相环的工作原理 锁相环中的鉴相器通常由模拟乘法器组成，利用模拟乘法器组成的鉴相器电路如图8-4-2所示。鉴相器的工作原理是：设外界输入的信号电压和压控振荡器输出的信号电压分别为： （8-4-1） （8-4-2） 式中的ω0为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率，称为电路的固有振荡角频率。则模拟乘法器的输出电压u D为： 用低通滤波器LF将上式中的和频分量滤掉，剩下的差频分量作为压控振荡器的输入控制电压u C （t）。即u C（t）为： （8-4-3） 式中的ωi为输入信号的瞬时振荡角频率，θi（t）和θO（t）分别为输入信号和输出信号的瞬时位相，根据相量的关系可得瞬时频率和瞬时位相的关系为：
名词解释和简答题整理 第一章锁相环路的基本工作原理： 1.锁相环（PLL）---锁相环是一个能够跟踪输入信号相位的闭环自动控制系统。 2.捕获带：环路能通过捕获过程而进入同步状态所允许的最大固有频差｜Δωo｜max。 3.同步带：锁相环路能够保持锁定状态所允许的最大固有频差｜Δωo｜max。 4.快捕带：保证环路只有相位捕获一个过程的最大固有频差值｜Δωo｜max。 5.输入信号频率与环路自由振荡频率之差，称为环路的固有频率 环路固有角频差：输入信号角频率ωi与环路自由振荡角频率ωo之差。 瞬时角频差：输入信号频率ωi与受控压控振荡器的频率ωv之差。 控制角频差：受控压控振荡器的频率ωv与自由振荡频率ωo之差。 三者之间的关系：瞬时频差=固有频差-控制频差。 6.鉴相器是一个相位比较装置，用来检测输入信号相位θ1(t)与反馈信号相位θ2(t)之间 的相位差θe(t)。输出的误差信号u d(t)是相差θe(t)的函数。 7.锁相环路由鉴相器、环路滤波器和压控振荡器三个主要部件构成；其独特的性能有载波 跟踪特性、调制跟踪特性和低门限特性。 8.环路滤波器---即低通滤波器，滤除鉴相器输出电压中的高频分量，起平滑滤波的作用， 提高环路的稳定性。 9.压控振荡器---压控振荡器是一个电压-频率变换装置,它的振荡频率应随输入控制电压 u c(t)线性地变化。 10.环路的动态方程：pθe(t)= pθ1(t)-K o U d F（p）sin θ1(t) 11.相平面：将瞬时频差与瞬时相差的关系在平面直角坐标系中所做的图。相点：是相平面 上相轨迹上的一个点，表示环路在某一时刻的状态。 12.如果锁相环路的起始状态处于不稳定平衡点时，环路自身没有能力摆脱这种状态，只有 依靠外力（噪声或人为扰动）才能使环路偏离这个状态而进行捕获；所以一旦遇到这种情况就可能出现在不稳定平衡状态的滞留，致使捕获过程延长。这种现象称为锁相环路的延滞现象。 13.环路固有频差Δωo大于环路增益K，锁相环路处于失锁差拍状态，被控振荡器未被输 入信号锁定；但是由于锁相环路的控制作用，使锁相环路的平均频率向输入信号频率方向牵引。这种现象称为锁相环路的频率牵引现象 第二章环路跟踪性能： 1.对于输入相位阶跃而言，因为锁相环路在暂态过程中误差电压u d(t)≠0，压控振荡器的 相位已得到调整，最终并不再要求压控振荡器的频率得到调整，可以允许控制电压等于零。所以稳态时，鉴相器输出的误差电压u d（t）=0，环路的跟踪状态是可以维持的。
高频电子线路实训报告锁相环路仿真设计 专业 学生姓名 学号 2015 年 6 月24日
锁相环应用电路仿真 锁相环是一种自动相位控制系统，广泛应用于通信、雷达、导航以及各种测量仪器中。锁相环及其应用电路是“通信电子电路”课程教学中的重点容，但比较抽象，还涉及到新的概念和复杂的数学分析。因此无论是教师授课还是学生理解都比较困难。为此，我们将基于Multisim的锁相环应用仿真电路引入课堂教学和课后实验。实践证明，这些仿真电路可以帮助学生对相关容的理解，并为进行系统设计工作打下良好的基础。锁相环的应用电路很多，这里介绍锁相环调频、鉴频及锁相接收机的Multisim仿真电路。 1.锁相环的仿真模型 首先在Multisim软件中构造锁相环的仿真模型(图1)。基本的锁相环由鉴相器(PD)、环路滤波器(I P)和压控振荡器(VCO)三个部分组成。图中，鉴相器由模拟乘法器A 实现，压控振荡器为V3，环路滤波器由R1、C1构成。环路滤波器的输出通过R2、R3串联分压后加到 压控振荡器的输入端，直流电源V2用来调整压控振荡器的中心频率。仿真模型中，增加R2、R3及的目的就是为了便于调整压控振荡器的中心频率。 图1 锁相环的仿真模型 2.锁相接收机的仿真电路 直接调频电路的振荡器中心频率稳定度较低，而采用晶体振荡器的调频电路，其调频围又太窄。采用锁相环的调频器可以解决这个矛盾。其结构原理如图2所示。
图2 锁相环调频电路的原理框图 实现锁相调频的条件是调制信号的频谱要处于低通滤波器通带之外，也就是说，锁相环路只对慢变化的频率偏移有响应，使压控振荡器的中心频率锁定在稳定度很高的晶振频率上。而随着输人调制信号的变化，振荡频率可以发生很大偏移。 图3 锁相环调频的仿真电路 根据图2建立的仿真电路如图3所示。图中，设置压控振荡器V1在控制电压为0时，输出频率为0；控制电压为5V时，输出频率为50kHz。这样，实际上就选定了压控振荡器的中心频率为25kHz，为此设定直流电压V3为2.5V。调制电压V4通过电阻Rs接到VCO的输人端，R实际上是作为调制信号源V4的阻，这样可以保证加到VCO输人端的电压是低通滤波器的输出电压和调制电压之和，从而满足了原理图的要求。本电路中，相加功能也可以通过一个加法器来完成，但电路要变得相对复杂一些。 VCO输出波形和输人调制电压的关系如图4所示。由图可见，输出信号频率随着输人信号的变化而变化，从而实现了调频功能。
模拟锁相环模块 信息工程学院08级电子班安艳芳0839107 一、实验目的 1、熟悉模拟锁相环的基本工作原理 2、掌握模拟字锁相环的基本参数及设计 二、实验仪器 JH5001通信原理综合实验系统（一台）、20MHz双踪示波器（一台）、函数信号发生器（一台） 三、实验原理和电路说明 锁相的重要性：在电信网中，同步是一个十分重要的概念。其最终目的使本地终端时钟源锁定在另一个参考时钟源上。同步的技术基础是锁相，因而锁相技术是通信中最重要的技术之一在系统工作中模拟锁相环将接收端的256KHz时钟锁在发端的256KHz的时钟上，来获得系统的同步时钟，如HDB3接收的同步时钟及后续电路同步时钟。 该模块主要由模拟锁相环UP01（MC4046）、数字分频器UP02（74LS161）、D触发器UP04（74LS74）、环路滤波器和由运放UP03（TEL2702）及阻容器件构成的输入带通滤波器（中心频率：256KHz）组成。因来自发端信道的HDB3码为归零码，归零码中含有256KHz时钟分量，经UP03B构成中心频率为256KHz 有源带通滤波器后，滤出256KHz时钟信号，该信号再通过UP03A放大，然后经UP04A和UP04B两个除二分频器（共四分频）变为64KHz信号，进入UP01鉴相输入A脚；VCO输出的512KHz输出信号经UP02进行八分频变为64KHz信号，送入UP01的鉴相输入B脚。经UP01内部鉴相器鉴相之后的误差控制信号经环路滤波器滤波送入UP01的压控振荡器输入端；WP01可以改变模拟锁相环的环路参数。正常时，VCO 锁定在外来的256KHz频率上。 模拟锁相环模块各跳线开关功能如下： 1、跳线开关KP01用于选择UP01的鉴相输出。当KP01设置于1_2时（左端），环路锁定时TPP03、 TPP05输出信号将存在一定相差；当KP01设置于2_3时（右端），选择三态门鉴相输出，环路锁定时TPP03、TPP05输出信号将不存在相差。 2、跳线开关KP021是用于选择输入锁相信号：当KP021置于1_2时，输入信号来自HDB3编码模块 的HDB3码信号；当KP021置于2_3时，选择外部的测试信号（J007输入），此信号用于测量该模拟锁相环模块的性能。
第一章 锁相环的概念：当其输出信号频率与输入信号频率相同时，输出信号与输入信号之间的相位差同步（相位差为0，或为常数）。故称为锁相环路。简称为锁相环 一.锁相环组成 基本锁相环的组成： ⑴ 鉴相器（Phase Detector ）---PD ⑵ 环路滤波器（Loop Filter ）---LF ⑶ 压控振荡器（Voltage Controlled Oscillator ）---VCO ()t 1θ为输入量()t u i 的瞬时相位。 ()t 2θ为输入量()t u o 的瞬时相位。 各部分分析： 1．鉴相器 是一个相位比较器，用于比较()t 1θ与()t 2θ之间的相位差 )]()(sin[2 1 )]()(2sin[21)] (cos[)](sin[)()(212121t t U U K t t t U U K t t U t t U K t u t u K o i m o o i m o o o i m o i m θθθθωθωθω-+++= ++= 再经过低通滤波器（LPF ）滤除o ω2成分之后，得到误差电压 )]()(sin[2 1 )(21t t U U K t u o i m d θθ-=
令 o i m d U U K U 2 1 = 为鉴相器的最大输出电压，得到)](sin[)(t U t u e d d θ= 2.环路滤波器及其传输函数 环路滤波器是一个线性电路，在时域分析中可用一个传输算子)(p F 来表示，其中)(dt d p ≡是微分算子；在频域分析中可用传递函数)(s F 表示，其中 )(Ω+=j s α是复频率；若用Ω=j s 代入就得到它的频率响应)(Ωj F ，故环路滤 波器模型可表示为图 定义控制电压 ()()()p F t u t u d c = （1）RC 积分滤波器这是结构最简单的低通滤波器, 传输算子：1 11 )(τp p F += ， RC =1τ是时间常数，这是这种滤波器唯一可调的参数。 令p=j Ω,并代入(1-18)式,即可得滤波器的频率特性：1 11 )(τΩ+= Ωj j F
实验十九滤波法及数字锁相环法位同步提取实验 实验项目三数字锁相环法位同步观测 （1）观测“数字锁相环输入”和“输入跳变指示”，观测当“数字锁相环输入”没有跳变和有跳变时“输入跳变指示”的波形。 从图中可以观察出，若前一位数据有跳变，则判断有效，“输入跳变指示”输出表示1；否则，输出0表示判断无效。 （2）观测“数字锁相环输入”和“鉴相输出”。观测相位超前滞后的情况 数字锁相环的超前—滞后鉴相器需要排除位流数据输入连续几位码值保持不变的不利影响。在有效的相位比较结果中仅给出相位超前或相位滞后两种相位误差极性，而相位误差的绝对大小固定不变。经观察比较，“鉴相输出”比“数字锁相环输入”超前两个码元。
（3）观测“插入指示”和“扣除指示”。 （4）以信号源模块“CLK ”为触发，观测13号模块的“BS2”。 思考题：分析波形有何特点，为什么会出现这种情况。 因为可变分频器的输出信号频率与实验所需频率接近，将其和从信号中提取的相位参考信号同时送入相位比较器，比较的结果若是载波频率高了，就通过补抹门抹掉一个输入分频器的脉冲，相当于本地振荡频率降低；相反，若示出本地频率低了时就在分频器输入端的两个输入脉冲间插入 一个脉冲，相当于本地振荡频率上升，从而了达到同步的目的。 思考题：BS2恢复的时钟是否有抖动的情况，为什么？试分析BS2抖动的区间有多大？如何减小这个抖动的区间？ 有抖动的存在，是因为可变分频器的存在使得下一个时钟沿的到来时间不确定，从而引入了相位抖动。而这种引入的误差是无法消除的。减小相位抖动的方法就是将分频器的分频数提高。
实验二十 模拟锁相环实验 实验项目一 VCO 自由振荡观测 （1）示波器CH1接TH8，CH2接TH4输出，对比观测输入及输出波形。 实验项目二 同步带测量 （1） 示波器CH1接13号模块TH8模拟锁相环输入，CH2接TH4输出BS1，观察TH4 输出处于锁定状态。将正弦波频率调小直到输出波形失锁，此时的频率大小f1为 400Hz ；将频率调大，直到TH4输出处于失锁状态，记下此时频率f2为 9.25kHz 。 对比波形可以发现TH8与TH4信号输入与输出错位半个周期 如右图所示，方波抖动，说明处于失锁状态。 记下两次波形失锁的频率，可计 算 出 同 步 带 f=9.25KHz-400Hz=8.85KHz 。
实验一 模拟锁相环模块 一、实验原理和电路说明 模拟锁相环模块在通信原理综合实验系统中可作为一个独立的模块进行测试。在系统工作中模拟锁相环将接收端的256KHz 时钟锁在发端的256KHz 的时钟上，来获得系统的同步时钟，如HDB3接收的同步时钟及后续电路同步时钟。 f 0=256K H z 64K H z U P 04U P 03B U P 02 U P 01512K H z 分频器÷4 分频器÷8 H D B 3 环路 滤波器 放大器图 2.1.1 模拟锁相环组成框图 T P P 02T E S T 跳线器K P 02V C O T P P 03T P P 06 T P P 04T P P 05 256K b itp s T P P 07带通滤波器 T P P 01 U P 03A 64K H z 该模块主要由模拟锁相环UP01（MC4046）、数字分频器UP02（74LS161）、D 触发器UP04（74LS74）、环路滤波器和由运放UP03（TEL2702）及阻容器件构成的输入带通滤波器（中心频率：256KHz ）组成。在UP01内部有一个振荡器与一个高速鉴相器组成。该模拟锁相环模块的框图见图2.1.1。因来自发端信道的HDB3码为归零码，归零码中含有256KHz 时钟分量，经UP03B 构成中心频率为256KHz 有源带通滤波器后，滤出256KHz 时钟信号，该信号再通过UP03A 放大，然后经UP04A 和UP04B 两个除二分频器（共四分频）变为64KHz 信号，进入UP01鉴相输入A 脚；VCO 输出的512KHz 输出信号经UP02进行八分频变为64KHz 信号，送入UP01的鉴相输入B 脚。经UP01内部鉴相器鉴相之后的误差控制信号经环路滤波器滤波送入UP01的压控振荡器输入端；WP01可以改变模拟锁相环的环路参数。正常时，VCO 锁定在外来的256KHz 频率上。 模拟锁相环模块各跳线开关功能如下：
实验一、PCM编译码实验 实验步骤 1. 准备工作：加电后，将交换模块中的跳线开关KQ01置于左端PCM编码位置，此时MC145540工作在PCM编码状态。 2. PCM串行接口时序观察 （1）输出时钟和帧同步时隙信号观测：用示波器同时观测抽样时钟信号（TP504）和输出时钟信号（TP503），观测时以TP504做同步。分析和掌握PCM编码抽样时钟信号与输出时钟的对应关系（同步沿、脉冲宽度等）。 （2）抽样时钟信号与PCM编码数据测量：用示波器同时观测抽样时钟信号（TP504）和编码输出数据信号端口（TP502），观测时以TP504做同步。分析和掌握PCM编码输出数据与抽样时钟信号（同步沿、脉冲宽度）及输出时钟的对应关系。 3. PCM编码器 （1）方法一： （A）准备：将跳线开关K501设置在测试位置，跳线开关K001置于右端选择外部信号,用函数信号发生器产生一个频率为1000Hz、电平为2Vp-p的正弦波测试信号送入信号测试端口J005和J006（地）。 （B）用示波器同时观测抽样时钟信号（TP504）和编码输出数据信号端口（TP502），观测时以TP504做同步。分析和掌握PCM编码输出数据与抽样时钟信号（同步沿、脉冲宽度）及输出时钟的对应关系。分析为什么采用一般的示波器不能进行有效的观察。 （2）方法二： （A）准备：将输入信号选择开关K501设置在测试位置，将交换模块内测试信号选择开关K001设置在内部测试信号（左端）。此时由该模块产生一个1KHz的测试信号，送入PCM编码器。（B）用示波器同时观测抽样时钟信号（TP504）和编码输出数据信号端口（TP502），观测时以内部测试信号（TP501）做同步（注意：需三通道观察）。分析和掌握PCM编码输出数据与帧同步时隙信号、发送时钟的对应关系。 4. PCM译码器 （1）准备：跳线开关K501设置在测试位置、K504设置在正常位置，K001置于右端选择外部信号。此时将PCM输出编码数据直接送入本地译码器，构成自环。用函数信号发生器产生一个频率为1000Hz、电平为2Vp-p的正弦波测试信号送入信号测试端口J005和J006（地）。 （2） PCM译码器输出模拟信号观测：用示波器同时观测解码器输出信号端（TP506）和编码器输入信号端口（TP501），观测信号时以TP501做同步。定性的观测解码信号与输入信号的关系：质量、电平、延时。 5. PCM频率响应测量：将测试信号电平固定在2Vp-p，调整测试信号频率，定性的观测解码恢复出的模拟信号电平。观测输出信号信电平相对变化随输入信号频率变化的相对关系。
PLL(Phase Locked Loop)锁相环 锁相环的基本组成 PLL(Phase Locked Loop)：为锁相回路或锁相环，用来统一整合时脉讯号，使内存能正确的存取资料。PLL用于振荡器中的反馈技术。 许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。锁相环路是一种反馈控制电路，简称锁相环（PL L,Phase-Locked Loop）。锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。锁相环通常由鉴相器（PD,Phas e Detector）、环路滤波器（LF,Loop Filter）和压控振荡器（VCO,Voltage Control led Oscillator）三部分组成，锁相环组成的原理框图如图所示。 PLL原理框图 锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成uD（t）电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压uC（t），对振荡器输出信号的频率实施控制。 锁相环的工作原理 锁相环是一种反馈电路，其作用是使得电路上的时钟和某一外部时钟的相位同步。P LL通过比较外部信号的相位和由压控晶振（VCXO）的相位来实现同步的，在比较的过程中，锁相环电路会不断根据外部信号的相位来调整本地晶振的时钟相位，直到两个信号的相位同步。在数据采集系统中，锁相环是一种非常有用的同步技术，因为通过锁相环，可以使得不同的数据采集板卡共享同一个采样时钟。因此，所有板卡上各自的本地80MHz和20MHz时基的相位都是同步的，从而采样时钟也是同步的。因为每块板卡的采样时钟都是同步的，所以都能严格地在同一时刻进行数据采集。 通过锁相环同步多块板卡的采样时钟所需要的编程技术会根据您所使用的硬件 板卡的不同而不同。对于基于PCI总线的产品（M系列数据采集卡，PCI数字化仪等），所有的同步都是通过RTSI总线上的时钟和触发线来实现的；这时，其中一块版板卡会作为主卡并且输出其内部时钟，通过RTSI线，其他从板卡就可以获得这个用于同
基于锁相环的频率合成电路设计 0 引言 锁相环简称PLL，是实现相位自动控制的一门技术，早期是为了解决接收机的同步接收问题而开发的，后来应用在电视机的扫描电路中。由于锁相技术的发展，该技术已逐渐应用到通信、导航、雷达、计算机到家用电器的各个领域。自从20 世纪70年代起，随着集成电路的发展，开始出现集成的锁相环器件、通用和专用集成单片锁相环，使锁相环逐渐变成一个低成本、使用简便的多功能器件。如今，PLL 技术主要应用在调制解调、频率合成、彩电色幅载波提取、雷达、FM立体声解码等各个领域。随着数字技术的发展，还出现了各种数字PLL器件，它们在数字通信中的载波同步、位同步、相干解调等方面起着重要的作用。随着现代电子技术的飞快发展，具有高稳定性和准确度的频率源已经成为科研生产的重要组成部分。高性能的频率源可通过频率合成技术获得。随着大规模集成电路的发展，锁相式频率合成技术占有越来越重要的地位。由一个或几个高稳定度、高准确度的参考频率源通过数字锁相频率合成技术可获得高品质的离散频率源。 1 锁相环及频率合成器的原理 1．1 锁相环原理 PLL是一种反馈控制电路，其特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。因PLL可以实现输出信号频率对输入信号频率的自动跟踪，所以PLL通常用于闭环跟踪电路。PLL在工作的过程中，当输出信号的频率与输入信号的频率相同时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是PLL名称的由来。PLL通常由鉴相器(PD)、环路滤波器(LF)和压控振荡器(VCO)三部分组成，PLL组成的原理框图如图1所示。 PLL中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成uD(t)电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压uC(t)，对振荡器输出信号的频率实施控制。鉴相器通常由模拟乘法器组成，利用模拟乘法器组成的鉴相器电路如图2所示。
学生实验报告书 实验课程名称 开课学院 指导教师姓名 学生姓名 学生专业班级 200-- 200学年第学期
实验教学管理基本规范 实验是培养学生动手能力、分析解决问题能力的重要环节；实验报告是反映实验教学水平与质量的重要依据。为加强实验过程管理，改革实验成绩考核方法，改善实验教学效果，提高学生质量，特制定实验教学管理基本规范。 1、本规范适用于理工科类专业实验课程，文、经、管、计算机类实验课程可根据具体情况参 照执行或暂不执行。 2、每门实验课程一般会包括许多实验项目，除非常简单的验证演示性实验项目可以不写实验 报告外，其他实验项目均应按本格式完成实验报告。 3、实验报告应由实验预习、实验过程、结果分析三大部分组成。每部分均在实验成绩中占一 定比例。各部分成绩的观测点、考核目标、所占比例可参考附表执行。各专业也可以根据具体情况，调整考核内容和评分标准。 4、学生必须在完成实验预习内容的前提下进行实验。教师要在实验过程中抽查学生预习情况， 在学生离开实验室前，检查学生实验操作和记录情况，并在实验报告第二部分教师签字栏签名，以确保实验记录的真实性。 5、教师应及时评阅学生的实验报告并给出各实验项目成绩，完整保存实验报告。在完成所有 实验项目后，教师应按学生姓名将批改好的各实验项目实验报告装订成册，构成该实验课程总报告，按班级交课程承担单位（实验中心或实验室）保管存档。 6、实验课程成绩按其类型采取百分制或优、良、中、及格和不及格五级评定。
实验课程名称：__通信原理_____________
图3-2 2FSK调制器各点的时间波形 本次综合设计实验调制部分正是采用此方法设计的。整个调制系统包括：载波振荡器、分频器、反相器、调制器与加法器等单元电路组成。 2FSK）信号常用解调方法有很多种，在设计中利用过零检测法。 过零检测法是利用信号波形在单位时间内与零电平轴交叉的次数来测定信号频率。解调系 所示电路：
南京机电职业技术学院 毕业设计(论文) 题目 40MHz简易锁相环的设计 系部电子工程系专业电子信息技术工程 姓名王鑫学号 G1210145 指导教师吕彬森 2015 年 04 月09日
摘要 在无线收发信机电路中，除了发射机和接收机外，还有一个非常重要的部分就是本地振荡电路。为了保证本地振荡模块输出信号的频率稳定性和较低的相位噪声，通常本振采用锁相环技术来实现，特别在无线通信领域。 本文阐述了锁相环的基本结构和工作原理，从锁相环稳定性的角度出发，给出了无线通信电路中使用40MHz 锁相环的电路设计，并且将方案中锁相环电路进行了仿真，最终满足40MHz 锁相环的设计要求。 关键词：锁相环；鉴相器；压控振荡器
Abstract（外语专业的需要） 【英文摘要正文输入】 In the wireless transceiver circuit, in addition to the transmitter and the receiver, there is a very important part of the local oscillator circuit is. In order to ensure the stability of the local oscillator module, output signal frequency and low phase noise, the vibration by using phase locked loop technique, especially in the field of wireless communications. This paper introduces the basic structure and working principle of the phase-locked loop PLL, starting from the stability of the 40MHz PLL circuit design is given of the use of wireless communication circuit, and the scheme of PLL circuit simulation, and ultimately meet the design requirements of 40MHz phase locked loop. Keywords: Attenuation network; Attenuation quantity; Amplifier; broadband
通信原理实验报告三数字锁相环实验
实验3数字锁相环实验 一、实验原理和电路说明 在电信网中，同步是一个十分重要的概念。同步的种类很多，有时钟同步、比特同步等等，其最终目的使本地终端时钟源锁定在另一个参考时钟源上，如果所有的终端均采用这种方式，则所有终端将以统一步调进行工作。 同步的技术基础是锁相，因而锁相技术是通信中最重要的技术之一。锁相环分为模拟锁相环与数字锁相环，本实验将对数字锁相环进行实验。 图2.2.1 数字锁相环的结构 数字锁相环的结构如图所示，其主要由四大部分组成：参考时钟、多模分频器（一般为三种模式：超前分频、正常分频、滞后分频）、相位比较（双路相位比较）、高倍时钟振荡器（一般为参考时钟的整数倍，此倍数大于20）等。数字锁相环均在FPGA内部实现，其工作过程如图所示。
T1时刻T2时刻T3时刻T4时刻 图2.2.2 数字锁相环的基本锁相过程与数字锁相环的基本特征 在图，采样器1、2构成一个数字鉴相器，时钟信号E、F对D信号进行采样，如果采样值为01，则数字锁相环不进行调整（÷64）；如果采样值为00，则下一个分频系数为（1/63）；如果采样值为11，则下一分频系数为（÷65）。数字锁相环调整的最终结果使本地分频时钟锁在输入的信道时钟上。 在图中也给出了数字锁相环的基本锁相过程与数字锁相环的基本特征。在锁相环开始工作之前的T1时该，图中D点的时钟与输入参考时钟C没有确定的相关系，鉴相输出为00，则下一时刻分频器为÷63模式，这样使D点信号前沿提前。在T2时刻，鉴相输出为01，则下一时刻分频器为÷64模式。由于振荡器为自由方式，因而在T3时刻，鉴相输出为11，则下一时刻分频器为÷65模式，这样使D点信号前沿滞后。这样，可变分频器不断在三种模式之间进行切换，其最终目的使D点时钟信号的时钟沿在E、F时钟上升沿之间，从而使D 点信号与外部参考信号达到同步。 在该模块中，各测试点定义如下： 1、TPMZ01：本地经数字锁相环之后输出时钟（56KHz） 2、TPMZ02：本地经数字锁相环之后输出时钟（16KHz） 3、TPMZ03：外部输入时钟÷4分频后信号（16KHz） 4、TPMZ04：外部输入时钟÷4分频后延时信号（16KHz） 5、TPMZ05：数字锁相环调整信号
心电图机走纸控制电路原理 ECG-651l型心电图机是目前国内各级医院使用量最多的一款机型。发现该机走纸控制电路是最易发生故障的部分之一，现将本机型的走纸控制电路原理的详细分析呈给同行。该电路由纸速转换电路马达转速控制脉冲产生电路和锁相环稳速控制电路组成。 l 纸速转换电路 走纸速度转换电路由转换开关SW213、SW214和RS触发器IC208A、IC208B以及控制门IC205B、IC205D组成。当整机通电后，初始化电路送出一个正脉冲首先加在IC208的输入端第8脚上，将触发器IC208A的输出端第9脚触发置零。此时IC205B或非门的第8脚也为低电平，使IC209第6脚送来的脉冲信号能顺利通过这个或非门，然后和IC209的4脚送出的脉冲相与后由IC205第11脚输出作为纸速25mm／s的马达转速控制脉冲，脉冲频率为256Hz。由于初始化电路将IC208第9脚置零，第6脚输出必然为高电平，通过非门IC21le 的反相启动发光二极管LED224工作，使纸速显示在25mm／s的状态。当将50mm／s的纸速开关按下后，RS触发器被触发翻转；IC208第9脚输出高电平，此时将IC205B或非门封闭使其输出端第10脚输出IC205D门的第12脚为低电平控制由IC209第4脚送来的脉冲信号通过IC205D的反相，由第11脚输出作为纸速50mm／s的基准控制脉冲，脉冲频率为512Hz IC208第6脚输出的高电平还通过反向门IC211A驱动IED223点亮使纸速显示在50mm／s的状态。 走纸马达的走或停是由Q203基极电平决定的，故IC202在驱动LED214灯亮时，同时对Q203基极输送一个高电平使其截止马达即按设定的速度旋转反之则停止转动。Q203与R238和R239还起到了过流保护作用，防止因卡纸使马达损坏，在正常情况下保护电路不起作用，只有负载过重使马达电流过大时，在电阻R239上的压降足以导致Q203的导道，保护电路才起作用，走纸马达因失去驱动信号而停止工作。 2 马达转速控制脉冲产生电路 ZD201、R233、X20l、Q204和IC209组成控制脉冲产生电路，晶振器X20l产生上限频率32.768kHz的振荡信号，由稳压二极管ZD20和R233组成的稳压电路是为X201提供一个恒定的电压，以稳定振荡频率，这个振荡信号经Q204放大整形后送到分频器IC209 10脚作128或64分频后得到一个频率为256Hz或512Hz的基准频率方波脉冲由IC209第6脚输出，作为走纸速度为25mm／s或50mm／s的控制脉冲。 3 锁相环稳速控制电路 由于临床对心电图诊断的特殊要求，心电图机在记录信号时要求走纸速度十分精确，这
基于Matlab的数字锁相环的仿真设计 摘要：锁相环是一个能够跟踪输入信号相位变化的闭环自动跟踪系统。它广泛应用于无线电的各个领域，并且，现在已成为通信、雷达、导航、电子仪器等设备中不可缺少的一部分。然而由于锁相环设计的复杂性，用SPICE对锁相环进行仿真，数据量大，仿真时间长，而且需进行多次仿真以提取设计参数，设计周期长。本文借助于Matlab中Simulink仿真软件的灵活性、直观性，在Simulink 中利用仿真模块搭建了全数字锁相环的仿真模型。先借助模拟锁相环直观形象、易于理解的特点，通过锁相环在频率合成方面的应用，先对模拟锁相环进行了仿真，对锁相环的工作原理进行了形象的说明。在模拟锁相环的基础上，重新利用仿真模块搭建了全数字锁相环的仿真模型，通过仿真达到了设计的目的，验证了此全数字锁相环完全能达到模拟锁相环的各项功能要求。 关键词：锁相环，压控振荡器，锁定，Simulink，频率合成，仿真模块 1引言 1932年法国的H.de Bellescize提出同步捡波的理论，首次公开发表了对锁相环路的描述。到1947年，锁相环路第一次应用于电视接收机的水平和垂直扫描的同步。到70年代，随着集成电路技术的发展，逐渐出现集成的环路部件、通用单片集成锁相环路以及多种专用集成锁相环路，锁相环路逐渐变成了一个成本低、使用简便的多功能组件，为锁相技术在更广泛的领域应用提供了条件。锁相环独特的优良性能使其得到了广泛的应用，其被普遍应用于调制解调、频率合成、电视机彩色副载波提取、FM立体声解码等。随着数字技术的发展，相应出现了各种数字锁相环，它们在数字信号传输的载波同步、位同步、相干解调等方面发挥了重要的作用。而Matlab强大的数据处理和图形显示功能以及简单易学的语言形式使Matlab在工程领域得到了非常广泛的应用，特别是在系统建模与仿真方面，Matlab已成为应用最广泛的动态系统仿真软件。利用MATLAB建模可以快速地对锁相环进行仿真进而缩短开发时间。 1.1选题背景与意义 Matlab是英文MATrix LABoratory（矩阵实验室）的缩写。1980年，时任美国新墨西哥大学计算机系主任的Cleve Moler教授在给学生讲授线性代数课程时，为使学生从繁重的数值计算中解放出来，用FORTRAN语言为学生编写了方便使用Linpack和Eispack的接口程序并命名为MATLAB，这便是MATLAB的雏形。经过几年的校际流
数字锁相环试验讲义 一、锁相环的分类 模拟、数字如何定义？何谓数字锁相环。是指对模拟信号进行采样量化之后（数字化）的“数字信号”的处理中应用的锁相环，还是指的对真正的“数字信号”如时钟波形进行锁定的锁相环？ 二、数字锁相环的实际应用 欲成其事，先明其义。 现代数字系统设计中，锁相环有什么样的作用。 1）在ASIC设计中的应用。 主要应用领域：窄带跟踪接收；锁相鉴频；载波恢复；频率合成。 例一：为了达到ASIC设计对时钟的要求,许多工程师都在他们的设计中加入了锁相环(PLL)。PLL有很多理想的特性，例如可以倍频、纠正时钟信号的占空比以及消除时钟在分布中产生的延迟等。这些特性使设计者们可以将价格便宜的低频晶振置于芯片外作为时钟源，然后通过在芯片中对该低频时钟源产生的信号进行倍频来得到任意更高频率的内部时钟信号。同时，通过加入PLL，设计者还可以将建立-保持时间窗与芯片时钟源的边沿对齐，并以此来控制建立-保持时间窗和输入时钟源与输出信号之间的延迟。 2）在信号源产生方面的应用 例二：由于无线电通信技术的迅速发展，对振荡信号源的要求也在不断提高。不但要求它的频率稳定度和准确度高，而且要求能方便地改换频率。实现频率合成有多种方法，但基本上可以归纳为直接合成法与间接合成法（锁相环路）两大类。 3）无线通信领域的实际应用 例三：GSM手机的频率系统包括参考频率锁相环，射频本振锁相环、中频本振锁相环。 广义的数字锁相环包括扩频通信中的码跟踪。 三、数字锁相环的基本原理 一般数字锁相环路的组成与模拟锁相环路相同，即也是由相位检波器、环路滤波器和本地振荡器等基本部件构成，但这些部件全部采用数字电路。具体来说数字锁相环由：数字鉴相器、数字环路滤波器、NCO和分频器组成。 四、实际应用中的数字锁相环的实现方法 PLL的结构和功能看起来十分简单，但实际上却非常复杂，因而即使是最好的电路设计者也很难十分顺利地完成PLL的设计。 在实际应用中，针对数字信号或数字时钟的特点，数字锁相环多采用超前滞后型吞吐脉冲的锁相环路来实现。 下面的框图是一个实用的数字锁相环的实现框图。
锁相环路 主要内容： 模块介绍 项目训练 1、模块介绍 1.1 锁相环路基本工作原理 图6-1 锁相环路的基本组成框架 鉴相器（PD ）：用以比较i u 、o u 相位， 输出反映相位误差 的电压()D u t 。 环路滤波器（LF ）：用以滤除误差信号中的高频分量和噪声，提高系统稳定性。 压控振荡器（VCO ）：在()C u t 控制下输出相应频率o f 。 图6-2 o U 与i U 的频率和相位之间的关系 两个正弦信号的频率和相位之间的关系如图6-2所示，若能保证两个信号之间的相位差恒定，则这两个信号的频率必相等。 若i o ωω≠，则称电路处于失锁状态，()i u t 和()o u t 之间产生相位变化，鉴相器
输出误差电压()D u t ，它与瞬时误差相位成正比，经过环路滤波，滤除了高频分量和噪声而取出缓慢变化的电压()C u t ，控制VCO 的角频率o ω，去接近i ω。最终使 i o ωω=，相位误差为常数，环路锁定，这时相位误差称为剩余相位误差或稳态相 位误差。 1. 2 锁相环路的相位模型及性能分析 一、鉴相器(PD) 设压控振荡器的输出电压为 [])(cos )(o 0o om o t t U t u ?ω+= ωo0 是压控振荡器未加控制电压固有振荡角频率， ?o(t)是以ωo0为参考的瞬时相位， 环路输入电压为)sin()(i im i t U t u ω=， 其相位可改写为)()(i o0o0i o0i t t t t t ?ωωωωω+=-+=， 则()i u t 与()o u t 之间的瞬时相位差为)()()(o i e t t t ???-=， 设鉴相器具有正弦鉴相特性，则[])(sin )(e d D t A t u ?=。 二、压控振荡器(VCO) 在c u = 0 附近，控制特性近似线性： o o0o c ()()t A u t ωω=+ o rad /(s )A V ?式中，是控制灵敏度（增益系数），单位 可见压控振荡器是一个理想的积分器，将积分符号用微分算子p =d/d t 的 倒数表示，则得 )()(c o o t u p A t = ? 1. 3 集成锁相环路 按电路构成分类，继承锁相环分为模拟锁相环和数字锁相环；按用途分类，集成锁相环分为通用PLL 和专用PLL 。