通信原理实验报告三数字锁相环实验
实验3数字锁相环实验
一、实验原理和电路说明
在电信网中，同步是一个十分重要的概念。同步的种类很多，有时钟同步、比特同步等等，其最终目的使本地终端时钟源锁定在另一个参考时钟源上，如果所有的终端均采用这种方式，则所有终端将以统一步调进行工作。
同步的技术基础是锁相，因而锁相技术是通信中最重要的技术之一。锁相环分为模拟锁相环与数字锁相环，本实验将对数字锁相环进行实验。
图2.2.1 数字锁相环的结构
数字锁相环的结构如图所示，其主要由四大部分组成：参考时钟、多模分频器（一般为三种模式：超前分频、正常分频、滞后分频）、相位比较（双路相位比较）、高倍时钟振荡器（一般为参考时钟的整数倍，此倍数大于20）等。数字锁相环均在FPGA内部实现，其工作过程如图所示。
T1时刻T2时刻T3时刻T4时刻
图2.2.2 数字锁相环的基本锁相过程与数字锁相环的基本特征
在图，采样器1、2构成一个数字鉴相器，时钟信号E、F对D信号进行采样，如果采样值为01，则数字锁相环不进行调整（÷64）；如果采样值为00，则下一个分频系数为（1/63）；如果采样值为11，则下一分频系数为（÷65）。数字锁相环调整的最终结果使本地分频时钟锁在输入的信道时钟上。
在图中也给出了数字锁相环的基本锁相过程与数字锁相环的基本特征。在锁相环开始工作之前的T1时该，图中D点的时钟与输入参考时钟C没有确定的相关系，鉴相输出为00，则下一时刻分频器为÷63模式，这样使D点信号前沿提前。在T2时刻，鉴相输出为01，则下一时刻分频器为÷64模式。由于振荡器为自由方式，因而在T3时刻，鉴相输出为11，则下一时刻分频器为÷65模式，这样使D点信号前沿滞后。这样，可变分频器不断在三种模式之间进行切换，其最终目的使D点时钟信号的时钟沿在E、F时钟上升沿之间，从而使D 点信号与外部参考信号达到同步。
在该模块中，各测试点定义如下：
1、TPMZ01：本地经数字锁相环之后输出时钟（56KHz）
2、TPMZ02：本地经数字锁相环之后输出时钟（16KHz）
3、TPMZ03：外部输入时钟÷4分频后信号（16KHz）
4、TPMZ04：外部输入时钟÷4分频后延时信号（16KHz）
5、TPMZ05：数字锁相环调整信号
二、实验仪器
1、J H5001通信原理综合实验系统一台
2、20MHz双踪示波器一台
3、函数信号发生器一台
三、实验目的
1、了解数字锁相环的基本概念
2、熟悉数字锁相环与模拟锁相环的指标
3、掌握全数字锁相环的设计
四、实验内容
准备工作：用函数信号发生器产生一个64KHz的TTL信号送入数字数字信号测试端口J007（实验箱左端）。
1.锁定状态测量
用示波器同时测量TPMZ03、TPMZ02的相位关系，测量时用TPMZ03同步；在理论上，环路锁定时该两信号应为上升沿对齐。
2.数字锁相环的相位抖动特性测量
数字锁相环在锁定时，输出信号存在相位抖动是数字锁相环的固有特征。测量时，以TPMZ03为示波器的同步信号，用示波器测量TPMZ02，仔细调整示波器时基，使示波器刚好容纳TPMZ02的一个半周期，观察其上升沿。可以观察到其上升较粗（抖动），其宽度与TPMZ02周期的比值的一半即为数字锁相环的时钟抖动。
3.锁定频率测量和分频比计算
将函数信号发生器设置在记数状态（频率计）。参见数字锁相环的结构如图数字锁相环的结构，测量各点频率。记录测量结果，计算分频比。
4.锁定过程观测
（1）用示波器同时观测TPMZ03、TPMZ02的相位关系，测量时用TPMZ03同步；复位通信原理综合实验系统，则FPGA进行初始化，数字锁相环进行重锁状态。此时，观
察它们的变化过程（锁相过程）。
（2）用示波器测量TPMZ05波形，复位通信原理综合实验系统，观察调整的变化过程。
5.同步带测量
（1）用函数信号发生器产生一个64KHz的TTL信号送入数字信号测试端口J007。用示波器同时测量TPMZ03、TPMZ02的相位关系，测量时用TPMZ03同步；正常时环路
锁定，该两信号应为上升沿对齐。
（2）缓慢增加函数信号发生器输出频率，直至TPMZ03、TPMZ02两点波形失步，记录下失步前的频率。
（3）调整函数信号发生器频率，使环路锁定。缓慢降低函数信号发生器输出频率，直至TPMZ03、TPMZ02两点波形失步，记录下失步前的频率。
（4）计算同步带。
6.捕捉带测量
（1）用函数信号发生器产生一个64KHz的TTL信号送入数字信号测试端口J0007。用示波器同时测量TPMZ03、TPMZ02的相位关系，测量时用TPMZ03同步；在理论上，
环路锁定时该两信号应为上升沿对齐。
（2）增加函数信号发生器输出频率，使TPMZ03、TPMZ02两点波形失步；然后缓慢降低函数信号发生器输出频率，直至TPMZ03、TPMZ02两点波形同步。记录下同步
一刻的频率。
（3）降低函数信号发生器输出频率，使TPMZ03、TPMZ02两点波形失步；然后缓慢增加函数信号发生器输出频率，直至TPMZ03、TPMZ02两点波形同步。记录下同步
一刻的频率。
（4）计算捕捉带。
7.调整信号脉冲观测
（1）用函数信号发生器产生一个64KHz的TTL信号送入数字数字信号测试端口J0007。
用示波器观测数字锁相环调整信号TPMZ05处波形。
（2）增加或降低函数信号发生器输出频率，观测TPMZ05处波形的变化规律。
五、实验结果
1、锁定状态测量
2、数字锁相环的相位抖动特性测量
3、锁定过程观测。
4、同步带测量
5、捕捉带测量
数字通信原理实验报告 指导老师学生姓名 学号 专业班级宋虹 ************* *********************
实验_ --------------------------------------- 2实验目的 ---------------------------------------- 2实验内容 ---------------------------------------- 2基本原理 ---------------------------------------- 2实验步骤 ---------------------------------------- 9实验结果 ---------------------------------------- 11
实验一数字基带信号 一、实验目的 1、了解单极性码、双极性码、归零码、不归零码等基带信号波形特点。 2、掌握AMI、HDB,码的编码规则。 3、掌握从HDB,码信号中提取位同步信号的方法。 4、掌握集中插入帧同步码时分复用信号的帧结构特点。 5、了解HDB, （AMI）编译码集成电路CD22103o 二、实验内容 1、用示波器观察单极性非归零码（NRZ）、传号交替反转码（AMI）、三阶高密度双极性 码（HDB,）、整流后的AMI码及整流后的HDB,码。 2、用示波器观察从HDB,码中和从AMI码中提取位同步信号的电路中有关波形。 3、用示波器观察HDB,、AMI译码输岀波形。 基本原理 本实验使用数字信源模块和HDBs编译码模块。 1、数字信源 本模块是整个实验系统的发终端，模块内部只使用+5V电压，其原理方框图如图1-1所示，电原理图如图1-3所示（见附录）。本单元产生NRZ信号，信号码速率约为170. 5KB, 帧结构如图1-2所示。帧长为24位，其中首位无泄义，第2位到第8位是帧同步码（7位巴克码1110010）,另外16位为2路数据信号，每路8位。此NRZ信号为集中插入帧同步码时分复用信号，实验电路中数据码用红色发光二极管指示，帧同步码及无左义位用绿色发光二极管指示。发光二极管亮状态表示1码，熄状态表示0码。 本模块有以下测试点及输入输岀点： ?CLK 晶振信号测试点 ?BS-0UT 信源位同步信号输岀点/测试点（2个） ?FS 信源帧同步信号输出点/测试点 ?NRZ-OUT（AK）NRZ信号（绝对码）输岀点/测试点（4个） 图1-1中各单元与电路板上元器件对应关系如下：
通信原理实验平台依据国内主流教材内容设计，涵盖数字基带传输、数字调制模拟信号数字化、同步技术、信道编码等主要教学内容，实验平台的技术方案与教材一致，使理论教学与实验教学实现无缝衔接。通过实验既能加深对理论的理解又能用学习理论指导实验，避免互相脱节的麻烦，获得理论与实践的双赢。 本实验平台共由24个实验模块组成，可分为信号源模块、终端编译码模块、线路编译码模块、信道调制解调模块、二次开发模块、各种测量通信接口模块，以及控制显示模块等几大类，各模块功能叙述如下： 1、液晶显示模块 显示实验模块及其工作方式以供选择。 2、键盘控制模块 （1）选择实验模块及其工作方式。 （2）学生可自己编制数字信号输入，进行编码或调制实验。 3、模拟信号源模块 提供同步正弦波、非同步信号（正弦波、三角波、方波）、音乐信号等模拟信号,可通过连 接线发送到各终端编码模块。 4、用户电话接口模块 提供用户电话接口，进行用户摘挂机检测，可发送语音信号，接收语音信号。 5、数字信号源模块 （1）CPLD可编程逻辑器件，编程输出各种数字信号 （2）通过计算机输入数字数据信号 （3）薄膜键盘键入编制数字信号 （4）EPM240芯片，学生二次开发编程输出各种数字信号、控制信号等 6、噪声源模块 提供白噪声信号，可加入到调制信道中模仿信道噪声干扰。 7、抽样定理与PAM实验系统 完成抽样定理的验证实验，及PAM通信系统实验。 注：提供多种频率的方波及窄脉冲信号抽样 8、PCM编译码系统模块 完成PCM的编码、译码实验； 完成两路PCM编码数字信号时分复用/解复用实验。
注：可改变时分复用的时隙位置，时分可复用路数及进行时分数据交换，加深学生对时分复用概念的理解 9、增量调制的编码模块 完成增量调制的编码实验，可进行模块或系统实验。 注：提供了三种编码时钟 10、增量调制的译码模块 完成增量调制的译码实验，可进行独立模块或系统实验。 注：提供了对应的三种译码时钟 11、AMI/HDB3编译码系统模块 完成AMI编译码功能、HDB3编译码功能。 注：提供对全“1”、全“0”、伪随机码、手工编制数字信号等进行编码译码 12、卷积编码实验模块 完成卷积编码实验。 注：通过对地址开关拨动编制数字信号输入，可模拟在信道中插入误码，分析卷积编译码的纠错能力 13、卷积译码实验模块 完成卷积译码实验。 14、VCO数字频率合成器模块 完成对1KHz、2KHz和外加数字信号的倍频输出。 15、频移键控FSK（ASK）调制模块 完成频移键控FSK调制实验, ASK调制实验。 注：①可对方波，伪随机码，计算机数据等信号的调制输出； ②可对已调信号进行放大或衰减输出； ③可在已调信号中加入噪声，模拟信道干扰 ④可完成本实验箱的自环单工通信实验，也可完成两台实验箱间的双工通信实验 16、频移键控FSK（ASK）解调模块 完成频移键控FSK解调实验，ASK解调实验。 17、相移键控BPSK（DPSK）调制模块 完成相移键控BPSK（DPSK）调制实验。 注：①可对方波，伪随机码，及计算机数据等信号进行调制输出；
中南大学 数字通信原理实验报告指导老师***** 学生姓名*** 学号*********** 专业班级*****************
目录 实验四 ----------------------------------------2 实验目的 ----------------------------------------2 实验内容 ----------------------------------------2基本原理 ----------------------------------------2实验步骤 ----------------------------------------9 实验结果 ----------------------------------------11
实验四数字解调与眼图 一、实验目的 1. 掌握2DPSK相干解调原理。 2. 掌握2FSK过零检测解调原理。 二、实验内容 1. 用示波器观察2DPSK相干解调器各点波形。 2. 用示波器观察2FSK过零检测解调器各点波形。 3．用示波器观察眼图。 三、基本原理 可用相干解调或差分相干解调法（相位比较法）解调2DPSK信号。在相位比较法中，要求载波频率为码速率的整数倍，当此关系不能满足时只能用相干解调法。本实验系统中，2DPSK载波频率等码速率的13倍，两种解调方法都可用。实际工程中相干解调法用得最多。2FSK信号的解调方法有：包络括检波法、相干解调法、鉴频法、过零检测法等。 图4-1 数字解调方框图 （a）2DPSK相干解调（b）2FSK过零检测解调 本实验采用相干解调法解调2DPSK信号、采用过零检测法解调2FSK信号。2DPSK模块内部使用+5V、+12V和-12V电压，2FSK模块内部仅使用+5V电压。图4-1为两个解调器的原理方框图，其电原理图如图4-2所示（见附录）。
信息科学与工程学院 课程：数字通信原理 题目：通信原理实验报告 专业班级： 学生姓名： 学号：
2017年12月1日
目录 实验一数字基带信号....................................二实验二数字调制......................................十六实验四数字解调与眼图..............................二十三
实验一数字基带信号 一、实验目的 1、了解单极性码、双极性码、归零码、不归零码等基带信号波形特点。 2、掌握AMI、HDB 3 码的编码规则。 3、掌握从HDB 3 码信号中提取位同步信号的方法。 4、掌握集中插入帧同步码时分复用信号的帧结构特点。 5、了解HDB 3 （AMI）编译码集成电路CD22103。 二、实验内容 1、用示波器观察单极性非归零码（NRZ）、传号交替反转码（AMI）、三阶 高密度双极性码（HDB 3）、整流后的AMI码及整流后的HDB 3 码。 2、用示波器观察从HDB 3 码中和从AMI码中提取位同步信号的电路中有关波形。 3、用示波器观察HDB 3 、AMI译码输出波形。 三、基本原理 本实验使用数字信源模块和HDB 3 编译码模块。 1、数字信源 本模块是整个实验系统的发终端，模块内部只使用+5V电压，其原理方框图如图1-1所示，电原理图如图1-3所示（见附录）。本单元产生NRZ信号，信号码速率约为170.5KB，帧结构如图1-2所示。帧长为24位，其中首位无定义，第2位到第8位是帧同步码（7位巴克码1110010），另外16位为2路数据信号，每路8位。此NRZ信号为集中插入帧同步码时分复用信号，实验电路中数据码用红色发光二极管指示，帧同步码及无定义位用绿色发光二极管指示。发光二极管亮状态表示1码，熄状态表示0码。 本模块有以下测试点及输入输出点： ? CLK 晶振信号测试点 ? BS-OUT 信源位同步信号输出点/测试点（2个） ? FS 信源帧同步信号输出点/测试点 ? NRZ-OUT(AK) NRZ信号(绝对码)输出点/测试点（4个） 图1-1中各单元与电路板上元器件对应关系如下： ?晶振CRY：晶体；U1：反相器7404 ?分频器U2：计数器74161；U3：计数器74193；U4：计
1.锁相环的基本原理和模型 在并网逆变器系统中，控制器的信号需要与电网电压的信号同步，锁相环通过检测电网电压相位与输出信号相位之差，并形成反馈控制系统来消除误差，达到跟踪电网电压相位和频率的目的。一个基本的锁相环结构如图1-1所示，主要包括鉴相器，环路滤波器，压控振荡器三个部分。 图1-1 基本锁相环结构 鉴相器的主要功能是实现锁相环输出与输入的相位差检测；环路滤波器的主要作用应该是建立输入与输出的动态响应特性，滤波作用是其次；压控振荡器所产生的所需要频率和相位信息。 PLL 的每个部分都是非线性的，但是这样不便于分析设计。因此可以用近似的线性特性来表示PLL 的控制模型。 鉴相器传递函数为：)(Xo Xi Kd Vd -= 压控振荡器可以等效为一个积分环节，因此其传递函数为：S Ko 由于可以采用各种类型不同的滤波器（下文将会讲述），这里仅用)(s F 来表示滤波器的传递函数。 综合以上各个传递函数，我们可以得到，PLL 的开环传递函数，闭环传递函数和误差传递函数分别如下： S s F K K s G d o op )()(=，)()()(s F K K S s F K K s G d o d o cl +=，) ()(s F K K S S s H d o += 上述基本的传递函数就是PLL 设计和分析的基础。 2.鉴相器的实现方法 鉴相器的目的是要尽可能的得到准确的相位误差信息。可以使用线电压的过零检测实现，但是由于在电压畸变的情况下，相位信息可能受到严重影响，因此需要进行额外的信号处理，同时要检测出相位信息，至少需要一个周波的时间，动态响应性能可能受到影响。 一般也可以使用乘法鉴相器。通过将压控振荡器的输出与输入相乘，并经过一定的处理得到相位误差信息。 在实际的并网逆变器应用中还可以在在同步旋转坐标系下进行设计，其基本的目的也是要得的相差的数值。同步旋转坐标系下的控制框图和上图类似，在实际使用中，由于pq 理论在电网电压不平衡或者发生畸变使得性能较差，因而较多的使用dq 变换，将采样得到的三相交流电压信号进行变化后与给定的直流参考电压进行比较。上述两种方法都使用了近似，利用在小角度时正弦函数值约等于其角度，因而会带来误差，这个误差是人为近似导致的误差，与我们要得到的相位误差不是一个概念，最终的我们得到相位误差是要形成压控振荡器的输入信号，在次激励下获得我们所需要的频率和相位信息。 2.1乘法鉴相器
《数字通信原理与技术》实验报告 学院：江苏城市职业学院 专业：计算机科学与技术 班级： 姓名：___________ 学号： ________
实验一熟悉MATLAB环境 一、实验目的 （1）熟悉MATLAB的主要操作命令。 （2）掌握简单的绘图命令。 （3）用MATLAB编程并学会创建函数。 （4）观察离散系统的频率响应。 二、实验内容 (1)数组的加、减、乘、除和乘方运算。输入A=【1 2 3 4】，B=【3 4 5 6】，求C=A+B，D=A-B，E=A.*B，F=A./B，G=A.^B并用stem语句画出A、B、C、D、E、F、G。 (2)用MATLAB实现下列序列： a）x（n）=0.8n 0≦n≦15 b）x（n）=e(0.2+0.3j) 0≦n≦15 c）x（n）=3cos(0.125πn+0.2π)+0.2sin(0.25πn+0.1π) 0≦n≦15 d) 将c）中的x（n）扩展成以16为周期的函数x16（n）=x（n+16），绘出四个周期。 e) 将c）中的x（n）扩展成以10为周期的函数x10（n）=x（n+10），绘出四个周期。 (3) 绘出下列时间函数图形，对x轴、y轴以及图形上方均须加上适当的标注： a）x (t )=sin(2πt) 0≦n≦10s b) x (t)=cos(100πt)sin(πt) 0≦n≦14s 三、程序和实验结果 (1)实验结果： 1、A=[1,2,3,4] B=[3,4,5,6] C=A+B D=A-B E=A.*B F=A./B G=A.^B A =1 2 3 4 B =3 4 5 6 C =4 6 8 10 D =-2 -2 -2 -2 E =3 8 15 24 F =0.3333 0.5000 0.6000 0.6667 G =1 16 243 4096 >> stem(A) >> stem(B) >> stem(C) >> stem(D) >> stem(E) >> stem(F)
数字通信原理 实验报告 实验一AMI、HDB3编译码实验 学院计算机与电子信息学院 专业班级 姓名学号 指导教师 实验报告评分：_______
实验一 AMI、HDB3编译码实验 一、实验目的 了解由二进制单极性码变换为AMI码HDB3码的编码译码规则，掌握它的工作原理和实验方法。 二、实验内容 1．伪随机码基带信号实验 2．AMI码实验 ① AMI码编码实验 ② AMI码译码实验 ③ AMI码位同步提取实验 3．HDB3编码实验 4．HDB3译码实验 5．HDB3位同步提取实验 6．AMI和HDB3位同步提取比较实验 7．HDB3码频谱测量实验 8．书本上的HDB3码变化和示波器观察的HDB3码变化差异实验 三、基本原理:PCM信号基带传输线路码型 PCM信号在电缆信道中传输时一般采用基带传输方式，尽管是采用基带传输方式，但也不是将PCM编码器输出的单极性码序列直接送入信道传输，因为单极性脉冲序列的功率谱中含有丰富的直流分量和较多的低频分量，不适于直接送人用变压器耦合的电缆信道传输，为了获得优质的传输特性，一般是将单数性脉冲序列进行码型变换，以适应传输信道的特性。 (一)传输码型的选择 在选择传输码型时，要考虑信号的传输信道的特性以及对定时提取的要求等。归结起来，传输码型的选择，要考虑以下几个原则: 1．传输信道低频截止特性的影响 在电缆信道传输时，要求传输码型的频谱中不应含有直流分量，同时低频分量要尽量少。原因是PCM端机，再生中继器与电缆线路相连接时，需要安装变压器，以便实现远端供电(因设置无人站)以及平衡电路与不平衡电路的连接。 图1.1是表示具有远端供电时变压器隔离电源的作用，以保护局内设备。 图1.1变压器的隔离作用 由于变压器的接入，使信道具有低频截止特性，如果信码流中存在直流和低频成分，则
基本组成和锁相环电路 1、频率合成器电路 频率合成器组成： 频率合成器电路为本机收发电路的频率源，产生接收第一本机信号源和发射电路的发射 信号源，发射信号源主要由锁相环和VCO 电路直接产生。如图3-4 所示。 在现在的移动通信终端中，用于射频前端上下变频的本振源（LO ），在射频电路中起着非常 重要的作用。本振源通常是由锁相环电路（Phase-Locked Loop ）来实现。 2.锁相环： 它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域 3.锁相环基本原理： 锁相环包含三个主要的部分:⑴鉴相器(或相位比较器,记为PD 或 PC):是完成相位比较的单元, 用来比较输入信号和基准信号的之间的相位.它的输出电压正比于两个输入信号之相位差.⑵低通滤波器(LPF): 是个线性电路,其作用是滤除鉴相器输出电压中的高频分量,起平滑滤波的 作用 .通常由电阻、电容或电感等组成，有时也包含运算放大器。⑶压控振荡器（VCO ）：振
荡频率受控制电压控制的振荡器，而振荡频率与控制电压之间成线性关系。在PLL 中，压控振荡器实际上是把控制电压转换为相位。 1、压控振荡器的输出经过采集并分频； 2、和基准信号同时输入鉴相器； 3、鉴相器通过比较上述两个信号的频率差，然后输出一个直流脉冲电压； 4、控制 VCO ，使它的频率改变； 5、这样经过一个很短的时间，VCO的输出就会稳定于某一期望值。 锁相环电路是一种相位负反馈系统。一个完整的锁相环电路是由晶振、鉴相器、R 分频器、N 分频器、压控振荡器（VCO ）、低通滤波器（LFP）构成，并留有数据控制接口。 锁相环电路的工作原理是：在控制接口对R 分频器和N 分频器完成参数配置后。晶振产生 的参考频率（ Fref）经 R 分频后输入到鉴相器，同时VCO 的输出频率（ Fout）也经 N 分频后输入到鉴相器，鉴相器对这两个信号进行相位比较，将比较的相位差以电压或电流的方式 输出，并通过 LFP 滤波，加到 VCO 的调制端，从而控制 VCO 的输出频率，使鉴相器两输入端的 输入频率相等。 锁相环电路的计算公式见公式: Fout=(N/R)Fref 由公式可见，只要合理设置数值N 和 R，就可以通过锁相环电路产生所需要的高频信号。 4.锁相环芯片 锁相环的基准频率为13MHz ，通过内部固定数字频率分频器生成5KHz 或 6.25KHz 的参考频率。 VCO 振荡频率通过IC1 内部的可编程分频器分频后，与基准频率进行相位比较，产 生误差控制信号，去控制VCO，改变VCO的振荡频率，从而使VCO输出的频率满足要求。如图 3-5 所示。 N=F VCO /F R N：分频次数 F VCO： VCO 振荡频率
AMI、HDB3码实验 1、说明AMI码和HDB3码的特点，及其变换原则。 回答： AMI码的特点：1、无直流成分，低频成分也少，高频成分少，信码能量集中在fB/2处； 2、码型有了一定的检错能力，检出单个误码； 3、当连0数不多时可通过全波整流法提取时钟信息，但是连0数过多时就无法正常地提出时钟信息。 变换规则：二进码序列中“0”仍编为“0”；而二进码序列中的“1”码则交替地变为“+1”码及“-1”码。 HDB3码的特点：1、无直流成分，低频成分也少，高频成分少，信码能量集中在fB/2处； 2、码型有了一定的检错能力，检出单个误码； 3、可通过全波整流法提取时钟信息。 变换规则：(1)二进制信号序列中的“0”码在HDB3码中仍编为“0”码，二进制信号中“1”码，在HDB3码中应交替地成+1和-1码，但序列中出现四个连“0”码时应按特殊规律编码； (2)二进制序列中四个连“0”按以下规则编码：信码中出现四个连“0”码时，要将这四个连“0”码用000V或B00V取代节来代替(B和V也是“1”码，可正、可负)。这两个取代节选取原则是，使任意两个相邻v脉冲间的传号数为奇数时选用000V取代节，偶数时则选用B00V取代节。 2、示波器看到的HDB3变换规则与书本上和老师讲的有什么不同，为什么有这个差别。 回答:示波器上看到的HDB3编码器的输出P22点的波形比书本上的理论上的输出波形要延时5个码位。原因是实验电路中采用了由4个移位寄存器和与非门组成的四连零测试模块去检测二进制码流中是否有四连零，因此输出的HDB3码有5个码位的延时。 3、用滤波法在信码中提取定时信息，对于HDB3码要作哪些变换，电路中如何实现这些变换。 回答:首先，对HDB3码进行全波整流，把双极性的HDB3码变成单极性的归零码，这个在电路上是通过整流二极管实现的；然后，把归零码经晶体管调谐电路进行选频，提取时钟分量；最后，对提取的时钟分量进行整形来产生定时脉冲。 PCM实验思考题参考答案 1．PCM编译码系统由哪些部分构成?各部分的作用是什么? 回答： 其中，低通滤波器：把话音信号带宽限制为3.4KHz，把高于这个频率的信号过滤掉。
实验九 BPSK 传输系统 一、 实验前的准备 （1）预习帧成形及其传输电路的构成；预习自定义帧结构的帧同步系统电路的构成。 （2）熟悉实验指导书附录B 和附录C 中实验箱面板分布及测试孔位置，定义本实验相关模块的跳线状态。 （3）实验前重点掌握的内容： 了解软件无线电的基本概念； 熟悉软件无线电BPSK 调制和解调原理； 明确波形成形的原理； 明确载波提取原理； 明确位定时提取原理。 二、 实验目的 加深对PCM30/32系统帧结构、帧同步系统及其工作过程、系统话路、信令、帧同步和告警复用和分用过程的理解； 三、 实验仪器 （1）ZH5001A 通信原理综合实验系统一台 （2）20MHz 双踪示波器一台 四、 基本原理 理论上二进制相移键控（BPSK ）可以用幅度恒定，而其载波相位随着输入信号m （1、0码）而改变，通常这两个相位相差180°。如果每比特能量为E b ，则传输的BPSK 信号为： )2cos(2)(c c b b f T E t S θπ+= 其中 ???===1 180 000 m m c θ 一个数据码流直接调制后的信号如下图所示：
在“通信原理综合实验系统”中，BPSK的调制工作过程如下：首先输入数据进行Nyquist滤波，滤波后的结果分别送入I、Q两路支路。因为I、Q两路信号一样，本振频率是一样的，相位相差180度, 所以经调制合路之后仍为BPSK方式。 采用直接数据（非归零码）调制与成形信号调制的信号如下图所示： Tb 归零码 载波 直接调制 成形调制
图 3.2-6 BPSK 实验方框图 BPSK调制原理框图如上
4PSK和4ASK的MATLAB仿真 一、实验目的： 学会利用MATLAB软件进行4PSK和4ASK调制的仿真。通过实验提高学生实际动手能力和编程能力，为日后从事通信工作奠定良好的基础。 二、实验内容：利用MATLAB软件编写程序，画出4PSK和4ASK图形，进一步了解4PSK和4ASK调制的原理。 （1）设二进制数字序列为0 1 0 1 1 0 0 0 1 1 0 1 0 0，编程产生4PSK调制信号波形。 （2）设二进制数字序列为1 1 0 0 1 1 0 0 1 0 0 1 1 1，编程产生4ASK调制信号波形。 三、程序和实验结果： （1）4PSK程序 clf clc clear T=1; M=4; fc=1/T; N=500; delta_T=T/(N-1); input=[0 1 0 1 1 0 0 0 1 1 0 1 0 0] input1=reshape(input,2,7) t=0:delta_T:T for i=1:7 hold on if input1([1 2],i)==[0;0] u=cos(2*pi*fc*t);plot(t,u) elseif input1([1 2],i)==[1;0] u=cos(2*pi*fc*t+2*pi/M);plot(t,u) elseif input1([1 2],i)==[1;1] u=cos(2*pi*fc*t+4*pi/M);plot(t,u) elseif input1([1 2],i)==[0;1] u=cos(2*pi*fc*t+6*pi/M);plot(t,u) end t=t+T end grid hold off 实验结果：
锁相环 CD4046 原理及应用 锁相的意义是相位同步的自动控制，能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环，简称PLL。它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域。锁相环主要由相位比较器（PC）、压控振荡器（VCO）、低通滤波器三部分组成，如图1所示。 图1 压控振荡器的输出Uo接至相位比较器的一个输入端，其输出频率的高低由低通滤波器上建立起来的平均电压Ud大小决定。施加于相位比较器另一个输入端的外部输入信号Ui与来自压控振荡器的输出信号Uo相比较，比较结果产生的误差输出电压UΨ正比于Ui和Uo两个信号的相位差，经过低通滤波器滤除高频分量后，得到一个平均值电压Ud。这个平均值电压Ud朝着减小CO输出频率和输入频率之差的方向变化，直至VCO输出频率和输入信号频率获得一致。这时两个信号的频率相同，两相位差保持恒定（即同步）称作相位锁定。 当锁相环入锁时，它还具有“捕捉”信号的能力，VCO可在某一范围内自动跟踪输入信号的变化，如果输入信号频率在锁相环的捕捉范围内发生变化，锁相环能捕捉到输人信号频率，并强迫VCO锁定在这个频率上。锁相环应用非常灵活，如果输入信号频率f1不等于VCO输出信号频率f2，而要求两者保持一定的关系，例如比例关系或差值关系，则可以在外部加入一个运算器，以满足不同工作的需要。过去的锁相环多采用分立元件和模拟电路构成，现在常使用集成电路的锁相环，CD4046是通用的CMOS锁相环集成电路，其特点是电源电压范围宽（为3V－18V），输入阻抗高(约100MΩ)，动态功耗小，在中心频率f0为10kHz下功耗仅为600μW，属微功耗器件。图2是CD4046的引脚排列，采用 16 脚双列直插式，各引脚功能如下： 图2?1脚相位输出端，环路人锁时为高电平，环路失锁时为低电平。 ?2脚相位比较器Ⅰ的输出端。 ?3脚比较信号输入端。 ?4脚压控振荡器输出端。 ?5脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。 ?6、7脚外接振荡电容。 ?8、16脚电源的负端和正端。 ?9脚压控振荡器的控制端。 ?10脚解调输出端，用于FM解调。 ?11、12脚外接振荡电阻。
通信原理实验报告三数字锁相环实验
实验3数字锁相环实验 一、实验原理和电路说明 在电信网中，同步是一个十分重要的概念。同步的种类很多，有时钟同步、比特同步等等，其最终目的使本地终端时钟源锁定在另一个参考时钟源上，如果所有的终端均采用这种方式，则所有终端将以统一步调进行工作。 同步的技术基础是锁相，因而锁相技术是通信中最重要的技术之一。锁相环分为模拟锁相环与数字锁相环，本实验将对数字锁相环进行实验。 图2.2.1 数字锁相环的结构 数字锁相环的结构如图2.2.1所示，其主要由四大部分组成：参考时钟、多模分频器（一般为三种模式：超前分频、正常分频、滞后分频）、相位比较（双路相位比较）、高倍时钟振荡器（一般为参考时钟的整数倍，此倍数大于20）等。数字锁相环均在FPGA内部实现，其工作过程如图2.2.2所示。
T1时刻T2时刻T3时刻T4时刻 图2.2.2 数字锁相环的基本锁相过程与数字锁相环的基本特征 在图2.2.1，采样器1、2构成一个数字鉴相器，时钟信号E、F对D信号进行采样，如果采样值为01，则数字锁相环不进行调整（÷64）；如果采样值为00，则下一个分频系数为（1/63）；如果采样值为11，则下一分频系数为（÷65）。数字锁相环调整的最终结果使本地分频时钟锁在输入的信道时钟上。 在图2.2.2中也给出了数字锁相环的基本锁相过程与数字锁相环的基本特征。在锁相环开始工作之前的T1时该，图2.2.2中D点的时钟与输入参考时钟C没有确定的相关系，鉴相输出为00，则下一时刻分频器为÷63模式，这样使D点信号前沿提前。在T2时刻，鉴相输出为01，则下一时刻分频器为÷64模式。由于振荡器为自由方式，因而在T3时刻，鉴相输出为11，则下一时刻分频器为÷65模式，这样使D点信号前沿滞后。这样，可变分频器不断在三种模式之间进行切换，其最终目的使D点时钟信号的时钟沿在E、F时钟上升沿之间，从而使D点信号与外部参考信号达到同步。 在该模块中，各测试点定义如下： 1、TPMZ01：本地经数字锁相环之后输出时钟（56KHz） 2、TPMZ02：本地经数字锁相环之后输出时钟（16KHz） 3、TPMZ03：外部输入时钟÷4分频后信号（16KHz） 4、TPMZ04：外部输入时钟÷4分频后延时信号（16KHz） 5、TPMZ05：数字锁相环调整信号 二、实验仪器 1、J H5001通信原理综合实验系统一台
什么是锁相环（PLL）工作原理及对硬件电路连接的要求锁相环是一种反馈电路，其作用是使得电路上的时钟和某一外部时钟的相位同 步。PLL通过比较外部信号的相位和由压控晶振（VCXO）的相位来实现同步的，在 比较的过程中，锁相环电路会不断根据外部信号的相位来调整本地晶振的时钟相位，直到两个信号的相位同步。 在数据采集系统中，锁相环是一种非常有用的同步技术，因为通过锁相环，可以使得不同的数据采集板卡共享同一个采样时钟。因此，所有板卡上各自的本地80MHz 和20MHz时基的相位都是同步的，从而采样时钟也是同步的。因为每块板卡的采样时钟都是同步的，所以都能严格地在同一时刻进行数据采集。 通过锁相环同步多块板卡的采样时钟所需要的编程技术会根据您所使用的硬件板卡的不同而不同。对于基于PCI总线的产品（M系列数据采集卡，PCI数字化仪等），所有的同步都是通过RTSI总线上的时钟和触发线来实现的；这时，其中一块版板卡会作为主卡并且输出其内部时钟，通过RTSI线，其他从板卡就可以获得这个用于同步的时钟信号，对于基于PXI总线的产品，则通过将所有板卡的时钟于PXI内置的 10MHz背板时钟同步来实现锁相环同步的。 锁相环(PLL)的工作原理 1．锁相环的基本组成 许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。 锁相环路是一种反馈控制电路，简称锁相环（PLL,Phase-Locked Loop）。锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。 因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。 锁相环通常由鉴相器（PD,Phase Detector）、环路滤波器（LF,Loop Filter）和压控振荡器（VCO,Voltage Controlled Oscillator）三部分组成，锁相环组成的 原理框图如图8-4-1所示。 锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成u D（t）电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压u C（t），对振荡器输出信号的频率实施控制。
中南大学 数字通信原理实验报告
目录 实验一：数字基带信号 (3) 实验二：数字调制 (7) 实验四：数字调解和眼图 (11)
实验内容：实验一、实验二、实验四 实验一：数字基带信号 一、实验目的 1、了解单极性码、双极性码、归零码、不归零码等基带信号波形特点。 2、掌握AMI、HDB 3 码的编码规则。 3、掌握从HDB 3 码信号中提取位同步信号的方法。 4、掌握集中插入帧同步码时分复用信号的帧结构特点。 5、了解HDB 3 （AMI）编译码集成电路CD22103。 二、实验内容 1、用示波器观察单极性非归零码（NRZ）、传号交替反转码（AMI）、三阶高 密度双极性码（HDB 3）、整流后的AMI码及整流后的HDB 3 码。 2、用示波器观察从HDB 3 码中和从AMI码中提取位同步信号的电路中有关波形。 3、用示波器观察HDB 3 、AMI译码输出波形。 三、实验步骤 本实验使用数字信源单元和HDB3编译码单元。 1.熟悉数字信源单元和HDB3编译码单元的工作原理。接好电源线，打开电源开关。 2.用示波器观察数字信源单元上的各种信号波形。 用信源单元的FS作为示波器的外同步信号，示波器探头的地端接在实验板任何位置的GND点均可，进行下列观察： （1）示波器的两个通道探头分别接信源单元的NRZ-OUT和BS-OUT，对照发光二极管的发光状态，判断数字信源单元是否已正常工作（1码对应的发光管亮，0码对应的发光管熄）； （2）用开关K1产生代码×1110010（×为任意代码，1110010为7位帧同步码），K2、K3产生任意信息代码，观察本实验给定的集中插入帧同步码时分复用信号帧结构，和NRZ码特点。 3.用示波器观察HDB 3 编译单元的各种波形。
中南大学 数字通信原理实验报告指导老师宋虹 学生姓名**** 学号************* 专业班级*********************
目录 实验一 ----------------------------------------2 实验目的 ----------------------------------------2 实验内容 ----------------------------------------2基本原理 ----------------------------------------2实验步骤 ----------------------------------------9 实验结果 ----------------------------------------11
实验一数字基带信号 一、实验目的 1、了解单极性码、双极性码、归零码、不归零码等基带信号波形特点。 2、掌握AMI、HDB3码的编码规则。 3、掌握从HDB3码信号中提取位同步信号的方法。 4、掌握集中插入帧同步码时分复用信号的帧结构特点。 5、了解HDB3（AMI）编译码集成电路CD22103。 二、实验内容 1、用示波器观察单极性非归零码（NRZ）、传号交替反转码（AMI）、三阶高密度双极性码（HDB3）、整流后的AMI码及整流后的HDB3码。 2、用示波器观察从HDB3码中和从AMI码中提取位同步信号的电路中有关波形。 3、用示波器观察HDB3、AMI译码输出波形。 三、基本原理 本实验使用数字信源模块和HDB3编译码模块。 1、数字信源 本模块是整个实验系统的发终端，模块内部只使用+5V电压，其原理方框图如图1-1所示，电原理图如图1-3所示（见附录）。本单元产生NRZ信号，信号码速率约为170.5KB，帧结构如图1-2所示。帧长为24位，其中首位无定义，第2位到第8位是帧同步码（7位巴克码1110010），另外16位为2路数据信号，每路8位。此NRZ信号为集中插入帧同步码时分复用信号，实验电路中数据码用红色发光二极管指示，帧同步码及无定义位用绿色发光二极管指示。发光二极管亮状态表示1码，熄状态表示0码。 本模块有以下测试点及输入输出点： ? CLK 晶振信号测试点 ? BS-OUT 信源位同步信号输出点/测试点（2个） ? FS 信源帧同步信号输出点/测试点 ? NRZ-OUT(AK) NRZ信号(绝对码)输出点/测试点（4个） 图1-1中各单元与电路板上元器件对应关系如下： ?晶振CRY：晶体；U1：反相器7404 ?分频器U2：计数器74161；U3：计数器74193；U4：计数器40160 ?并行码产生器K1、K2、K3：8位手动开关，从左到右依次与帧同步码、数
数字通信原理实验报告 专业班级： 指导老师：李敏 姓名： 学号：
实验一数字基带信号 一、实验目的 1、了解单极性码、双极性码、归零码、不归零码等基带信号波形特点。 2、掌握AMI、HDB3码的编码规则。 3、掌握从HDB3码信号中提取位同步信号的方法。 4、掌握集中插入帧同步码时分复用信号的帧结构特点。 5、了解HDB3（AMI）编译码集成电路CD22103。 二、实验内容 1、用示波器观察单极性非归零码（NRZ）、传号交替反转码（AMI）、三阶高密度双极性码（HDB3）、整流后的AMI码及整流后的HDB3码。 2、用示波器观察从HDB3码中和从AMI码中提取位同步信号的电路中有关波形。 3、用示波器观察HDB3、AMI译码输出波形。
三、实验步骤 本实验使用数字信源单元和HDB3编译码单元。 1、熟悉数字信源单元和HDB3编译码单元的工作原理。接好电源线，打开电源开关。 2、用示波器观察数字信源单元上的各种信号波形。 用信源单元的FS作为示波器的外同步信号，示波器探头的地端接在实验板任何位置的GND点均可，进行下列观察： （1）示波器的两个通道探头分别接信源单元的NRZ-OUT和BS-OUT，对照发光二极管的发光状态，判断数字信源单元是否已正常工作（1码对应的发光管亮，0码对应的发光管熄）； （2）用开关K1产生代码×1110010（×为任意代码，1110010为7位帧同步码），K2、K3产生任意信息代码，观察本实验给定的集中插入帧同步码时分复用信号帧结构，和NRZ 码特点。 3、用示波器观察HDB3编译单元的各种波形。 仍用信源单元的FS信号作为示波器的外同步信号。 （1）示波器的两个探头CH1和CH2分别接信源单元的NRZ-OUT和HDB3单元的AMI-HDB3，将信源单元的K1、K2、K3每一位都置1，观察全1码对应的AMI码（开关K4置于左方AMI 端）波形和HDB3码（开关K4置于右方HDB3端）波形。再将K1、K2、K3置为全0，观察全0码对应的AMI码和HDB3码。观察时应注意AMI、HDB3码的码元都是占空比为0.5的双极性归零矩形脉冲。编码输出AMI-HDB3比信源输入NRZ-OUT延迟了4个码元。 （2）将K1、K2、K3置于0111 0010 0000 1100 0010 0000态，观察并记录对应的AMI 码和HDB3码。 （3）将K1、K2、K3置于任意状态，K4先置左方（AMI）端再置右方（HDB3）端，CH1接信源单元的NRZ-OUT，CH2依次接HDB3单元的DET、BPF、BS-R和NRZ ，观察这些信号波形。观察时应注意： ? HDB3单元的NRZ信号（译码输出）滞后于信源模块的NRZ-OUT信号（编码输入）8个码元。 ? DET是占空比等于0.5的单极性归零码。 ? BPF信号是一个幅度和周期都不恒定的准正弦信号，BS-R是一个周期基本恒定（等于一个码元周期）的TTL电平信号。 ?信源代码连0个数越多，越难于从AMI码中提取位同步信号（或者说要求带通滤波的Q值越高，因而越难于实现），而HDB3码则不存在这种问题。本实验中若24位信源代码中连零很多时，则难以从AMI码中得到一个符合要求的稳定的位同步信号，因此不能完成正确的译码（由于分离参数的影响，各实验系统的现象可能略有不同。一般将信源代码置成只有1个“1”码的状态来观察译码输出）。若24位信源代码全为“0”码，则更不可能从AMI 信号（亦是全0信号）得到正确的位同步信号。
锁相环基本原理 一个典型的锁相环（PLL ）系统，是由鉴相器（PD ），压控荡器（VCO ）和低通滤波器（LPF ）三个基本电路组成，如图1， Ud = Kd (θi –θo) U F = Ud F （s ） θi θo 图1 一．鉴相器（PD ） 构成鉴相器的电路形式很多，这里仅介绍实验中用到的两种鉴相器。 异或门的逻辑真值表示于表1，图2是逻辑符号图。 表1图2 从表1可知，如果输入端A 和B 分别送 2π 入占空比为50%的信号波形，则当两者 存在相位差?θ时，输出端F 的波形的 占空比与?θ有关，见图3。将F 输出波 形通过积分器平滑，则积分器输出波形 的平均值，它同样与?θ有关，这样，我 们就可以利用异或门来进行相位到电压 ?θ 的转换，构成相位检出电路。于是经积 图3 分器积分后的平均值（直流分量）为： U U=Vdd*?θ/π (1) Vcc 不同的?θ，有不同的直流分量Vd 。 ?θ与V 的关系可用图4来描述。 从图中可知，两者呈简单线形关 1/2Vcc 系： Ud = Kd *?θ (2) 1/2ππ?θ Kd 为鉴相灵敏度图4 F O o U K dt d =θV PD LPF VCO Ui Uo V A B F __F = A B + A B F B A
2． 边沿触发鉴相器 前已述及，异或门相位比较器在使用时要求两个作比较的信号必须是占空比为50%的波形，这就给应用带来了一些不便。而边沿触发鉴相器是通过比较两输入信号的上跳边沿（或下跳边沿）来对信号进行鉴相，对输入信号的占空比不作要求。 二． 压控振荡器（VCO ） 压控振荡器是振荡频率ω0受控制电压U F （t ）控制的振荡器，即是一种电压——频率变换器。VCO 的特性可以用瞬时频率ω0（t ）与控制电压U F （t ）之间的关系曲线来表示。未加控制电压时（但不能认为就是控制直流电压为0，因控制端电压应是直流电压和控制电压的叠加），VCO 的振荡频率，称为自由振荡频率ωom ，或中心频率，在VCO 线性控制范围内，其瞬时角频率可表示为： ωo （t ）= ωom + K 0U F （t ） 式中，K 0——VCO 控制特性曲线的斜率，常称为VCO 的控制灵敏度，或称压控灵敏度。 三． 环路滤波器 这里仅讨论无源比例积分滤波器如图5。 其传递函数为： 1 )(1 )()()(212+++== τττs s s U s U s K i O F 式中：τ1 =R1C τ2 = R2 C 图5 四． 锁相环的相位模型及传输函数 图6 图6为锁相环的相位模型。要注意一点，锁相环是一个相位反馈系统，在环路中流通的是相位，而不是电压。因此研究锁相环的相位模型就可得环路的完整性能。 由图6可知： R1 0640 V Kd KF(s)Ko/s i o e A -+
计算机与信息工程学院验证性实验报告 一、实验目的 1、掌握绝对码(AK)、相对码(BK)的概念以及它们之间的关系。 2、掌握用键控法产生2ASK 、2FSK 、2DPSK 信号的方法。 3、掌握BK 与2PSK 信号波形之间的关系、AK 与2DPSK 信号波形之间的关系。 4、了解2ASK 、2FSK 、2DPSK 信号的频谱与数字基带信号频谱之间的关系。 二、实验原理及方法 数字调制分为二进制调制和多进制调制，二进制调制是多进制调制的基础。在HUST TX 系列实验设备中只包含二进制数字调制，多进制调制实验由仿真软件实现，需要仿真软件的读者可以向作者索取，当然也可以使用有关商业软件或自己开发。 本实验使用数字信源模块和数字调制模块。信源模块向调制模块提供数字基带信号和位定时信号。调制模块将输入的绝对码AK （NRZ 码）变为相对码BK 、用键控法产生2ASK 、2FSK 、2DPSK 信号。调制模块内部使用+5V 电源。 数字调制模块的原理方框图如图2.1所示，电原理图如图2.2所示。图中CLK-IN 接信源模块晶振的输出信号CLK ，NRZ-IN(AK)接信源模块的输出信号NRZ-OUT （AK ），BS-IN 接信源模块的输出位定时信号BS-OUT ，它们已在印刷电路板上连通。 图2.1 数字调制方框图 数字调制模块上有以下信号测试点： CAR 2DPSK 和2ASK 的载波信号测试点
? BK 相对码测试点 ? 2DPSK 2DPSK信号测试点，V P-P>0.5V ? 2FSK 2FSK信号测试点，V P-P>0.5V ? 2ASK 2ASK信号测试点，V P-P>0.5V 图2.2 数字调制模块电原理图 图2.1中各单元与图2.2中元器件的对应关系如下： ?÷2（A）U18B：双D触发器74LS74 ?÷2（B）U9B：双D触发器74HC74 ?滤波器A V1：三极管9013，电感L1，电容C7 ?滤波器B V6：三极管9013，电感L2，电容C2 ?码变换器U18A：双D触发器74LS74；U19A：异或门74LS86 ? 2ASK调制器U22：三路二选一模拟开关4053 ? 2FSK调制器U22：三路二选一模拟开关4053 ? 2PSK调制器U21：八选一模拟开关4051 ?放大器V5：三极管9013 ?射随器V3：三极管9013