采用等精度测频原理的数字频率计设计
一、实验目的
1.了解等精度测频的方法和原理。
2.掌握如何在FPGA内部设计多种功能模块。
3.掌握VHDL在测量模块设计方面的技巧。
二、硬件要求
1.主芯片FPGA EP1K10TC100—3。
2.时钟源。
3.拨码开关。
4.数码管。
三、预备知识
1.等精度测量频率的原理。
2.硬件描述语言。
四、实验原理
频率是周期性信号在单位时间（1s）内变化的次数。若在一定时间间隔T（也称闸门时间）内测得这个周期性信号的重复变化次数为N，则其频率可表示为f＝N/T。由该表示式可以看到，若时间间隔T取1s，则f＝N。由于闸门的起始和结束的时刻对于信号来说是随机的，将会有一个脉冲周期的量化误差。进一步分析测量准确度：设待测信号脉冲周期为Tx，频率为Fx，当测量时间为T=1s时，测量准确度为δ=Tx/T=1/Fx。由此可知这种直接测频法的测量准确度与被测信号的频率有关，当待测信号频率较高时，测量准确度也较高，反之测量准确度较低。因此，这种直接测频法只适合测量频率较高的信号，不能满足在整个测量频段内的测量精度保持不变的要求。
若要得到在整个测量频段内的测量精度保持不变的要求，应该考虑待精度频率测量等其它方法。等精度频率测频的实现框图如下。
图1 等精度测频实现框图
所谓等精度是指该频率计在所测量的整个频段内部，均可实现相同精度的测量，即测量精度与频率无关。上图中预置门信号通常为1s。其内部包括一个同步门电路，用来实现被测频标与被测频率的同步，提高测量精度，减少基本误差。该部分与清零脉冲协调工作用来控制两个计数器的启动脉冲。计数器1和计数器2分别用来给频标和被测数字脉冲计数，设在同步门控制结束时计数器1计数N1，计数器2计数N2，假设频标频率为F1，被测频率位Fx，则可写出公式：
Fx/N2=F1/N1； (1)
Fx＝（F1/N1）* N2 (2)
由上两式可以得出如下结论：
1.相对测量误差与频率无关；
2.提高频标频率，可以增大N1，减少测量误差，提高测量精度；
3.选用高稳定度的晶振，可提高测量精度；
4.等精度测频方法测量精度与预置门宽度无关，与被测信号无关。
在该电路中，为了确保频标计数与被测频率完全同步（即被测频率的上升沿开始计数，1s以后，被测频率的下跳沿停止计数），同步门必须由被测信号来控制。
测频时，闸门时间固定为1s，闸门信号是一个0.5Hz的方波，在闸门有效（高电平）期间，对输入的脉冲进行计数，在闸门信号的下降沿时刻，锁存当前的计数值，并且清零所有的频率计数器。由于闸门时间是1s（0.5Hz方波），所以显示的频率是1s钟更新一次，且显示的内容是闸门下降沿时锁存的值。
由于闸门时间设定为1s，因此这种频率计仅能测出频率大于或者等于1Hz的情况，且频率越高，精度也越高。实际应用中，频率计的闸门时间是个可变量，当待测频率小于1Hz 时，闸门时间就要适当放大。
在设计频率计的时候，八个七段码管最多可以显示99, 999, 999Hz，因此在设计时用八个4位二进制码（BCD码）来表示，另外还必须有同样的八个4位二进制码来对输入的频率进行计数，在闸门下降沿的时候，将后者的值锁存到寄存器中。其信号的时序关系如下图2所示：
图2 控制信号时序关系
五、实验内容
本实验要完成的任务就是设计一个等精度频率计，需采用直接测频法对待测信号和频标分别进行频率测量，然后依照公式（2）进行计算处理。
采用直接测频法进行频率测量时，闸门时间为1s（通过对系统时钟进行分频得到），在闸门为高电平期间，对输入的频率进行计数，当闸门变低的时候，记录当前的频率值，并将频率计数器清零，频率的显示每过2秒刷新一次。被测频率通过一个拨动开关来选择是使用系统中的数字时钟源模块的时钟信号还是从外部输入数字信号进行频率测量。当拨动开关为高电平时，测量从外部输入的数字信号，否则测量系统数字时钟信号模块的数字信号。
直接测频的实现框图如下：
图3 直接测频实现框图
其中，系统时钟为24MHZ。
一、调试后程序代码
1、二选一开关
library ieee;
use ieee.std_logic_1164.all;
entity sel2 is
port(a,b,s:in std_logic;
c:out std_logic);
end entity; a
architecture behave of sel2 is
begin s
c<=(a and s)or(b and (not s));
end behave;
2、系统时钟的24分频（产生1MHZ 的时钟信号）
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity pin1mhz_1 is
port(clkin:in std_logic;
clkout:out std_logic);
end entity;
architecture behave of pin1mhz_1 is
begin
process (clkin)
variable cnttemp:integer range 0 to 23; begin
if clkin='1' and clkin'event then
if cnttemp=23 then cnttemp:=0;
elsif cnttemp<12 then clkout<='1';
else clkout<='0';
end if;
cnttemp:=cnttemp+1;
end if;
end process;
end behave;
3、千分频（由1MHZ 分频产生1KHZ 时钟和1HZ 时钟）
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity pin1hz_1 is
port(clkin:in std_logic;
clkout:out std_logic); end entity;
architecture behave of pin1hz_1 is
begin
process (clkin)
variable cnttemp:integer range 0 to 999;
begin
if clkin='1' and clkin'event then
if cnttemp=999 then cnttemp:=0;
elsif cnttemp<500 then clkout<='1';
else clkout<='0';
end if;
cnttemp:=cnttemp+1;
end if;
end process;
end behave;
4、产生各种控制信号（计数允许、计数清零、锁存控制）
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity testctl is
port(clk:in std_logic;
testen:out std_logic;
clr_cnt:out std_logic;
load:out std_logic);
end testctl; clk clr_cnt architecture behave of testctl is
signal div2clk:std_logic; load signal clr:std_logic;
signal loadcnt:std_logic;
begin
process(clk) is testctl
begin
if clk'event and clk='1' then
div2clk<=not div2clk;
end if;
end process;
process(clk,div2clk)
begin
if clk='0' and div2clk='0' then
clr<='1';
else clr<='0';
end if;
end process;
load<=not div2clk;
testen<=div2clk;
clr_cnt<=clr;
end behave;
5、十进制计数
library ieee;
use ieee.std_logic_1164.all;
entity cnt10 is
port(clk:in std_logic;
clr:in std_logic;
ena:in std_logic;
cq:out integer range 0 to 15 ; clk
carry_out:out std_logic);
end entity;
architecture behave of cnt10 is clr
signal cqi:integer range 0 to 15;
begin
process (clk,clr,ena)
begin cnt_10 if clr='1' then
cqi<=0;
elsif clk'event and clk='1' then
if ena='1' then
if cqi=9 then
cqi<=1;
else cqi<=cqi+1;
end if;
end if;
end if;
end process;
process (cqi)
begin
if cqi=9 then
carry_out<='1';
else carry_out<='0';
end if;
end process;
cq<=cqi;
end behave;
6、数据锁存（32位）
library ieee; din[31..0]
use ieee.std_logic_1164.all;
entity reg32b is
port(load:in std_logic; load
din:in std_logic_vector(31 downto 0);
dout:out std_logic_vector(31 downto 0));
end entity; reg32b architecture behave of reg32b is
begin
process (load,din)
begin
if load='1' and load'event then
dout<=din;
end if;
end process;
end behave;
7数码显示
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity diaplay is
port(int0,int1,int2,int3,int4,int5,int6,int7:in std_logic_vector(3 downto 0);
lout7:out std_logic_vector(6 downto 0);
sel:out std_logic_vector(2 downto 0);
clk:in std_logic);
end entity;
architecture behave of diaplay is int0[3..0]
signal s:std_logic_vector(2 downto 0); …
signal lout4:std_logic_vector(3 downto 0); int7[3..0]
begin
process (clk) clk
begin
if clk'event and clk='1' then display if (s="111") then
s<="000";
else s<=s+1;
end if;
end if;
sel<=s;
end process;
process(s)
begin
case s is
when "000" => lout4<=int7;
when "001" => lout4<=int6;
when "010" => lout4<=int5;
when "011" => lout4<=int4;
when "100" => lout4<=int3;
when "101" => lout4<=int2;
when "110" => lout4<=int1;
when "111" => lout4<=int0;
when others =>null;
end case;
case lout4 is
when "0000" => lout7<="1111110";
when "0001" => lout7<="0110000";
when "0010" => lout7<="1101101";
when "0011" => lout7<="1111001";
when "0100" => lout7<="0110011";
when "0101" => lout7<="1011011";
when "0110" => lout7<="1011111";
when "0111" => lout7<="1110000";
when "1000" => lout7<="1111111";
when "1001" => lout7<="1110011";
when others=>null;
end case;
end process;
end behave;
二、直接测频原理图设计
1、原理图设计原理来源于预习部分图3；
2、将VHDL设计的功能模块转换成可供原理图调用的图元文件
在各模块设计界面迪纳吉File\create/update\create symbol file for current file，生成后缀为.bsf的图元文件后，将各工程中所有的除名为db的文件夹外的文件全部复制到原理图所在的工程文件夹下，然后就可以在元件查找的地方的project根目录下找到创建的元件，从而调用之；
3、连好线，做好相关其他处理后可得到如下的直接测频原理图。
三、等精度测频计的设计
原理图
待测lout4[6..0]
频标
sel[2..0]
lout7[6..0]
sel[2..0]
广州大学学生实验报告 实验室：电子信息楼 317EDA 2017 年 10 月 2 日 学院机电学院年级、专 业、班 电信 151 姓名苏伟强学号1507400051 实验课 程名称 可编程逻辑器件及硬件描述语言实验成绩 实验项 目名称 实验4 2位十进制高精度数字频率计设计指导老师 秦剑 一实验目的 1 熟悉原理图输入法中74系列等宏功能元件的使用方法，掌握更复杂的原理图层次化设计技术和数字系统设计方法。 2 完成2位十进制频率计的设计，学会利用实验系统上的FPGA/CPLD验证较复杂设计项目的方法。 二实验原理 1 若某一信号在T秒时间里重复变化了N 次，则根据频率的定义可知该信号的频率fs 为：fs=N/T 通常测量时间T取1秒或它的十进制时间。 三实验设备 1 FPGA 实验箱，quarteus软件 四实验内容和结果 1 2位十进制计数器设计 1.1 设计原理图：新建quarteus工程，新建block diagram/schematic File文件，绘制原理图，命名为conter8,如图1，保存，编译，注意：ql[3..0]输出的低4位（十进制的个位）， qh[3..0]输出的高4位（十进制的十位） 图片11.2 系统仿真：如图2建立波形图进行波形仿真，如图可以看到完全符合设计要求，当clk输入时钟信号时，clr有清零功能，当enb高电平时允许计数，低电平禁止计数，当低4位计数到9时向高4位进1 图2 1.3 生成元件符号：File->create/updata->create symbol file for current file,保存，命名为conter8,如图3为元件符号（block symbol file 文件）： 图3 2 频率计主结构电路设计 2.1 绘制原理图：关闭原理的工程，新建工程，命名为ft_top,新建原理图文件，在project navigator的file 选项卡，右键file->add file to the project->libraries->project library name添加之前conters8工程的目录在该目录下，这样做的目的是因为我们会用到里面的conters8进行原理图绘制，绘制原理图，如图4，为了显示更多的过程信息，我们将74374的输出也作为output,重新绘制了原理图，图5 图4
长安大学 电子技术课程设计 数字频率计的设计 专业： 班级： 姓名 指导教师： 日期：
目录 引言 第一章系统概述 一、设计方案的选择 1、计数法 2、计时法 二、整体框图及原理 第二章单元电路设计 一、放大电路设计 二、闸门电路设计 三、时基电路设计 四、控制电路设计 五、报警电路设计 六、整体电路图 七、整机元件清单 第三章设计小结 一、设计任务完成情况 二、问题及改进 三、心得体会 鸣谢 附录
引言 题目：数字频率计的设计 初始条件： 本设计可以使用在数模电理论课上学过或没学过的集成器件和必要的门电路构建简易频率计，用数码管显示频率计数值。 要求完成的主要任务： ①设计一个频率计。要求用4位7段数码管显示待测频率，并用发光二极管表示单位。 ②测量频率的范围：100hz—100khz。 ③测量信号类型：正弦波和方波。 ④具有超量程报警功能。 摘要： 本次课程设是基于TTL系列芯片的简易数字频率计,数字频率计应用所学的数字电路和模拟电路的知识进行设计。在设计过程中，所有电路仿真均基于Multisim仿真软件。本课程设计介绍了简易频率计的设计方案及其基本原理，并着重介绍了频率计各单元电路的设计思路，原理及仿真，整体电路的的工作原理，控制器件的工作情况。设计共有三大组成部分：一是原理电路的设计，本部分详细讲解了电路的理论实现，是关键部分；二是性能测试，这部分用于测试设计是否符合任务要求。三是是对本次课程设计的总结。 关键字：频率计、TTL芯片、时基电路、逻辑控制、分频、计数、报警
第一章系统概述 一、设计方案的选择 信号的频率就是信号在单位时间内所产生的脉冲个数，其表达式为f=N/T，其中f为被测信号的频率，N为计数器所累计的脉冲个数，T为产生N个脉冲所需的时间。计数器所记录的结果，就是被测信号的频率。如在1s内记录1000个脉冲，则被测信号的频率为1000HZ。测量频率的基本方法有两种：计数法和计时法，或称测频法和测周期法。 1、计数法 计数法是将被测信号通过一个定时闸门加到计数器进行计数的方法，如果闸门打开的时间为T，计数器得到的计数值为N1，则被测频率为f=N1/T。改变时间T，则可改变测量频率范围。如图（1-1-1） 计数值N1 被测信号 标准闸门 T 图 1-1-1 测频法测量原理 设在T期间，计数器的精确计数值应为N,根据计数器的计数特性可知，N1的绝对误差是N1=N+1,N1的相对误差为δN1=(N1-N)/N=1/N。由N1的相对误差可知，N的数值愈大，相对误差愈小，成反比关系。因此，在f以确定的条件下，为减少N的相对误差，可通过增大T的方法来降低测量误差。当T为某确定值时（通常取1s），则有f1=N1,而f=N，故有f1的相对误差：δf1=(f1-f)/f=1/f 从上式可知f1的相对误差与f成反比关系，即信号频率越高，误差越小；而信号频率越低，则测量误差越大。因此测频法适合用于对高频信号的测量，频率越高，测量精度也越高。
简易数字频率计设计报告 设计内容： 1、测量信号：方波、正弦波、三角波； 2、测量频率范围: 1Hz~9999Hz； 3、显示方式：4位十进制数显示； 4、时基电路由由555构成的多谐振荡器产生（当标准时间的精度要求较高时，应通过晶体振荡器分频获得）； 5、当被测信号的频率超出测量范围时，报警。 设计报告书写格式： 1、选题介绍和设计系统实现的功能； 2、系统设计结构框图及原理； 3、采用芯片简介； 4、设计的完整电路以及仿真结果； 5、Protel绘制的电路原理图； 6、制作的PCB； 7、课程设计过程心得体会（负责了哪些内容、学到了什么、遇到的难题及解决方法等）。 电子课程设计过程： 系统设计→在Multisim2001下仿真→应用Protel 99SE绘制电路原理图→制作PCB →撰写设计报告
简易数字频率计课程设计报告 第一章技术指标 1.1整体功能要求 1.2系统结构要求 1.3电气指标 1.4扩展指标 1.5设计条件 第二章整体方案设计 2.1 算法设计 2.2 整体方框图及原理 第三章单元电路设计 3.1 时基电路设计 3.2闸门电路设计 3.3控制电路设计 3.4 小数点显示电路设计 3.5整体电路图 3.6整机原件清单 第四章测试与调整 4.1 时基电路的调测 4.2 显示电路的调测 4-3 计数电路的调测 4.4 控制电路的调测 4.5 整体指标测试 第五章设计小结 5.1 设计任务完成情况 5.2 问题及改进
5.3心得体会附录 参考文献
第一章技术指标 1.整体功能要求 频率计主要用于测量正弦波、矩形波、三角波和尖脉冲等周期信号的频率值。其扩展功能可以测量信号的周期和脉冲宽度。 2.系统结构要求 数字频率计的整体结构要求如图所示。图中被测信号为外部信号，送入测量电路进行处理、测量，档位转换用于选择测试的项目------频率、周期或脉宽，若测量频率则进一步选择档位。 数字频率计整体方案结构方框图 3.电气指标 3.1被测信号波形：正弦波、三角波和矩形波。 3.2 测量频率范围：分三档： 1Hz~999Hz 0.01kHz~9.99kHz 0.1kHz~99.9kHz 3.3 测量周期范围：1ms~1s。 3.4 测量脉宽范围：1ms~1s。 3.5测量精度：显示3位有效数字（要求分析1Hz、1kHz和999kHz的测量误 差）。 3.6当被测信号的频率超出测量范围时,报警. 4.扩展指标 要求测量频率值时，1Hz~99.9kHz的精度均为+1。
2015 年全国大学生电子设计竞赛 全国一等奖作品 设计报告部分错误未修正，软 件部分未添加 竞赛选题：数字频率计（F 题）
摘要 本设计选用FPGA 作为数据处理与系统控制的核心，制作了一款超高精度的数字频率计，其优点在于采用了自动增益控制电路（AGC）和等精度测量法，全部电路使用PCB 制版，进一步减小误差。 AGC 电路可将不同频率、不同幅度的待测信号，放大至基本相同的幅度，且高于后级滞回比较器的窗口电压，有效解决了待测信号输入电压变化大、频率范围广的问题。频率等参数的测量采用闸门时间为1s 的等精度测量法。闸门时间与待测信号同步，避免了对被测信号计数所产生±1 个字的误差，有效提高了系统精度。 经过实测，本设计达到了赛题基本部分和发挥部分的全部指标，并在部分指标上远超赛题发挥部分要求。 关键词：FPGA 自动增益控制等精度测量法
目录
1. 系统方案 1.1. 方案比较与选择 宽带通道放大器 方案一：OPA690 固定增益直接放大。由于待测信号频率范围广，电压范围大，所以选用宽带运算放大器OPA690，5V 双电源供电，对所有待测信号进行较大倍数的固定增益。对于输入的正弦波信号，经过OPA690 的固定增益，小信号得到放大，大信号削顶失真，所以均可达到后级滞回比较器电路的窗口电压。 方案二：基于VCA810 的自动增益控制（AGC）。AGC 电路实时调整高带宽压控运算放大器VCA810 的增益控制电压，通过负反馈使得放大后的信号幅度基本保持恒定。 尽管方案一中的OPA690 是高速放大器，但是单级增益仅能满足本题基本部分的要求，而在放大高频段的小信号时，增益带宽积的限制使得该方案无法达到发挥部分在频率和幅度上的要求。 方案二中采用VCA810 与OPA690 级联放大，并通过外围负反馈电路实现自动增益控制。该方案不仅能够实现稳定可调的输出电压，而且可以解决高频小信号单级放大时的带宽问题。因此，采用基于VCA810 的自动增益控制方案。 正弦波整形电路 方案一：采用分立器件搭建整形电路。由于分立器件电路存在着结构复杂、设计难度大等诸多缺点，因此不采用该方案。 方案二：采用集成比较器运放。常用的电压比较器运放LM339 的响应时间为1300ns，远远无法达到发挥部分100MHz 的频率要求。因此，采用响应时间为4.5ns 的高速比较器运放TLV3501。 主控电路 方案一：采用诸如MSP430、STM32 等传统单片机作为主控芯片。单片机在现实中与FPGA 连接，建立并口通信，完成命令与数据的传输。 方案二：在FPGA 内部利用逻辑单元搭建片内单片机Avalon，在片内将单片机和测量参数的数字电路系统连接，不连接外部接线。 在硬件电路上，用FPGA 片内单片机，除了输入和输出显示等少数电路外，其它大部分电路都可以集成在一片FPGA 芯片中，大大降低了电路的复杂程度、减小了体积、电路工作也更加可靠和稳定，速度也大为提高。且在数据传输上方便、简单，因此主控电路的选择采用方案二。
目录 1. 引言 (1) 2．设计任务书 (1) 3. 数字频率计基本原理 (1) 3.1 设计思路 (1) 3.2 原理框图 (2) 4. 设计步骤及实现方法 (2) 4.1 信号拾取与整形 (2) 4.2 计数电路 (3) 4.3 锁存电路 (5) 4.4 译码显示电路 (6) 4.5 时钟电路及波形设计 (7) 5 总体电路图及工作原理 (10) 6 元器件的检测与电路调试缺点分析 (12) 7 心得体会 (12) 参考文献 (13)
1. 引言 数字频率计是一种基础测量仪器，在许多情况下，要对信号的频率进行测量，利用示波器可以粗略测量被测信号的频率，精确测量则要用到数字频率计。本设计项目可以进一步加深我们对数字电路应用技术方面的了解与认识，进一步熟悉数字电路系统设计与调试的方法和步骤。
2．设计任务书 1、设计题目：数字频率计 2、设计出一个数字频率计，其技术指标如下： （ 1 ）频率测量范围： 10 ～ 9999Hz 。 （ 2 ）输入电压幅度 >300mV 。 （ 3 ）输入信号波形：任意周期信号。 （ 4 ）显示方式：4位十进制数显示。 （ 5 ）电源： 220V 、 50Hz 。 3、给定仪器设备及元器件 示波器、音频信号发生器、逻辑笔、万用表、数字集成电路测试仪、直流稳压电源。 4．电路原理要求简单，便于制作调试，元件成本低廉易购。
3. 数字频率计基本原理 3.1 设计思路 （1）利用光电开关管做电机转速的信号拾取元件，在电机的转轴上安装一圆盘，在圆盘上挖一小洞，小洞上下分别对应着光发射和光接受开关，圆盘转动一圈既光电管导通一次，利用此信号做为脉冲计数所需。 （2）计数脉冲通过计数电路进行有效的计数，按照设计要求每一秒种都必须对计数器清零一次，因为电路实行秒更新，所以计数器到译码电路之间有锁存电路，在计数器进行计数的过程中对上一次的数据进行锁存显示，这样做不仅解决了数码显示的逻辑混乱，而且避免了数码显示的闪烁问题。 （3）对于脉冲记数，有测周和测频的方式。测周电路的测量精度主要受电路系统的脉冲产生电路的影响，对于低频率信号，其精度较高。测频电路其对于正负一的信号差比较敏感，对于低频率信号的测量误差较大，但是本电路仍然采用测频方式，原因是本电路对于马达电机转速精度要求较低，本电路还有升级为频率计使用，而测频方式对高频的精度还是很高的。 时钟实现方法很多，本电路采用晶振电路，已求得高精度的时钟需求。3.2 原理框图 图3-1 系统框图
数电课程设计报告：频率计 目录 一、设计指标 二、系统概述 1.设计思想 2.可行性论证 3.工作过程 三、单元电路设计及分析 1.器件选择 2.设计及工作原理分析 四、电路的组构及调试 1.遇到的问题 2.现象记录及原因分析 3.解决及结果 4.功能的测试方法、步骤、设备、记录的数据 五、总结 1.体会 2.电路总图 六、参考文献 一、设计指标 设计指标：要求设计一个测量TTL方波信号频率的数字系统。测试值采用4个LED七段数码管显示，并以发光二极管只是测量对象（频率）的单位：Hz、kHz。
频率的测量范围有四档量程。 1）测量结果显示四位有效数字，测量精度为万分之一。 2）频率测量范围：100.1Hz——999.9kHz，分为： 第一档： 100.0Hz——999.9Hz 第二档： 1.000kHz——9.999kHz 第三档： 10.00kHz——99.99kHz 第四档： 100.0kHz——999.9kHz 3）量程切换可以采用两个按键SWB、SWA手动切换。 扩展要求： 一、当被测频率大于999.9kHz，超出最大值时，设置亮一个警灯，并同时发出报警声音。 二、自动切换量程 提示： 1.计数器计到9999时，产生溢出信号CO，启动量程加档。 2.显示不足4位有效数字时量程减档。 三、各量程输出信号的频率最高位有效数字为1、2、3、4、5、6、7、8、9。 二、系统概述 1.设计思想 周期性信号频率可通过记录信号在1s内的周期数来确定其频率。
累计标准时间Ts中被测信号的脉冲个数Nx，被测信号频率：fx≈Nx/Ts 测量时间Ts选择：由于测量时间Ts需要根据被测信号的频率切换，所以通常对振荡时钟进行分频以获得不同的定时时间。 采样定时、显示锁存、计数器清零的控制时序波形图 2.可行性论证 用计数器实现记录周期数的功能；用时基信号产生计数时间作为采样时间；用四位动态扫描通过数码管显示结果；因为如果计数器直接把数据输入到数码管显示，那么数码管的数据就会不断变化，累计增加的情况，所以采用锁存器，在每个时间信号内，通过一个高电平使能有效，将计数器的数值锁存到寄存器或者锁存器；为了不要让每次锁存的数据会比上次
数字频率计 摘要 以FPGA（EP2C8Q208C8N）为控制核心设计数字频率计，设计采用硬件描述语言Verilog 该作品主要包括FPGA控制、数码管模块、信号发生器、直流电源模块、独立按键、指示灯模块。主要由直流电源供电、数字信号发生器输出信号，FPGA 控制信号的采集、处理、输出，数码管显示数据，按键切换档位，指示灯显示档位。作品实现了测频、测周、测占空比，能准确的测量频率在10Hz 到100kHz之间的信号。 关键字: 频率计等精度 FPGA （EP2C8Q208C8N）信号发生器Verilog语言
一、系统方案论证与比较 根据题目要求，系统分为以下几个模块，各模块的实现方案比较选择与确定如下： 1．主控器件比较与选择 方案一：采用FPGA（EP2C8Q208C8N）作为核心控制，FPGA具有丰富的I/O 口、内部逻辑和连线资源，采集信号速度快，运行速度快，能够显示大量的信息，分频方便。 方案二：采用SST89C51作为主控器件，虽然该款单片机较便宜，但运行速度较慢，不适合对速度有太大要求的场合，并且不带AD，增加了外围电路。 综上所述，主控器件我选择方案一。 2.测量方法的比较与选择 方案一：采用测频法测量。在闸门时间内对时钟信号和被测信号同时计数，由于在闸门闭合的时候闸门时间不能是被测信号的整数倍，导致计数相差为一个被测信号时间，所以测频法只适合频率较高的测量。 方案二：采用测周法测量。用被测信号做闸门，在闸门信号内对时钟信号计数，由于在闸门闭合的时候闸门时间不能是时钟信号的整数倍，导致计数相差为一个时钟信号时间，所以测周法只适合较低频率的测量。 方案三：采用等精度法和测周法结合的方法。用等精度发测量1KHZ以上的频率，测周法测量1KHZ一下的频率。这种方法取长补短，既能准确的测高频又能测低频。 综上所述，测量方法我选用方案三。 3. 界面显示方案的选择 方案一：采用数码管显示，控制程序简单，价格便宜，显示直观。 方案二：液晶5110，虽然体积小，可以显示各种文字，字符和图案。 考虑到数码管完全可以满足数据显示要求，所以显示部分我选用方案一。 二、理论分析与计算 1、键盘设计 系统中我们采用独立键盘，用2个I/O控制2个键。原理是将2个I/O口直接接键盘的2个引脚，低电平有效，这种键盘的优点反应的速率快。 2、计算公式 （1）测频： 1khz以上：被测频率=时钟频率*（被测频率计数/时钟频率计数） 1khz以下：被测频率=时钟频率/（时钟频率在被测信号高电平计数+时钟频率在被测信号低电平计数）
设计题目：数字频率计的设计与制作 一、课程设计的主要内容与目的 1. 主要内容：数字频率计的主要功能是测量周期信号的频率，频率是单位时间内信号 发生周期变化的次数，如果我们能在给定的1S时间内对信号波形计数，并将计数结果显示出来，就能读取被测信号的频率。数字频率计首先必须获得相对稳定与准确的时间，同时将被测信号转换成幅度与波形均能被数字电路识别的脉冲信号，然后通过计数器计算这一段时间间隔内的脉冲个数，将其换算后显示出来，这就是数字频率计的基本原理。 从数字频率计的基本原理出发，根据设计要求，得到如图1所示的电路框图。 图1 2. 设计目的：（1）掌握数字频率计的工作原理 （2）根据课程设计，熟悉一般产品设计的流程和方法。 （3）重点掌握数字频率计设计的计数部分。 二、主要技术指标 1.频率测量范围：10~9999HZ。 2.输入信号波形：任意周期信号，输入电压幅度>300mv. 3.电源：220V，50HZ。 系统框图中各部分的功能及实现方法 （1）电源与整流稳压电路 框图中的电源采用50Hz的交流市电。市电被降压、整流、稳压后为整个系统提供直流电源。系统对电源的要求不高，可以采用串联式稳压电源电路来实现。 （2）全波整流与波形整形电路 本频率计采用市电频率作为标准频率，以获得稳定的基准时间。按国家标准，市电的频率漂移不能超过0.5Hz，即在1％的范围内。用它作普通频率计的基准信号完全能满足系统的要求。全波整流电路首先对50Hz交流市电进行全波整流，得到如图2（a）所示100Hz的全波整流波形。波形整形电路对100Hz信号进行整形，使之成为如图2(b)所示100Hz的矩形波。波形整形可以采用过零触发电路将全波整流波形变为矩形波，也可采用施密特触发器进行整形。
电气与信息工程学院 数字频率计 设计报告书 前言 摘要：在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的 测量就显得更为重要。测量频率的方法有多种,其中数字计 数器测量频率具有精度高、使用方便、测量迅速，以及便于 实现测量过程自动化等优点，是频率测量的重要手段之一。 其原理为通过测量一定闸门时间内信号的脉冲个数。本文阐 述了设计了一个简单的数字频率计的过程。 关键词：频率计，闸门，逻辑控制，计数-锁存
目录 第一章设计目的 第二章设计任务和设计要求 2.1 设计任务及基本要求 2.2.系统结构要求 第三章系统概述 3.1概述 3.2设计原理及方案 第四章单元电路设计及分析 4.1 时基电路 4.2逻辑控制电路 4.3计数电路 4.4锁存电路 4.5显示译码电路 4.6 闸门电路 第五章安装与调试过程 5.1 电路的安装过程 5.2 电路的调试过程 5.3 出现的问题及解决办法 第六章结果分析 第七章收获与体会
第八章元件清单 第九章实现结果实物图 附录A 参考文献 第一章 设计目的： 1.了解数字频率计测量频率与测量周期的基本原理； 2.熟练掌握数字频率计的设计与调试方法及减小测量误 差的方法。 3.本设计与制作项目可以进一步加深我们对数字电路应 用技术方面的了解与认识，进一步熟悉数字电路系统设计、制作与调试的方法和步骤。 4.针对电子线路课程要求，对我们进行实用型电子线路设 计、安装、调试等各环节的综合性训练，培养我们运用课程中所学的理论与实践紧密结合，独立地解决实际问题的能力。
第二章 设计任务及要求： 2.1设计任务及基本要求： 设计一简易数字频率计，其基本要求是： 1)测量频率范围0～9999Hz； 2)最大读数9999HZ,闸门信号的采样时间为1s；. 3)被测信号可以是正弦波、三角波和方波； 4)显示方式为4位十进制数显示； 5)完成全部设计后，可使用EWB进行仿真，检测试验设计电路的正确性。 2.2.系统结构要求 数字频率计的整体结构要求如图所示。图中被测信号为外部信号，送入测量电路进行处理、测量。 波形 整 形 计 数 器 数 码 显 示 振荡 电 路分 频 器 控 制 门 数 据 锁 存 器 显 示 译 码 器 被测 信 号
2015 年全国大学生电子设计竞赛 全国一等奖作品
设计报告 部分错误未修正，软 件部分未添加
竞赛选题：数字频率计（F 题）
1 / 10
摘要
本设计选用 FPGA 作为数据处理与系统控制的核心，制作了一款超高精度 的数字频率计，其优点在于采用了自动增益控制电路（AGC）和等精度测量法， 全部电路使用 PCB 制版，进一步减小误差。
AGC 电路可将不同频率、不同幅度的待测信号，放大至基本相同的幅度， 且高于后级滞回比较器的窗口电压，有效解决了待测信号输入电压变化大、频率 范围广的问题。频率等参数的测量采用闸门时间为 1s 的等精度测量法。闸门时 间与待测信号同步，避免了对被测信号计数所产生±1 个字的误差，有效提高了 系统精度。
经过实测，本设计达到了赛题基本部分和发挥部分的全部指标，并在部分指 标上远超赛题发挥部分要求。
关键词：FPGA 自动增益控制 等精度测量法
1 / 10
目录
摘 要....................................................................................................................1 目录........................................................................................................................ 2 1. 系统方案...................................................................................................3
1.1. 方案比较与选择................................................................................3 1.1.1. 宽带通道放大器.........................................................................3 1.1.2. 正弦波整形电路.........................................................................3 1.1.3. 主控电路.....................................................................................3 1.1.4. 参数测量方案.............................................................................4
1.2. 方案描述............................................................................................4 2. 电路设计...................................................................................................4
2.1. 宽带通道放大器分析........................................................................4 2.2. 正弦波整形电路................................................................................5 3. 软件设计...................................................................................................6 4. 测试方案与测试结果...............................................................................6 4.1. 测试仪器............................................................................................6 4.2. 测试方案及数据................................................................................7
4.2.1. 频率测试.....................................................................................7 4.2.2. 时间间隔测量.............................................................................7 4.2.3. 占空比测量.................................................................................8 4.3. 测试结论............................................................................................9 参考文献................................................................................................................ 9
2 / 10
目录 1 技术要求及系统结构 (1) 1.1技术要求 (1) 1.2系统结构 (1) 2设计方案及工作原理 (2) 2.1 算法设计 (2) 2.2 工作原理 (3) 3组成电路设计及其原理 (6) 3.1时基电路设计及其工作原理 (6) 3.2闸门电路设计 (7) 3.3控制电路设计 (8) 3.4小数点控制电路 (9) 3.5整体电路 (10) 3.6 元件清单 (10) 4设计总结 (11) 参考文献 (11) 附录1 (12) 附录2 (17)
摘要 简易数字频率计是一种用四位十进制数字显示被测信号频率（1Hz—100KHz）的数字测量仪器.它的基本功能是测量正弦波，方波，三角波信号，有四个档位（×1，×10，×100，×1000），并能使用数码管显示被测信号数据，本课程设计讲述了数字频率计的工作原理以及其各个组成部分，记述了在整个设计过程中对各个部分的设计思路、对各部分电路设计方案的选择、元器件的筛选、以及在设计过程中的分析，以确保设计出的频率计成功测量被测信号。 关键词：简易数字频率计十进制信号频率数码管工作原理 1技术要求及结构 本设计可以采用中、小规模集成芯片设计制作一个具有下列功能的数字频率测量仪。 1.1技术要求 ⑴要求测量频率范围1Hz－100KHz，量程分为4档，即×1、×10、×100、×1000。 ⑵要求被测量信号可以是正弦波、三角波和方波。 ⑶要求测试结果用数码管表示出来，显示方式为4位十进制。 1.2 系统结构 数字频率计的整体结构要求如图1-1所示。图中被测信号为外部信号，送入测量电路进行处理、测量，档位转换用于选择测试的项目------频率、周期或脉宽，若测量频率则进一步选择档位。 图1-1 数字频率计系统结构框图 2 设计方案及工作原理 2.1 算法设计
等精度量程自选数字频率计
摘要 51系列单片机是国内目前应用最广泛的一种8位单片机之一，随着嵌入式系统、片上系统等概念的提出和接受及应用，51系列单片机还会在继后很唱一段时间占据嵌入式系统产品的 低端市场，因此，作为新世纪的大学生，在信息产业高速发展的今天，掌握单片机的基本结构、原理和使用时非常重要的。随着电子技术的发展，当前数字系统的设计正朝着速度快、容量大、体积小、重量轻的方向发展。 频率测量是电子学测量中最为基本的测量之一。本次课设使用单片机At89C52为核心，使用等精度测频原理，设计量程自选的数字频率计。采用C语言编写程序，测量范围0.01Hz~400KHz，测量精度能达到0.01。测量结果在1602液晶上显示。 关键字：AT89C52单片机，量程自选数字频率计，等精度测频
Summary 51 series is the currently the most widely used one 8-bit microcontrollers with embedded systems, the concept of on-chip systems, and applications made and whips acceptable, 51 series will be singing in the subsequent period of time is occupied low-end embedded system products market, therefore, as the new century, college students, high-speed development in the information industry today, the master microcontroller's basic structure, principles and use is very important. With the development of electronic technology, the current design of digital systems is moving fast, large capacity, small size, light weight and direction. Frequency measurement is the measurement electronics, one of the most basic measurements. The class is located using the microcontroller At89C52 core, use of precision frequency measurement principle, the design range of optional digital frequency meter. Using C language program, measuring range 0.01Hz ~ 400KHz, measurement accuracy can reach 0.001. Measurements in 1602Displayed on the LCD. Keywords: AT89C52 microcontroller, range-demand digital frequency meter, and otherprecisionfrequencymeasurement
《数字频率计》技术报告 一、问题的提出 在传统的电子测量仪器中，示波器在进行频率测量时测量精度较低，误差较大。频谱仪可以准确的测量频率并显示被测信号的频谱，但测量速度较慢，无法实时快速地跟踪捕捉到被测信号频率的变化。而频率计则能够快速准确的捕捉到被测信号频率的变化。 在传统的生产制造企业中，频率计被广泛的应用在生产测试中。频率计能够快速的捕捉到晶体振荡器输出频率的变化，用户通过使用频率计能够迅速的发现有故障的晶振产品，确保产品质量。在计量实验室中，频率计被用来对各种电子测量设备的本地振荡器进行校准。在无线通讯测试中，频率计既可以被用来对无线通讯基站的主时钟进行校准，还可以被用来对无线电台的跳频信号和频率调制信号进行分析。 数字频率计是一种用数字显示的频率测量仪表，它不仅可以测量正弦信号、方波信号和尖脉冲信号的频率，而且还能对其他多种物理量的变化频率进行测量，诸如机械振动次数，物体转动速度，明暗变化的闪光次数，单位时间里经过传送带的产品数量等等，这些物理量的变化情况可以由有关传感器先转变成周期变化的信号，然后用数字频率计测量单位时间内变化次数，再用数码显示出来。 二、解决技术问题及指标要求 1、技术指标
被测信号：正弦波、方波或其他连续信号； 采样时间：1秒（0.1秒、10秒）； 显示时间：1秒（2秒、3秒．．．．．．）； LED显示； 灵敏度：100mV； 测量误差：±1H z。 数字频率计是一种专门对被测信号频率进行测量的电子测量仪器。其最基本的工作原理为：当被测信号在特定时间段T内的周期个数为N时，则被测信号的频率f=N/T。一般T=1s，所以应要求定时器尽量输出为1s的稳定脉冲。 2、设计要求 可靠性：系统准确可靠。 稳定性：灵敏度不受环境影响。 经济性：成本低。 重复性：尽量减少电路的调试点。 低功耗：功率小，持续时间长。 三、方案可行性分析（方案结构框图） 1、原理框图
等精度数字频率计的设计 李艳秋 摘要 基于传统测频原理的频率计的测量精度将随着被测信号频率的下降而降低，在实用中有很大的局限性，而等精度频率计不但有较高的测量精度，而且在整个测频区域内保持恒定的测试精度。运用等精度测量原理，结合单片机技术设计了一种数字频率计，由于采用了屏蔽驱动电路及数字均值滤波等技术措施，因而能在较宽定的频率范围和幅度范围内对频率，周期，脉宽，占空比等参数进行测量，并可通过调整闸门时间预置测量精度。选取的这种综合测量法作为数字频率计的测量算法，提出了基于FPGA 的数字频率计的设计方案。给出了该设计方案的实际测量效果，证明该设计方案切实可行，能达到较高的频率测量精度。 关键词等精度测量，单片机，频率计，闸门时间，FPGA Ⅱ
ABSTRACT Along with is measured based on the traditional frequency measurement principle frequency meter measuring accuracy the signalling frequency the drop but to reduce, in is practical has the very big limitation, but and so on the precision frequency meter not only has teaches the high measuring accuracy, moreover maintains the constant test precision in the entire frequency measurement region. Using and so on the precision survey principle, unified the monolithic integrated circuit technical design one kind of numeral frequency meter, because has used the shield actuation electric circuit and technical measure and so on digital average value filter, thus could in compared in the frequency range and the scope scope which the width decided to the frequency, the cycle, the pulse width, occupied parameter and so on spatial ratio carries on the survey, and might through the adjustment strobe time initialization measuring accuracy. Selection this kind of synthesis measured the mensuration took the digital frequency meter the survey algorithm, proposed based on the FPGA digital frequency meter design proposal. Has produced this design proposal actual survey effect, proved this design proposal is practical and feasible, can achieve the high frequency measurement precision Keywords Precision survey, microcontroller, frequency meter, strobe time，field programmable gate array Ⅱ
前言 (3) 一、总体设计 (4) 二、硬件设计 (6) AT89C51单片机及其引脚说明： (6) 显示原理 (8) 技术参数 (10) 电参数表 (10) 时序特性表 (11) 模块引脚功能表 (12) 三、软件设计 (12) 四、调试说明 (15) 五、使用说明 (17) 结论 (17) 参考文献 (18)
附录 (19) Ⅰ、系统电路图 (19) Ⅱ、程序清单 (20)
前言 单片机渗透到我们生活的各个领域，几乎很难找到哪个领域没有单片机的踪迹。导弹的导航装置,飞机上各种仪表的控制,计算机的网络通讯与数据传输，工业自动化过程的实时控制和数据处理，广泛使用的各种智能IC卡，民用豪华轿车的安全保障系统，录像机、摄像机、全自动洗衣机的控制,以及程控玩具、电子宠物等等，这些都离不开单片机。更不用说自动控制领域的机器人、智能仪表、医疗器械以及各种智能机械了。因此，单片机的学习、开发与应用在生活中至关重要。 随着电子信息产业的不断发展,信号频率的测量在科技研究和实际应用中的作用日益重要。传统的频率计通常是用很多的逻辑电路和时序电路来实现的，这种电路一般运行缓慢，而且测量频率的范围比较小.考虑到上述问题，本论文设计一个基于单片机技术的数字频率计。首先，我们把待测信号经过放大整形;然后把信号送入单片机的定时计数器里进行计数,获得频率值；最后把测得的频率数值送入显示电路里进行显示。本文从频率计的原理出发，介绍了基于单片机的数字频率计的设计方案，选择了实现系统得各种电路元器件，并对硬件电路进行了仿真。
一、总体设计 用十进制数字显示被测信号频率的一种测量装置。它以测量周期的方法对正弦波、方波、三角波的频率进行自动的测量. 所谓“频率”，就是周期性信号在单位时间（1s）内变化的次数。若在一定时间间隔T内测得这个周期性信号的重复变化次数N，则其频率可表示为f=N/T。其中脉冲形成电路的作用是将被测信号变成脉冲信号，其重复频率等于被测频率f x。时间基准信号发生器提供标准的时间脉冲信号，若其周期为1s,则门控电路的输出信号持续时间亦准确地等于1s.闸门电路由标准秒信号进行控制，当秒信号来到时，闸门开通，被测脉冲信号通过闸门送到计数译码显示电路。秒信号结束时闸门关闭,计数器停止计数。由于计数器计得的脉冲数N是在1秒时间内的累计数，所以被测频率fx=NHz。 本系统采用测量频率法,可将频率脉冲直接连接到AT89C51的T0端，将T/C1用做定时器。T/C0用做计数器。在T/C1定时的时间里，对频率脉冲进行计数。在1S定时内所计脉冲数即是该脉冲的频率。见图1: 图1测量时序图 由于T0并不与T1同步,并且有可能造成脉冲丢失，所以对计数器T0做一定的延时，以矫正误差。具体延时时间根据具体实验确定。 根据频率的定义，频率是单位时间内信号波的个数，因此采用上述各种方案