第二章8086/8088微处理器及其系统结构
内容提要：
1．8086微处理器结构：
CPU内部结构：总线接口部件BIU，执行部件EU；
CPU寄存器结构：通用寄存器，段寄存器，标志寄存器，指令指针寄存器；
CPU引脚及其功能：公用引脚，最小模式控制信号引脚，最大模式控制信号引脚。
2．8086微机系统存储器结构：
存储器地址空间与数据存储格式；
存储器组成；
存储器分段。
3．8086微机系统I/O结构
4．8086最小/最大模式系统总线的形成
5．8086CPU时序
6．最小模式系统中8086CPU的读/写总线周期
7．微处理器的发展
学习目标
1．掌握CPU寄存器结构、作用、CPU引脚功能、存储器分段与物理地址形成、最小/最大模式的概念和系统组建、系统总线形成；
2．理解存储器读/写时序；
3．了解微处理器的发展。
难点：
1．引脚功能，最小/最大模式系统形成；
2．存储器读/写时序。
学时：8
问题：为什么选择8088/8086？
•简单、容易理解掌握
•与目前流行的P3、P4向下兼容，形成x86体系
•16位CPU目前仍在大量应用
思考题
1、比较8086CPU与8086CPU的异同之处。
2、8086CPU从功能上分为几部分?各部分由什么组成?各部分的功能是什么?
3、CPU的运算功能是由ALU实现的，8086CPU中有几个ALU?是多少位的ALU?
起什么作用?
4、8086CPU有哪些寄存器?各有什么用途?标志寄存器的各标志位在什么情
况下置位?
5、8086CPU内哪些寄存器可以和I/O端口打交道，它们各有什么作用?
6、8086系统中的物理地址是如何得到的?假如CS=2400H，IP=2l00H，其物
理地址是多少?
思考题
1.从时序的观点分析8088完成一次存储器读操作的过程？
2.什么是8088的最大、最小模式？
3.在最小模式中，8088如何产生其三总线？
4.在最大模式中，为什么要使用总线控制器？
思考题
1.试述最小模式下读/写总线周期的主要区别。
2.CPU响应中断时，为什么要执行两个连续的中断响应周期?
3.当8086微处理器响应总线请求发出HLDA信号后，有哪些引脚信号处于高
阻?
4.8086/8088微处理器响应总线请求发出HLDA信号后，执行部件EU会立即
停止操作吗?为什么?
5.在8086系统中，地址/数据复用信号是如何区分的?
6.总线周期的含义是什么? 8086/8088的基本总线周期由几个时钟组成?如
果一个CPU的时钟频率为4.77MHz，那么它的一个时钟周期为多少?一个基本总线周期为多少?若主频为l5MHz呢?
7.在最小模式总线写周期的T
1、T
2
、T
3
、T
4
状态，8086CPU分别执行什么动
作?
思考题
1.在8086系统的最大模式下为什么一定要用总线控制器?试述总线控制器
8288的主要功能，并说明它有哪些输入和输出信号?试述8086系统中时钟发生器8284A的主要作用以及可提供的几种时钟信号。
作业：
一、问答题：
1、8088微处理器的逻辑地址是由哪几部分组成的？怎样将逻辑地址转换为物理地址？
2、如何设置用户堆栈，在压栈和退栈操作时，堆栈指针SP的内容如何变化？
3、如果一个程序在执行前（CS）=0A7F0H，（IP）=2B40H，该程序的起始地址是多少？
4、如果一个堆栈是从地址1250：0100开始，（SP）=0052H，试回答以下问题：
（1）SS段的段地址是多少？
（2）栈顶的物理地址是多少？
（3）栈底的物理地址是多少？
存入字数据后，SP的内容是什么？
5、有两个16位字1234H和5678H分别存放在02000H为首地址的存储单元中，试用图表示存储数据的情况。
二、填空题
1、8088CPU内部结构按功能分为两部分，即和。
一、8086/8088CPU的结构
1. 8086/8088 CPU的内部结构
1）指令执行部件
指令执行部件EU主要由算术逻辑运算单元ALU、标志寄存器FR、通用寄存器组和EU 控制器等四个部件组成。其主要功能是执行命令。一般情况下指令顺序执行，EU可不断地从BIU指令队列缓冲器中取得执行的指令，连续执行指令，而省去了访问存储器取指令所需的时间。如果指令执行过程中需要访问存储器存取数据时，只需将要访问的地址送给BIU，等待操作数到来后再继续执行。遇到转移类指令时则将指令队列中的后续指令作废，等待BIU重新从存储器中取出新的指令代码进入指令队列缓冲器后，EU才能继续执行指令。这种情况下，EU和BIU的并行操作回受到一定的影响，但只要转移类指令出现的频率不是很
高，两者的并行操作仍然能取得较好的效果。
EU中的算术逻辑运算部件ALU可完成16位或8位二进制数的运算，运算结果一方面通过内部总线送到通用寄存器组或BIU的内部寄存器中以等待写到存储器；另一方面影响状态标志寄存器FR的状态标志位。16位暂存器用于暂时存放参加运算的操作数。
EU控制器则负责从BIU的指令队列缓冲器中取指令、分析指令（即对指令译码），然后根据译码结果向EU内部各部件发出控制命令以完成指令的功能。
2）总线接口部件BIU
总线接口部件BIU主要有地址加法器、专用寄存器组、指令队列缓冲器以及总线控制电路等四个部件组成。其主要功能是负责完成CPU与存储器或I/O设备之间的数据传送。BIU中地址加法器将来自于段寄存器的16位地址段首地址左移4位后与来自于IP寄存器或EU提供的16位偏移地址相加（通常将“段首地址：偏移地址”称为逻辑地址），形成一个20位的实际地址（又称为物理地址），以对1MB的存储空间进行寻址。具体讲：当CPU执行指令时，BIU根据指令的寻址方式通过地址加法器形成指令在存储器中的物理地址，然后访问该物理地址所对应的存储单元，从中取出指令代码送到指令队列缓冲器中等待执行。指令队列一共6个字节（8088的指令队列为4个字节），一旦指令队列中空出2个（8086中）或一个（8088中）字节，BIU将自动进入读指令操作以填满指令队列；遇到转移类指令时，BIU将指令队列中的已有指令作废，重新从新的目标地址中取指令送到指令队列中；当EU 需要读写数据时，BIU将根据EU送来的操作数地址形成操作数的物理地址，从中读取操作数或者将指令的执行结果传送到该物理地址所指定的内存单元或外设端口中。
BIU的总线控制电路将CPU的内部总线与外部总线相连，是CPU与外部交换数据的通路。对于8086而言，BIU的总线控制电路包括16条数据总线、20条地址总线和若干条控制总线；而8088的总线控制电路与外部交换数据的总线宽度是8位，总线控制电路与通用寄存器组之间的数据总线宽度也是8位，而EU内部总线仍是16位，这也是将8088称为准16位的微处理器的原因。
3）8086/8088 CPU寄存器阵列（寄存器组）
8086/8088 CPU中有14个16位的寄存器，按用途分为四类：
①通用寄存器：8个，分为两组：
数据寄存器：累加器AX、基址寄存器BX、计数寄存器CX、数据寄存器DX，每个数据寄存器可存放16位操作数，也可拆成两个8位寄存器，用来存放8位操作数，AX、BX、
CX、DX分别可拆成AH、AL、BH、BL、CH、CL、DH、DL，其中AH、BH、CH、DH 为高八位，AL、BL、CL、DL为低八位；
指针和变址寄存器：堆栈指针SP、基址指针BP、源变址寄存器SI、目的变址寄存器DI，可用来存放数据和地址，但只能按16位进行存取操作。
通用寄存器的特定用法见表2.1。
②段寄存器：4个
代码段寄存器CS：用于存放当前代码段的段地址；
数据段寄存器DS：用于存放当前数据段的段地址；
附加段寄存器ES：用于存放当前附加段的段地址；
堆栈段寄存器SS：用于存放当前堆栈段的段地址。
③专用寄存器：两个
标志寄存器FR：仅定义了9位，其中6位用作状态标志，3位用作控制标志。
a. 状态标志位用来反映EU执行算术或逻辑运算的结果特征，6个状态位如下：
进位标志CF：当加法运算有进位，减法运算有借位时，CF=1，否则CF=0；
辅助进位标志AF:在字节操作时,低4位向高4位有进位(加法)或有借位(减法)；在字操作时，低字节向高字节有进位（加法）或有借位（减法）时，则AF=1，否则AF=0。
奇偶校验标志PF：当运算结果低8位“1”的个数为偶数时，PF=1，否则PF=0；
零标志ZF：当运算结果位0时，ZF=1，否则ZF=0；
溢出标志OF：在有符号数的算术运算时，当运算结果有溢出时，OF=1，否则OF=0；
符号标志SF：在有符号数的算术运算时，当运算结果为负时，SF=1，否则SF=0；
b. 控制标志位用来控制CPU的操作,3个标志位如下:
方向标志DF:当DF=0时，在串操作指令中，进行自动增址操作；当DF=1时，在串操作指令中，进行自动减址操作；
中断允许标志IF：当IF=0时，禁止CPU响应可屏蔽中断；当IF=1时，允许CPU响应可屏蔽中断；
单步陷阱标志TF：当IF=1时，表示CPU进入单步工作方式；当IF=0时，表示CPU正常执行程序。
8086/8088 CPU寄存器结构见图2.1。
指令指针IP：用来存放要取的下一条指令在当前代码段中的偏移地址，程序不能直接访问IP，在程序运行过程中，BIU可修改IP中内容。
二、8086/8088 CPU芯片的引脚及其功能
8086/8088 CPU具有40条引脚，双列直插式封装，采用分时复用地址数据总线，从而使8086/8088 CPU用40条引脚实现20位地址、16位数据、控制信号及状态信号的传输。
8086/8088 CPU芯片可以在两种模式下工作，即最大模式和最小模式。
最大模式：指系统中通常含有两个或多个微处理器（即多微处理器系统），其中一个主处理器就是8086/8088 CPU，另外的处理器可以是协处理器I/O处理器。
最小模式：在系统中只有8086/8088一个微处理器。
1. 两种模式公用的引脚的定义
AD0～AD15（Address/Data Bus）：分时复用的地址数据线。双向。
在了解分时复用的概念之前必须先了解总线周期概念：
总线周期：CPU对存储单元或I/O端口每读/写一次数据（一个字节或一个字）所需的时间称为一个总线周期。通常情况下，一个总线周期分为4个时钟周期，即T1、T2、T3、T4。
下面讲解AD15～AD0的具体分时复用的问题：（8088只有AD7～AD0）
在T1期间作地址线A15～A0用，此时是输出的（是存储单元的低十六位地址或I/O端口的十六位地址）；
在T2～T4期间作数据线D15～D0用，此时是双向的。
A19/S6～A16/S3：分时复用，输出引脚。
在T1期间，作地址线A19～A16用，对存储单元进行读写时，高四位地址线由A19～A16给出；
在T2～T4期间作为S6～S3状态线用。
状态线的特征如下：
S5：用来表示中断允许状态位IF的当前设置。
S6：恒为“0”，以表示CPU当前连在总线上。
/S7：三态输出，高8位数据总线有效/状态复用引脚。（8088是/S7）
在T1状态：作用，该引脚为0时，表示高8位数据线上的数据有效；
在T2～T4状态：输出状态信号S7，未定义。
GND ：地线（两个），分别为引脚1和20；
：读，三态输出，当=0时，表示CPU当前正在读存储器或I/O接口。
READY：准备就绪，输入。当CPU要访问的存储器或I/O端口已准备好传送数据时，存储器或I/O端口置READY=1，否则置READY=0，CPU在T3状态采样READY，
若READY=0，则插入Tw，然后在插入Tw状态继续采样READY，直至READY=1为止，才进入T4。
：输入，测试信号。当CPU执行WAIT指令时，CPU每隔5个T对TEST进行
一次测试，当测试到=1，则CPU重复执行W AIT指令，即CPU处于空闲
等待状态，直到测试到=0时，等待状态结束，CPU继续执行后续指令。INTR：输入，可屏蔽中断请求，高电平有效，当外设向CPU提出中断请求时，置INTR=1，若此时IF=1，则CPU响应中断。
NMI：输入，非可屏蔽中断请求，上升沿有效。只要CPU采样到NMI由低电平到高电平的跳变，不管IF的状态如何，CPU都会响应。
RESET：输入，复位。该引脚保持4T状态以上时间高电平，则可复位，复位后，CPU 停止当前操作，且对F、IP、DS、SS、ES及指令队列缓冲器清零，而CS置为FFFFH。
复位后，CPU从FFFF0H开始执行程序。
CLK：输入，时钟，它提供了处理器和总线控制器的定时操作，典型值为8MHz。Vcc：电源，+5V。
2）最小模式控制信号引脚（当MN/MX接Vcc时）
系统控制线全部由8086CPU发出。
HOLD：输入，总线请求。用于其它主控器（其它处理器、DMA等）向本CPU 请求占用总线。
HLDA：总线请求响应，输出。CPU一旦检测到HOLD=1时，则在当前总线周期结束后，输出HLDA=1，表示响应总线请求，并让出总线使用权给其它主控器，直至其它主控器用完总线后，HOLD变为低电平，HLDA才输出为低，本CPU重新占用总线。在总线响应期间，凡是三态的总线均处于高阻状态。
=0时，表示CPU当前正在写存储器或I/O端口。
：输出、三态，写。当
M/
器，当M/
DT/
：三态、输出，数据发送/接收控制信号。为提高CPU数据总线驱动能力，常常
控制数据收发器的数据传送方向。若DT/
=0时，表示CPU输入（接收）
数据。
：三态、输出，数据允许信号，DEN通常作为数据收发器的选通信号，仅当DEN=0
时，才允许收发器收发数据。
ALE：输出，地址锁存允许，在任一总线周期的T1期间输出一个正脉冲用于AD15～AD0输出的地址信息送外部地址锁存器锁存。
=0，表示响应中断。
：输出，中断响应。当CPU响应INTR时，置
3) 最大模式控制信号引脚（当MN/
、、：三态、输出，总线周期状态，用于和总线控制器8288的S2、
S1、S0相连接，使得8288对它们译码，以产生相应的控制信号,见表2.2。
：三态、输出，总线封锁。当=0时，表示本CPU不允许其它主控器占用总
线；当CPU执行加有LOCK前缀的指令期间，=0。
/
、/：双向，总线请求/总线请求允许，输入时作总线请求，输出时作
总线请求响应，均为低电平有效，三态，其中
状态含义。
4. 8086和8088CPU在外部引脚上的区别:
① 8086有16根数据线，与地址线A15～A0分时复用，而8088只有8根数据线，与地址线A7～A0分时复用。
② 8086有，一次可读8位或16位，而8088没有，有状态线输出。
三、 8086/8088存储器的结构
1. 存储器地址空间与数据存储格式
1）地址空间：1MB ，地址范围：00000H ～FFFFFH 2）数据存储格式：
每个存储单元存储一个字节的数据，存取一个字节的数据需一个总线周期。两个相邻的字节定义为一个字。每一个字的低字节存放在低地址中，高字节存放在高地址中，并以低字节的地址作为字地址。若字地址为偶地址，则称为对准字存放，存取一个字也只需要一个总线周期；若字地址为奇地址，则称为非对准字存放，存取一个非对准字需要两个总线周期。见表2.4。
表2. 4 BHE 和AD 0的不同组合状态
AD 0
2. 存储器的组成
1MB 存储空间分成两个512KB 存储器，即：
偶地址存储器：（A0=0），其数据线与8086CPU 系统的D7～D0相连，A0=0用于片选； 奇地址存储器：（A0=1），其数据线与8086CPU 系统的D15～D8相连， =0用于片
选；
3. 存储器分段
由于CPU 内部寄存器是16位，只能寻址64KB ，故把1MB 存储空间划分为四个逻辑段，逻辑段彼此独立，但可紧密相连，也可重叠，在整个1MB 存储空间浮动，仅需改变段寄存器内容。一般把存储器划分为：程序区、数据区和堆栈区。这样，就可以在 程序区中存储程序的指令代码，在数据区中存储原始数据、中间结果和最后结果，在堆栈区中存储压
入堆栈的数据或状态信息。8086/8088CPU通常按信息特征区分段寄存器的作用，如CS提供程序存储区的段地址，DS和ES提供存储源和目的数据区的段地址，SS提供堆栈区的段地址。
由于系统中只设有4个段寄存器，任何时候CPU只能识别当前可寻址的4个逻辑段。如果程序量或数据量很大，超过64K字节，那么可定义多个代码段、数据段、附加段和堆栈段，但4个段寄存器中必须是当前正在使用的逻辑段的基地址，需要时可修改这些段寄存器的内容，以扩大程序的规模。
段地址：每个逻辑段起始地址的高16位，即段寄存器的内容，无符号数；
段基地址：每个逻辑段起始地址；
逻辑地址：段地址：偏移地址，在程序中使用；
物理地址：存储单元的实际地址，物理地址=段地址*16+偏移地址；
偏移地址：相对段基地址的偏移量，无符号数，也称有效地址EA。
四、堆栈段
堆栈是以“后进先出”的原则暂存一批需要保护的数据或地址的一个特定存储区。
堆栈段段地址由SS提供，偏移地址由SP提供，SP始终指向栈顶。堆栈操作有压栈（PUSH）和出栈（POP）两种，均以字为单位。
压栈过程：例PUSH AX
①SP←SP-1
②（SP）←AH
③SP←SP-1
④（SP）←AL
出栈过程：例POP BX
①BL←（SP）
②SP←SP+1
③BH←（SP）
④SP←SP+1
四、总线结构和总线周期
1. 总线系统结构
1）最大/最小模式系统的形成
系统总线是指微机系统所采用的总线，一般是由CPU总线经过驱动器、总线控制器等芯片的变换而形成的，有了系统总线，CPU才能外接不同容量的存储器和不同容量的I/O端口，组成不同规模的微机系统。。
（1）最小模式系统总线的形成
接Vcc。见图2.3。
应用于单一的微机处理系统，CPU引脚MN/
图中，3片8282锁存20位地址信息和，之所以要锁存是鉴于AD15～AD0、A19～A16/S6～S3、/S7都是分时复用线，在T1状态ALE作用下将这些信息锁存以备用，
还可以提高地址总线驱动能力。2片8286作为16位数据收发器，由CPU的控制信号
和DT/ 分别控制8286工作和数据传送方向。
系统控制线由CPU直接提供。
（2）最大模式系统总线的形成
应用于多微机处理系统，通常以8086/8088CPU为中心，增设总线控制器8288，一个总线仲裁器8289，还包含其它微处理器（如8287数值协处理器和8289I/O处理机）CPU引脚
MN/ 接GND。见图2.4。
①与最小模式系统相同处：
3片8282锁存20位地址信息和，2片8286作为16位数据收发器。
②不同处：
用8288总线控制器，对CPU提供的状态信号、、译码，产生各种命令信号和
控制信号，而不是由CPU提供控制信号，包括ALE、DT/ 和DEN均由8288提供。（1）8288总线控制器
状态信号与总线命令信号的对应关系见表2.2。
命令信号：
：读存储器命令，此命令有效时，把被选中的存储单元之中的数据读到DB上。
：读I/O端口命令，此命令有效时，把被选中的I/O端口之中的数据输入到DB上。
：写存储器命令，此命令有效时，把DB上的数据写到所选中的存储单元中。
：写I/O端口命令，此命令有效时，把DB上的数据写到所选中的I/O端口中。
：超前写存储器命令，功能与相同，只是提前一个T状态出现。
：超前写I/O端口命令，功能与相同，只是提前一个T状态出现。
：中断响应信号，与最小模式CPU提供的相同。
控制信号ALE、DT/ 、DEN：与最小模式中CPU发出的相同，仅DEN极性相反。
2. 总线周期时序
时钟信号CLK：时钟信号的周期也称为状态周期T，它是微处理器的最小动作单位时间；
指令周期：执行一条指令所需时间，有若干总线周期组成；
总线周期：CPU访问存储器或I/O端口一次所需时间，至少4个T状态。
以最小模式系统中CPU读总线周期为例：见图2.5。
T1状态：CPU发存储单元20位或I/O端口16/8位地址信息和信号，并发地址锁存允
许ALE，将地址信息和信号锁存到外部8282中。CPU通过发M/ 信号确定是读存储器还是读I/O端口。
T2状态：AD15～AD0高阻，S7～S3状态信息输出，同时发=0，启动所选中的存储
单元或I/O端口。
T3状态前沿（下降沿）：CPU采样READY，若所选中的存储单元或I/O端口能在T3期间准备好数据，则READY=1；否则置READY=0，T3过后插入Tw，CPU再在插入Tw下降沿采样READY，直至READY=1为止。选中的存储单元或I/O端口把数据送到DB上。
T3状态后沿或插入Tw后沿（上升沿）：CPU在发DT/ =0和=0的情况下，读数据总线。
T4状态：结束总线周期。
五、微处理器的发展
随着VLSI大规模集成电路和计算机技术的飞速发展，微处理器的面貌日新月异，从单片集成上升到系统集成，性能价格比不断提高，微处理器字长从4位→8位→16位→32位→64位，工作频率从不到1MHz到目前的1.3GHz，发展之快，匪夷所思。
1．80286微处理器
80286芯片内含13.5万个晶体管，集成了存储管理和存储保护机构，80286将8086中BIU的EU两个处理单元进一步分离成四个处理单元，它们分别是总线单元BU、地址单元AU、指令单元IU和执行单元EU。BU和AU的操作基本上和8086的BIU一样，AU专门用来计算物理地址，BU根据AU算出的物理地址预取指令（可多达6个字节）和读写操作数。
80286内部有15个16位寄存器，其中14个与8086寄存器的名称和功能完全相同。不同之处有二：其一标志寄存器增设了2个新标志，一个为I/O特权层标志IOPL（I/O Privilege），占D13D12两位，有00、01、10、11四级特权层：其二增加了一个16位的机器状态字（MSW）寄存器，但只用了低4位，D3为任务转换位TS，D2为协处理器仿真位EM，D1为监督协处理器位MP，D0为保护允许位PE；其余位都空着未用。
80286有24根地址线，16根数据线，16根控制线（其中输出的状态线8根，输入的控制线8根），地址线和数据线、状态线不再分时复用。80286封装在68条引脚的正方形管壳中，管壳四面引脚。68根引脚中有5条引脚未编码（NC），Vcc有2条，Vss有3条，各引脚的符号和名称如表2.5所示。
表2.5 80286引脚符号和名称
O 总线高字节有效O 协处理器操作数响应
O 总线周期状态I 协处理器忙
I 协处理器出错
：O 总线封锁
I 总线准备就绪
80286对8086基本指令集进行了扩展。
2．80386微处理
80386CPU内部结构由6个逻辑单元组成，它们分别是：总线接口部件BIU（Bus Interface Unit）、指令预取部件IPU（Instruction Prefetch Unit）、指令译码部件IDU（Instruction
表2.6 80386引脚名称和功能
～
第二章8086微处理器 【回顾】微型计算机及微机系统的组成、结构与工作过程，CPU的基本概念与一般结构。本讲重点8086微处理器的一般性能特点，内部编程结构的两大组成部分及在信息处理中的相互协调关系，处理器状态字PSW及各个标志位，8086微机系统的存储器组织。一、8086微处理器 1．引言 8086微处理器是Intel公司推出的第三代CPU芯片，它们的内部结构基本相同，都采用16位结构进行操作及存储器寻址，但外部性能有所差异，两种处理器都封装在相同的40脚双列直插组件（DIP）中。 2．8086微处理器的一般性能特点： 16位的内部结构，16位双向数据信号线； 20位地址信号线，可寻址1M字节存储单元； 较强的指令系统； 利用第16位的地址总线来进行I/O端口寻址，可寻址64K个I/O端口； 中断功能强，可处理内部软件中断和外部中断，中断源可达256个； 单一的＋5V电源，单相时钟5MHz。 另外，Intel公司同期推出的Intel8088微处理器一种准16位微处理器，其内部寄存器，内部操作等均按16位处理器设计，与Intel8088微处理器基本上相同，不同的是其对外的数据线只有8位，目的是为了方便地与8位I/O接口芯片相兼容。 3．8086CPU的编程结构 编程结构：是指从程序员和使用者的角度看到的结构，亦可称为功能结构。 如图2－1所示是8086CPU的内部功能结构。 从功能上来看，8086CPU可分为两部分，即总线接口部件BIU（Bus Interface Unit）和执行部件EU（Execution Unit）。 (1) 执行部件（EU） 功能：负责指令的执行。 组成：包括①ALU(算术逻辑单元)、②通用寄存器组和③标志寄存器等，主要进行8位及16位的各种运算。
微机原理第二章习题与分析解答 1．单项选择题 （1）8086工作最大方式时应将引脚MN/MX接（） A．负电源 B.正电源 C.地 D.浮空 分析：8086规定工作在最小方式下MN/MX接+5V，工作在最大方式下MN/MX 接地。 答案：C （2）8086能寻址内存储器的最大地址范围为（） A．64KB B.1MB C.16MB D.16KB 分析：8086有A 0~A 19 20条地址总线，220=1MB。 答案：B （3）在总线周期，8086CPU与外设需交换（） A．地址信息 B.数据信息 C.控制信息 D.A、B、C 分析在总线周期，CPU必须发出地址信息的控制信息以后，才能实现与外设进行交换数据。 答案：D （4）8086用哪种引脚信号来确定是访问内存还是访问外设（） A．RD B.WR C.M/IO D.INTA 分析：引脚信号M/IO是Memory or Input Output的缩写，当M/IO=0时，用以访问外设；当M/IO=1，用以访问外设。 答案：C （5）在8086指令系统中，下列哪种寻址方式不能表示存储器操作数（）A．基址变址寻址B.寄存器寻址C.直接寻址D.寄存器间接寻址 分析：8086指令系统共有七种寻址方式，只有立即寻址方式和寄存器寻址方式不是表示存储器操作数的。 答案：B （6）当CPU时钟频率为5MHz，则其总线周期（） A．0．8 s B.500ns C.200ns D.200μs 分析：时钟周期T=1/?=200ns,而一个总路线周期通常由4个T状态组成，有4╳T=4╳200ns=0.8μs. 答案：A （7）8086工作在最大方式下，总路线控制器使用芯片（） A．8282 B.8286 C.8284 D.8288 分析：在最大方式下，系统中主要控制信号是由总路线控制器产生，而只有芯片8288才有这方面的功能。 答案：D （8）取指令物理地址=（） A．（DS）╳10H+偏移地址 B.（ES）╳10H+偏移地址 C．（SS）╳10H+（SP） D.（CS）╳10H+（IP） 分析：每当8086CPU取指令时，总是根据CS：IP的所指的存贮单元去取指令。 答案：D （9）一个数据的有效地址是2140H、（DS）=1016H，则该数据所在内存单元
第2章8086微处理器及其系统 教材习题解答 1. 8086 CPU 由哪两部分构成，它们的主要功能是什么?在执行指令期间,EU 能直接访问存储器吗，为什么? 【解】8086CPU由执行部件（EU）和总线接口部件（BIU）两部分组成。 执行部件由内部寄存器组、算术逻辑运算单元（ALU）与标志寄存器（FR）及内部控制逻辑等三部分组成。寄存器用于存储操作数和中间结果；算术逻辑单元完成16位或8位算术逻辑运算，运算结果送上ALU内部数据总线，同时在标志寄存器中建立相应的标志；内部控制逻辑电路的主要功能是从指令队列缓冲器中取出指令，对指令进行译码，并产生各种控制信号，控制各部件的协同工作以完成指令的执行过程。 总线接口部件（BIU）负责CPU与存储器、I/O设备之间传送数据、地址、状态及控制信息。 每当EU部件要执行一条指令时，它就从指令队列头部取出指令，后续指令自动向前推进。EU要花几个时钟周期执行指令，指令执行中若需要访问内存或I/O设备，EU就向BIU 申请总线周期，若BIU总线空闲，则立即响应，若BIU正在取一条指令，则待取指令操作完成后再响应EU的总线请求。 2. 8086CPU与传统的计算机相比在执行指令方面有什么不同？这样的设计思想有什么优点？ 【解】8086 CPU与传统的计算机相比增加了指令队列缓冲器，从而实现了执行部件（EU）与总线接口(BIU)部件的并行工作，因而提高了8086系统的效率。 3. 8086 CPU 中有哪些寄存器，各有什么用途？ 【解】8086共有8个16位的内部寄存器，分为两组： ①通用数据寄存器。四个通用数据寄存器AX、BX、CX、DX均可用作16位寄存器也可用作8位寄存器。用作8位寄存器时分别记为AH、AL、BH、BL、CH、CL、DH、DL。 AX（AH、AL）累加器。有些指令约定以AX（或AL）为源或目的寄存器。实际上大多数情况下，8086的所有通用寄存器均可充当累加器。 BX（BH、BL）基址寄存器。BX可用作间接寻址的地址寄存器和基地址寄存器，BH、BL可用作8位通用数据寄存器。 CX（CH、CL）计数寄存器。CX在循环和串操作中充当计数器，指令执行后CX内容自动修改，因此称为计数寄存器。 DX（DH、DL）数据寄存器。除用作通用寄存器外，在I/O指令中可用作端口地址寄存器，乘除指令中用作辅助累加器。 ②指针和变址寄存器。 BP（Basic Pointer Register）基址指针寄存器。
8086微机原理实验报告 实验名称：8086微机原理实验 实验目的： 1.深入了解8086微处理器的内部结构和指令系统。 2.掌握汇编语言的编程方法和技巧。 3.熟悉微机系统的输入输出操作原理。 4.掌握8086微机系统的调试方法和程序调试技巧。 实验器材： 1.8086微处理器芯片 2.Intel 8086学习板 3.编程器 4.示波器 5.实验箱 实验步骤： 1.熟悉8086微处理器的内部结构和指令系统 在开始实验前，首先需要熟悉8086微处理器的内部结构和指令系统。 通过阅读教材和讲义，了解到8086微处理器采用16位结构，具有4个寄存器组，支持16种不同寻址方式的指令。熟练掌握常用的指令系统和汇编语言的编程方法。 2.设计并编制简单的汇编程序 在熟悉8086微处理器的内部结构和指令系统后，我们开始设计并编制简单的汇编程序。本实验中，我们编写了一个简单的汇编程序，用于实现两个数的加法操作，并将结果存储在内存中。程序中使用了mov指令将操作数送入寄存器，add指令将它们相加，再用mov指令将结果存储到内存中。程序流程图如下所示：
a. 将第一个数送入累加器A中。 b. 将第二个数送入寄存器B中。 c. 执行add指令，将A和B相加，结果保存在A中。 d. 将结果存储到内存中。 e. 程序结束。 3.调试程序并进行测试 在完成汇编程序的编写后，我们需要使用调试器对程序进行调试，并进行测试。首先，将程序加载到学习板上进行调试。在调试过程中，我们使用示波器观察各个信号的波形，以确定程序的正确性。通过逐步单步执行程序并观察寄存器和标志位的变化，我们验证了程序的正确性。接下来，我们使用输入设备输入两个数，并观察输出结果是否正确。测试结果表明程序正确实现了两个数的加法操作。 4.总结体会和改进建议 通过本次实验，我们深入了解了8086微处理器的内部结构和指令系统，掌握了汇编语言的编程方法和技巧，熟悉了微机系统的输入输出操作原理，以及掌握了8086微机系统的调试方法和程序调试技巧。同时，通过实验过程中对问题的分析和解决，我们学会了如何排除故障和进行改进建议。 建议可以在以下几个方面进行改进：a.进一步学习其他指令系统和更复杂的汇编语言编程技巧；b.通过更多实验来掌握如何排除故障和进行改进建议； c参加相关比赛和项目实践，将理论知识应用于实际应用中。 结论： 本次实验达到了预期目标，深入了解了80位86微处理器的内部结构和指令系统，掌握了汇编语言的编程方法和技巧，熟悉了微机系统的输入输出操作原理及掌握了系统的调试方法和程序调试技巧通过这次实验课的学习为今后学习奠定了坚实的理论与实践基础收获了很多经验在今后学习和实际应用中应继续努力提高理论和
习题二 8086微处理器 答案 主要内容：主要介绍8086／8088CPU内部结构。了解80X86CPU的特点。 8086 CPU在内部结构上由哪几部分组成其功能是什么 【答】8086的内部结构分成两部分。总线接口部件BIU，负责控制存储器与I/O端口的信息读写，包括指令获取与排队、操作数存取等。执行部件EU负责从指令队列中取出指令，完成指令译码与指令的执行行。 8086的总线接口部件有那几部分组成其功能是什么 【答】8086的总线接口部件主要由下面几部分组成：4个段寄存器CS/DS/ES/SS，用于保存各段地址；一个16位的指令指针寄存器IP，用于保存当前指令的偏移地址；一个20位地址加法器，用于形成20位物理地址；指令流字节队列,用于保存指令；存储器接口，用于内总线与外总线的连接。 8086的执行单元（部件）由那几部分组成有什么功能 【答】8086的执行单元部件主要由下面几部分组成：控制器、算数逻辑单元、标志寄存器、通用寄存器组。
（1）控制器，从指令流顺序取指令、进行指令译码，完成指令的执行等。 （2）算数逻辑单元ALU，根据控制器完成8/16位二进制算数与逻辑运算。 （3）标志寄存器，使用9位，标志分两类。其中状态标志6位，存放算数逻辑单元ALU运算结果特征；控制标志3位，控制8086的3种特定操作。 （4）通用寄存器组，用于暂存数据或指针的寄存器阵列。 8086内部有哪些通用寄存器 【答】四个16位数据寄存器AX、BX、CX、DX，二个指针寄存器SP、BP, 二个变址寄存器SI、DI。这些寄存器使用上一般没有限制，但对某些特定指令操作，必须使用指定寄存器，可参考后面指令系统章节。 8086内部有哪些段寄存器各有什么用途 【答】四个16位段寄存器：CS、DS、SS、ES，分别保存代码段、数据段、堆栈段与扩展段的段地址。 8086CPU状态标志和控制标志又何不同程序中是怎样利用这两类标志的 8086的状态标志和控制标志分别有哪些
第二章8086/8088微处理器及其系统结构 内容提要： 1．8086微处理器结构： CPU内部结构：总线接口部件BIU，执行部件EU； CPU寄存器结构：通用寄存器，段寄存器，标志寄存器，指令指针寄存器； CPU引脚及其功能：公用引脚，最小模式控制信号引脚，最大模式控制信号引脚。 2．8086微机系统存储器结构： 存储器地址空间与数据存储格式； 存储器组成； 存储器分段。 3．8086微机系统I/O结构 4．8086最小/最大模式系统总线的形成 5．8086CPU时序 6．最小模式系统中8086CPU的读/写总线周期 7．微处理器的发展 学习目标 1．掌握CPU寄存器结构、作用、CPU引脚功能、存储器分段与物理地址形成、最小/最大模式的概念和系统组建、系统总线形成； 2．理解存储器读/写时序； 3．了解微处理器的发展。 难点： 1．引脚功能，最小/最大模式系统形成； 2．存储器读/写时序。 学时：8 问题：为什么选择8088/8086？ ?简单、容易理解掌握 ?与目前流行的P3、P4向下兼容，形成x86体系 ?16位CPU目前仍在大量应用 思考题
1、比较8086CPU与8086CPU的异同之处。 2、8086CPU从功能上分为几部分?各部分由什么组成?各部分的功能是什么? 3、CPU的运算功能是由ALU实现的，8086CPU中有几个ALU?是多少位的ALU? 起什么作用? 4、8086CPU有哪些寄存器?各有什么用途?标志寄存器的各标志位在什么情 况下置位? 5、8086CPU内哪些寄存器可以和I/O端口打交道，它们各有什么作用? 6、8086系统中的物理地址是如何得到的?假如CS=2400H，IP=2l00H，其物 理地址是多少? 思考题 1.从时序的观点分析8088完成一次存储器读操作的过程？ 2.什么是8088的最大、最小模式？ 3.在最小模式中，8088如何产生其三总线？ 4.在最大模式中，为什么要使用总线控制器？ 思考题 1.试述最小模式下读/写总线周期的主要区别。 2.CPU响应中断时，为什么要执行两个连续的中断响应周期? 3.当8086微处理器响应总线请求发出HLDA信号后，有哪些引脚信号处于高 阻? 4.8086/8088微处理器响应总线请求发出HLDA信号后，执行部件EU会立即 停止操作吗?为什么? 5.在8086系统中，地址/数据复用信号是如何区分的? 6.总线周期的含义是什么? 8086/8088的基本总线周期由几个时钟组成?如 果一个CPU的时钟频率为4.77MHz，那么它的一个时钟周期为多少?一个基本总线周期为多少?若主频为l5MHz呢? 7.在最小模式总线写周期的T 1、T 2 、T 3 、T 4 状态，8086CPU分别执行什么动 作? 思考题 1.在8086系统的最大模式下为什么一定要用总线控制器?试述总线控制器 8288的主要功能，并说明它有哪些输入和输出信号?试述8086系统中时钟发生器8284A的主要作用以及可提供的几种时钟信号。
第一章微型计算机概述 ●知识点： ◆微型计算机简介 ◆微型计算机中信息的表示及运算基础 ◆微型计算机系统的基本组成 ●重点掌握 ◆数制及其转换，二进制数的运算（算术运算、逻辑运算），带符号数的补码 表示 ◆微处理器、微型计算机和微型计算机系统三个概念的联系和区别 第二章8086微处理器及其体系结构 ?知识点： ◆8086微处理器的编程结构 ◆存储器组织 ◆I/O端口的组织 ◆引脚功能和工作模式 ◆操作时序 ?重点掌握 ◆8086微处理器的编程结构（EU、BIU）、8086CPU内部寄存器的配置 ◆存储器的分段、物理地址和逻辑地址的概念及换算、堆栈的设置及操作 ◆8086 CPU芯片的引脚功能及最大、最小模式 第三章存储器 ?知识点 ◆存储器的概念、分类及结构 ◆只读存储器ROM和随机存取存储器RAM ◆CPU与存储器的连接 ?重点掌握 ◆存储器的概念，内存和外存的概念及区别 ◆ROM和RAM存储器的概念、区别及分类 ◆CPU与存储器的连接（全地址译码方式） 第四章8086指令系统 ●知识点 ◆8086/8088指令系统的概念 ◆8086的寻址方式 ◆8086的指令集 ●重点掌握 ◆指令、指令系统、寻址、寻址方式的概念 ◆8086的寻址方式 ◆8086指令系统的指令 数据传送类 算术运算类 位操作类 串操作类 控制转移类
处理器控制类 第五章8086汇编语言程序设计 ●知识点 ◆8086汇编语言的语句 ◆8086汇编中的伪指令 ◆汇编语言程序设计实例 ●重点掌握 ◆几个概念：汇编、汇编语言源程序、汇编程序 ◆常用伪指令：EQU、DB/DW、段定义 ◆顺序结构、分支结构、循环结构程序 第六、七章输入输出技术及中断系统 ●知识点和重点掌握 ◆接口的概念、功能 ◆CPU与外设进行数据传送的方式 ◆中断的概念 ◆中断的一般处理过程 第八章可编程接口芯片 ●知识点 ◆并行I/O接口芯片8255 ●重点掌握 ◆控制字的设置，初始化编程 ◆输入输出指令的应用 ◆端口地址的确定 （二）基本概念 ◆微处理器、微型计算机、微型计算机系统 ◆ALU、指令指针IP、标志寄存器FR、堆栈、堆栈指针SP、段寄存器 ◆存储器、内存、外存、ROM、RAM、逻辑地址、物理地址、段基地址、偏移地址 ◆接口、总线、中断、中断系统、中断向量 ◆指令、程序、指令系统、寻址、寻址方式、汇编、汇编程序、汇编语言源程序、 伪指令等等 （四）练习 一、填空题 ?十进制数44用二进制表示为（），用十六进制表示为（）。 ?十进制数59用压缩型BCD码表示为（）。 ?一个完整的计算机系统是由（）和（）构成的。 ?8086微处理器内部由（）和（）两个独立的部件构成。这两个部件独立并行的工作，对于指令的执行可以实现取指令和执行指令的（）。 ?指令指针寄存器IP是（）位的，其作用是（）。 ?8086构成的微机系统之所以能自动地执行程序，其起关键作用的寄存器是（）。 ?8086的标志寄存器FR是（）位的，包含（）和（）两类标志，各类标志的作用是（）。 ?8086CPU访问代码段时，其段基址由（）指出，偏移地址由（）指出。 ?指令MOV AL,[SI]所取的数据默认是（）段。
习题解答： 1、8086CPU从功能上看可分为哪两大部分？它们的主要作用是什么？ 答：8086CPU功能结构可分为两大部分，即总线接口单元BIU（BUS INTERFASE UNIT）和执行单元EU（Execution Unit）构成。BIU负责与存储器和外设传递数据，具体地说，BIU从内存指定部分取出指令，送到指令队列排队；在执行指令时所需的操作数也是由BIU从内存的指定区域取出传送到EU去执行或者把EU的执行结果传送到指定的内存单元或外设中。EU负责指令的执行，它从指令队列中取出指令，译码并执行，完成指令所规定的操作后将指令执行的结果提供给BIU。 2、8086CPU中有哪些通用寄存器？各有什么用途？ 答：8086/8088CPU的通用寄存器包括4个数据寄存器AX、BX、CX、DX，2个地址指针寄存器SP和BP，2个变址寄存器SI和DI。通用寄存器都能用来存放运算操作数和运算结果，这是它们的通用功能，除此之外在不同的场合它们还有各自的专门用途。 （1）数据寄存器 数据寄存器包括4个寄存器AX、BX、CX、DX，用于暂时保存运算数据和运算结果，由于每个16位数据寄存器可分为2个8位数据寄存器，这4个数据寄存器既可以保存16位数据，也可保存8位数据。 AX（accumulator）称为累加器，常用于存放算术逻辑运算的操作数，所有输入输出指令也都通过AX与外设进行信息传输。BX（base）称为基址寄存器，常用于存放访问内存时的基地址。CX（count）称为计数器，在循环和串操作指令中用来存放计数值。DX（data）称为数据寄存器，在双字长（32位）乘除运算中将DX与AX两个寄存器组合成一个双字长的数据，其中DX存放高16位数据，AX存放低16位数据，另外在间接寻址的输入输出指令中把要访问的输入输出端口地址存放在DX中。 （2）指针寄存器 指针寄存器包括堆栈指针寄存器SP（stack pointer）和基址指针寄存器BP（base pointer）。SP和BP都是16位的寄存器，用来存放运算过程中的操作数，但更重要的用途是存放堆栈地址。SP用于存放栈顶的偏移地址，即栈顶单元与栈首（第一个）单元相应的单元数（偏移量），SS用于存放堆栈段的基地址，即堆栈首单元的基址BP用于存放要访问的内存单元的基地址。 （3）变址寄存器 变址寄存器包括源变址寄存器SI（source index）和目的变址寄存器DI（destination index），变址寄存器常用于指令的间接寻址或变址寻址，SI、DI一般与段寄存器DS 联用，以确定数据段中某一内存单元的实际地址。除此以外，在串操作指令中规定，
《计算机组成原理》第二章8086CPU练习题及答案选择题目： 1. 运算器的主要功能是进行（ C ）。 A. 逻辑运算 B. 算术运算 C. 逻辑运算和算术运算 D. 以上均不正确 2. 下面寄存器为8位的是（ B ） A. IP B. AH C. SP D. DX 3. 下列寄存器中，只能按位进行访问的是（B ）。 A. AX B. FLAG C. CX D.BP 4 CPU内部的指令指针寄存器IP的作用是（ C ） A. 用于存放某特定程序的地址指针 B. 由于存放某条指令的地址 C. 用于存放下一条要执行指令的偏移地址 D. 用于存放下一条要执行指令的段地址 5. 在补码运算时，如果运算结果为负，则下列标志位一定为1的是（A ） A. SF B. ZF C. CF D. PF 6. 8086CPU可寻址的最大内存空间为（B ） A. 64KB B. 1MB C. 4MB D. 64MB 7. 8086CPU中，可用于对内存单元进行间接寻址的寄存器有（B ）个。 A. 2
C. 6 D. 8 8. 标志寄存器中可用于指令测试的状态为包括（ D ）。 A. CF、ZF、DF和PF B. CF、ZF、DF和OF C. CF、ZF、OF和PF D. CF、ZF、DF和IF 9. 用来表示堆栈指针的寄存器是（D ） A. IP B. BP C. SP D. SS 10. 存储器物理地址形成规则是（B ） A. 段地址+偏移地址 B. 段地址左移4位+偏移地址 C. 段地址×10+偏移地址 D. 段地址×16H+偏移地址 11. 关于8086微机系统中的存储器分段管理，下面说法正确的是（C ）。 A. 各逻辑段的起始地址被称为该段的段地址 B. 各逻辑段起始地址的低16位被称为该段的段地址 C. 各逻辑段的起始地址必须能被16整除 D. 各逻辑段之间相互独立，不能重叠。 12. 某存储存储单元的逻辑地址为1200H:0100H，下列说法中错误的是（ D ）。 A. 该存储单元的段地址是1200H B. 该存储单元的偏移地址是0100H C. 该存储单元的物理地址是12100H D. 该存储单元的物理地址是1300H 13. 8086CPU地址总线和可寻址的存储空间分别为（A ）。 A. 20位, 1MB B. 16位, 64KB C. 20位, 64KB D. 16位, 1MB 14. 编程人员不能直接读写的寄存器是（ D ） A. DI B. SI C. BP
第二章：8086微机系统体系结构 通过本章的学习，应该掌握以下内容： •8086 CPU的结构 •8086 CPU引脚功能 •8086系统的结构和配置 •8086 CPU的操作时序 •80x86典型微机简介 2、1 8086/8088微处理器 2、1、1 8086/8088微处理器的结构及执行程序的操作过程 8086：Intel系列的16位微处理器，16条数据线、20条地址线，可寻址地址范围220=1MB，8086工作时，只要一个+5V 电源和一个时钟，时钟频率为5MHz 。 8088：内部与8086兼容，也是一个16位微处理器，只是外部数据总线为8位，所以称为准16位微处理器。它具有包括乘法和除法的16位运算指令，所以能处理16位数据，还能处理8位数据。8088有20根地址线，所以可寻址的地址空间达1MB。 1、总线接口部件（BIU) 功能：负责与外部存储器及I/O口通信 （1）、从取指令送到指令队列。 （2）、CPU执行指令时，到指定的位置取操作数，并将其送至要求的位置单元中。 总线接口部件的组成： （1）、四个段地址寄存器：均为16位 代码段寄存器CS：存放当前程序段的段基址 数据段寄存器DS：存放当前数据段的段基址 附加段寄存器ES：存放当前附加段的段基址 堆栈段寄存器SS：存放当前堆栈段的段基址 （2）、16位指令指针寄存器IP（PC）。 （3）、20位的地址加法器。 （4）、六字节的指令队列缓冲器。 说明： （1）、指令队列缓冲器：在执行指令的同时，将取下一条指令，并放入指令队列缓冲器中。CPU执行完一条指令后，可以取出下一条指令（流水线技术）。提高CPU效率。 （2）、地址加法器：产生20位地址。CPU内无论是段地址寄存器还是偏移量都是16位的，通过地址加法器产生20位地址。 2、执行部件(EU) 作用：负责执行指令 （1）、从指令队列中取出指令。 （2）、对指令进行译码，发出相应相应的控制信号。 （3）、接收由总线送来的数据或发送数据。 （4）、进行算术、逻辑运算。 执行部件的组成： （1）、四个通用寄存器AX（累加器）、BX（基址寄存器）、CX（计数器）、DX（数据寄存器）。 这四个通用寄存器都是16位或作两个8位来使用。 （2）、专用寄存器(4个） SP------堆栈指针寄存器 BP------基址指针寄存器
第2章习题参考答案 1 8086CPU由哪两部分构成 它们的主要功能是什么？ 答： 8086CPU由两部分组成：指令执行部件(EU，Execution Unit)和总线接口部件(BIU，Bus Interface Unit)。 指令执行部件（EU）主要由算术逻辑运算单元(ALU)、标志寄存器FR、通用寄存器组和EU控制器等4个部件组成。其主要功能是执行指令。 总线接口部件(BIU)主要由地址加法器、专用寄存器组、指令队列和总线控制电路等4个部件组成。其主要功能是形成访问存储器的物理地址、访问存储器并取指令暂存到指令队列中等待执行，访问存储器或I/O端口读取操作数参加EU运算或存放运算结果等。 2．8086CPU预取指令队列有什么好处？8086CPU内部的并行操作体现在哪里？ 答： 8086CPU的预取指令队列由6个字节组成。 按照8086CPU的设计要求，指令执行部件（EU）在执行指令时，不是直接通过访问存储器取指令，而是从指令队列中取得指令代码，并分析执行它。 从速度上看，该指令队列是在CPU内部，EU从指令队列中获得指令的速度会远远超过直接从内存中读取指令。 8086CPU内部的并行操作体现在指令执行的同时，待执行的指令也同时从内存中读取 并送到指令队列。 3. 8086CPU中有哪些寄存器？各有什么用途？ 答： CPU有14个内部寄存器，可分为3大类：通用寄存器、控制寄存器和段寄存器。 通用寄存器是一种面向寄存器的体系结构，操作数可以直接存放在这些寄存器中，既可减少访问存储器的次数，又可缩短程序的长度，提高了数据处理速度，占用内存空间少。指令执行部件（EU）设有8个通用寄存器： AX：累加器，一般用来存放参加运算的数据和结果，在乘、除法运算、 I/O操作、BCD数运算中有不可替代的作用 BX：基址寄存器，除可作数据寄存器外，还可放内存的逻辑偏移地 址
第二章8086/8088 微处理器 一、填空题 1、CPU内部有4个段寄存器它们分别是CS、DS、SS、ES 。 2、8086CPU复位时，CS的内容被置为FFFFH ，IP的内容被置为0000H 。 3、8086CPU内部结构按功能分为两部分，即BIU（总线接口部件）和EU（执行部件）。8086的指令队列为 6 字节。 4、若（CS）=4200H时，物理转移地址为4A230H，当CS的内容被设定为7900H 时，则物理转移地址为81230H 。 题目解析： 物理地址=段寄存器的内容*16+偏移地址，段寄存器的内容*16相当于段寄存器的内容左移四位（二进制后加4个0,十六进制后加1个0），得到的是段的首地址，如（CS）=4200H时，代码段的首地址则为42000H。此题中，偏移地址=4A230H-42000H=8230H,因此，当CS的内容被设定为7900H时，则物理转移地址=79000H+8230H=81230H. 5、微型计算机都采用总线结构，系统总线是用来传送信息的一组通信线，它包括数据总线，地址总线和控制总线。 6. 在数据段（段地址（DS）=3000H）中某一数据的偏移地址是1002H，则该数据的实际物理地址为31002H H。 7、8086CPU内部DB为16 位，AB为20 位。可寻址的内存空间为1MB ，可寻址的I/O端口地址范围为0000H~FFFFH 。 8、8088CPU内部有16 条数据线，20 条地址线，可寻址内存空间为1M B。题目解析： 8086CPU和8088CPU内部的数据线都是16位，因此内部的寄存器都是16位的，但是对外数据总线的位数是不同的，8086CPU外部数据总线为16位D0-D15，8088CPU称为准16位机，外部数据总线为8位D0-D7。 8086CPU和8088CPU地址总线都是20位，寻址内存时20位的地址（A0-A19）都可用，所以可寻址的内存空间是1MB；寻址I/O端口时，最多只能使用16位地址（A0-A15）,此时可寻址的I/O端口地址范围为0000H~FFFFH ，可寻址的I/O端口地址空间为64KB。
第一章微型计算机概述 1.微处理器、微型计算机和微型计算机系统三者之间有什么不同？ 答：① 微处理器是微型计算机的核心，是微型计算机的一部分。它是集成在一块芯片上的CPU，由运算器和控制器组成。 ② 微型计算机包括微处理器、存储器、I/O接口和系统总线，是微型计算机系统的主体。 ③ 微型计算机系统包括微型计算机、外设及系统软件三部分。 第二章 8086微处理器 1.总线接口部件有哪些功能？请逐一进行说明。 答：1.总线接口部件的功能是负责与存储器、I/O端口传送数据。 2.具体讲：① 总线接口部件要从内存取指令送到指令队列； ② CPU执行指令时，总线接口部件要配合执行部件从指定的内存单元或者外设端口中取数据，将数据传送给执行部件，或者把执行部件的操作结果传送到指定的内存单元或外设端口中。 1.总线周期的含义是什么？8086/8088的基本总线周期由几个时钟组成？如一个CPU的时钟频率为24MHz，那么，它的一个时钟周期为多少？一个基本总线周期为多少？如主频为15MHz呢？ 答：1.总线周期的含义是总线接口部件完成一个取指令或传送数据的完整操作所需的最少时钟周期数。 2.8086/8088的基本总线周期由4个时钟周期组成。 3.当主频为24MHz时，Tφ=1/24MHz≈41.7ns，T总=4Tφ≈167ns。 4.当主频为15MHz时，Tφ=1/15MHz≈66.7ns，T总=4Tφ≈267ns。 1.CPU启动时，有哪些特征？如何寻找8086/8088系统的启动程序？ 答：1.CPU启动时，有以下特征： ① 内部寄存器等置为初值； ② 禁止中断(可屏蔽中断)； ③ 从FFFF0H开始执行程序； ④ 三态总线处于高阻状态。 2.8086/8088系统的启动程序从FFFF0H单元开始的无条件转移指令转入执行。1.在中断响应过程中，8086往8259A发的两个信号分别起什么作用？答：第一个负脉冲通知外部设备的接口，它发出的中断请求已经得到允许；外设接口收到第二个负脉冲后，往数据总线上放中断类型码，从而CPU得到了有关此中断请求的详尽信息。 1.非屏蔽中断有什么特点？可屏蔽中断有什么特点？分别用在什么场合？