第二章：8086微机系统体系结构
通过本章的学习，应该掌握以下内容：
•8086 CPU的结构
•8086 CPU引脚功能
•8086系统的结构和配置
•8086 CPU的操作时序
•80x86典型微机简介
2、1 8086/8088微处理器
2、1、1 8086/8088微处理器的结构及执行程序的操作过程
8086：Intel系列的16位微处理器，16条数据线、20条地址线，可寻址地址范围220=1MB，8086工作时，只要一个+5V 电源和一个时钟，时钟频率为5MHz 。
8088：内部与8086兼容，也是一个16位微处理器，只是外部数据总线为8位，所以称为准16位微处理器。它具有包括乘法和除法的16位运算指令，所以能处理16位数据，还能处理8位数据。8088有20根地址线，所以可寻址的地址空间达1MB。
1、总线接口部件（BIU)
功能：负责与外部存储器及I/O口通信
（1）、从取指令送到指令队列。
（2）、CPU执行指令时，到指定的位置取操作数，并将其送至要求的位置单元中。
总线接口部件的组成：
（1）、四个段地址寄存器：均为16位
代码段寄存器CS：存放当前程序段的段基址
数据段寄存器DS：存放当前数据段的段基址
附加段寄存器ES：存放当前附加段的段基址
堆栈段寄存器SS：存放当前堆栈段的段基址
（2）、16位指令指针寄存器IP（PC）。
（3）、20位的地址加法器。
（4）、六字节的指令队列缓冲器。
说明：
（1）、指令队列缓冲器：在执行指令的同时，将取下一条指令，并放入指令队列缓冲器中。CPU执行完一条指令后，可以取出下一条指令（流水线技术）。提高CPU效率。
（2）、地址加法器：产生20位地址。CPU内无论是段地址寄存器还是偏移量都是16位的，通过地址加法器产生20位地址。
2、执行部件(EU)
作用：负责执行指令
（1）、从指令队列中取出指令。
（2）、对指令进行译码，发出相应相应的控制信号。
（3）、接收由总线送来的数据或发送数据。
（4）、进行算术、逻辑运算。
执行部件的组成：
（1）、四个通用寄存器AX（累加器）、BX（基址寄存器）、CX（计数器）、DX（数据寄存器）。
这四个通用寄存器都是16位或作两个8位来使用。
（2）、专用寄存器(4个）
SP------堆栈指针寄存器
BP------基址指针寄存器
DI-------目的变址寄存器
SI------- 源变址寄存器
（3）、算术逻辑单元ALU
完成8位或者16位二进制算术和逻辑运算，计算偏移量。
（4）、数据暂存寄存器
协助ALU完成运算，暂存参加运算的数据。
（5）、执行部件的控制电路
从总线接口的指令队列取出指令操作码，通过译码电路分析，发出相应的控制命令，控制ALU数据流向。
（6）、标志寄存器
16位寄存器，其中有7位未用。
3、8086/8088CPU执行程序的操作过程
（1）、20位地址的形成，并将此地址送至程序存储器指定单元，从该单元取出指令字节，依次放入指令队列中。
（2）、每当8086的指令队列中有2个空字节，8088指令队列中有1个空字节时，总线接口部件就会自动取指令至队列中。
（3）、执行部件从总线接口的指令队列首取出指令代码，执行该指令。
（4）、当队列已满，执行部件又不使用总线时，总线接口部件进入空闲状态。
（5）、执行转移指令、调用指令、返回指令时，先清空队列内容，再将要执行的指令放入队列中。
2、1、2 8086/8088微处理器的引脚功能
根据所连的存储器和外设规模的不同，使它们可以在两种模式下工作：
系统的最小模式：只有一8086/8088CPU。
系统的最大模式：有两个或两个以上的CPU，一个为主CPU8086/8088，另一个为协CPU8087/8089。
指令周期：执行一条指令所需要的时间。
总线周期（机器周期）：CPU通过总线与存储器或I/O接口进行一次数据传输所需的时间。
T状态（时钟周期）：CPU处理动作的最小单位。
而当系统规模较大时，要求有较强的驱动能力，这样就需要两个获两个以上的微处理器。其中有一个是主处理器8086或8088，其它的处理器称为协处理器，它们协助主处理器工作。例如8088便通过总线控制器8288来形成各种控制信号。
如图所示，为8086CPU和8088CPU的引脚信号图。共有40条引脚线，这些引脚线用来输出或接收各种信号：地址线，数据线，控制线和状态线，电源线和定时线。
由于8088微处理器是一种准16位机。其内部结构基本上与8086相同，其信号也与8086基本相同，只是有一些引脚的功能有所不同，在这里，我们将以8086为例，具体介绍一下最小模式下和最大模式下各位引脚功能，如出现功能不同的引脚再具体讲解。
1、地址/数据总线
AD15-AD0：地址/数据复用引脚，双向，三态。
•AD15-AD0：16位地址总线A15-A0，输出访问存储器或I/O的地址信息。
•AD15-AD0：16位数据总线D15-D0，与存储器和I/O设备交换数据信息。
•地址/数据总线复用，分时工作。
2、地址/状态总线A19/S6-A16/S3
A19/S6-A16/S3：地址/状态总线复用引脚，输出，三态。
A19/S6-A16/S3：输出访问存储器的20位地址的高4位地址A19-A16。
A19/S6-A16/S3：输出CPU的工作状态。
A19/S6-A16/S3：分时工作，T1状态：输出地址的高4位信息；T2、T3、T4状态：输出状态信息。
S6：指示8086/8088当前是否与总线相连，S6=0，表示8086/8088当前与总线相连。
S5：表明中断允许标志当前的设置。S5=0，表示CPU中断是关闭的，禁止一切可屏蔽中断源的中断请求；S5=1，表示CPU中断是开放的，允许一切可屏蔽中断源的中断申请。
S4、S3：指出当前使用段寄存器的情况。
S4、S3组合所对应的段寄存器情况
S4 S3 段寄存器
0 0 当前正在使用ES
0 1 当前正在使用SS
1 0 当前正在使用CS
1 1 当前正在使用DS
3、控制总线
(1)、/BHE/S7：高8位数据总线允许/状态复用引脚。在总线周期的T1状态，此引脚输出/BHE信号，表示高8位数据线D15-D8上的数据有效。
在T2、T3、TW和T4状态时，此引脚输出S7状态信号。
/BHE、A0组合：
/BHE A0 总线使用情况
0 0 从偶地址单元开始，在16位数据总线上进行字传送
0 1 从奇地址单元开始，在高8位数据总线上进行字节传送
1 0 从偶地址单元开始，在低8位数据总线上进行字节传送
1 1 无效
S7：8086中无定义。
8088中，在最大模式中，为高电平；
在最小模式中，输出SS0信号，此信号与其它信号合作将总线周期的读/写动作。
（2）、RD：读信号，三态输出，低电平有效。/RD=0，表示当前CPU正在对存储器或I/O端口进行读操作。
（3）、WR：写信号，三态输出，低电平有效。/WR=0，表示当前CPU正在对存储器或I/O端口进行读操作。
（4）、M/IO：存储器或IO端口访问信号，三态输出。M/IO=1，表示CPU正在访问存储器；M/IO=0，表示CPU正在访问IO端口。
（5）、READY：准备就绪信号，输入，高电平有效。READY=1，表示CPU访问的存储器或IO端口已准备好传送数据。若CPU在总线周期T3状态检测到READY=0，表示未准备好，CPU自动插入一个或多个等待状态TW，直到READY=1为止。
（6）、INTR：可屏蔽中断请求信号，输入，高电平有效。当INTR=1，表示外设向CPU发出中断请求，CPU在当前指令周期的最后一个T状态去采样该信号，若此时，IF=1，CPU响应中断，执行中断服务程序。
（7）、/INTA：中断响应信号，输出，低电平有效。表示CPU响应了外设发来的中断申请信号INTR。
（8）、NMI：不可屏蔽中断请求信号，输入，上升沿触发。该请求信号不受IF状态的影响，也不能用软件屏蔽，一旦该信号有效，则执行完当前指令后立即响应中断。
（9）、/TEST：测试信号，输入，低电平有效。当CPU执行W AIT指令时，每隔个时钟周期对/TEST 进行一次测试，若/TEST=1，继续等待，直到/TEST=0
（10）、RESET：复位信号，输入，高电平有效。RESET信号至少要保持4个时钟周期。复位时：标志寄存器、IP、DS、SS、ES为0，CS=FFFFH，复位后CPU从FFFF0H处开始执行。
（11）、ALE：地址锁存允许信号，输出，高电平有效。用来锁存地址信号A15-A0，分时使用AD15-AD0地址/数据总线。
（12）、DT/R：数据发送/接收控制信号，三态输出。此信号控制数据总线上的收发器8286的数据传送
方向，DT//R=1，发送数据----写操作；DT//R=0，接收数据--读操作。
（13）、DEN：数据允许信号，三态输出，低电平有效。作为数据总线上收发器8286的选通信号。
（14）、HOLD：总线请求信号，输入，高电平有效。当系统中CPU之外的另一个控制器要求使用总线时，通过它向CPU发一高电平的请求信号。
（15）、HLDA：总线请求响应信号，输出，高电平有效。当HLDA有效时，表示CPU对其它控制器的总线请求作出响应，与此同时，所有与三总线相接的CPU的线脚呈现高阻抗状态，从而让出总线。
（16）、MN/MX：工作模式选择信号，输入。MN/MX=1，表示CPU工作在最小模式系统；MN/MX=0，表示CPU工作在最大模式系统。
（17）、CLK：主时钟信号，输入。8086/8088的时钟频率为5MHZ。
4、电源线和地线
8086/8088采用单+5V，1、20引脚为地线。
5、最大模式下的有关引脚
（1）、QS1、QS2：指令队列状态信号，输出。
QS1 QS2 含义
0 0 无操作
0 1 将指令首字节送入指令队列
1 0 队列为空
1 1 将指令其余字节送指令队列
（2）、S2、S1、S0：总线周期状态信号，三态输出。
S2、S1、S0状态信号的编码
S2 S1 S0 操作过程产生信号
0 0 0 发中断响应信号/INTA
0 0 1 读I/O端口IORC
0 1 0 写I/O端口IOWC
0 1 1 暂停无
1 0 0 取指令/MRDC
1 0 1 读存储器/MRDC
1 1 0 写存储器/AMWC
1 1 1 无作用无
（3）、/RQ//GT1、/RQ//GT2：总线请求信号（输入）/总线请求允许信号（输出），双向，低电平有效。
（4）、/LOCK：总线封锁信号，三态输出，低电平有效。/LOCK=0，CPU不允许其它控制器占用总线。
•容量的确定：
•地址总线包含8根地址线时：
•28 = 256字节= 256B,共计：256B
•地址总线包含20根地址线时：
•220 = 1MB
2.2 8086 系统存储器的组织和堆栈
•8086 CPU只有连接存储器和I/O口，可工作在最大和最小模式。
•一、8086存储器结构
•1、特点：
•（1）、8086CPU有20位地址线，可最大寻址存储
•空间1MB，即每一个存储器单元地址是20位，存储器地址范围00000H~FFFFFH。
•（2）、1MB存储空间分为多个逻辑段，每个逻辑段容量≤64KB，各逻辑段之间可紧密相连或相互重迭。
•（3）存储器中任何两个相邻的单元字节定义为一个“字”，且较
•小的地址为该字的地址。
•一个字的起始地址可以从偶地址(对准字)开始，也可以从
•奇地址开始(非对准字)。且较高的地址单元存放该字的高8位，
•较低地址的单元存放该字的低8位。（一般从偶地址开始）。
2.2 8086 系统存储器的组织和堆栈
1、8086/8088系统存储器的组织
操作时：8086/8088是16位的微处理器，在组成存储系统时，总是使偶地址单元的数据通过AD0 ~ AD7传送，而奇地址单元的数据通过AD8~ AD15传送，所有的操作可以是按字节为单位也可以是按字为单位来处理的，但8086/8088系统中的存储器是以8位（一个字节）为单位对数据进行处理的。因此每个字节用一个唯一的地址码表示，这称为存储器的标准结构。存储器与8086CPU连接时，1MB的空间，实际被分成两个512KB的存储空间
2、8086存储器的分段结构
由于8086/8088有20条地址线，可以寻址多达220（1M）字节，所以把1M字节的存储器分为任意数量的逻辑段，一个存储段是存储器中可独立寻址的一个逻辑单位，其中每一段寻址≤64KB。
8086CPU中有四段寄存器：CS，DS，SS和ES，这四个段寄存器存放了CPU当前可以寻址的四个段的基址，也即可以从这四个段寄存器规定的逻辑段中存取指令代码和数据。一旦这四个段寄存器的内容被设定，就规定了CPU当前可寻址的段。
3、8086存储器的逻辑地址和物理地址
存储器中的每个存储单元都可以用两个形式的地址来表示：
实际地址（或称物理地址）和逻辑地址。
实际地址（20位）：也称物理地址，是用唯一的20位二进制数所表示的地址，规定了1M字节存储体中某个具体单元的地址。
逻辑地址（16位）包括: 段基址：偏移地址。
如：2000H : 0010H
•几个定义：
•节－16个字节的存储单元。
•段基址－段寄存器段内的高16位段首址信息。
•偏移地址－当前存储单元在段内相对于段首址之差，16位。（用16位通用寄存器存放）。
•物理地址－任何一个存储单元对应的一个唯一的20位实际地址，也叫绝对地址。
•上述存储器特点看出：8086系统存储器采用分逻辑段结构，每个逻辑段可在整个1MB空间浮动。每一个存储单元实际地址是唯一的。只要得到一个存储单元所在段的首地址和段内相对地址就可访问到该存储单元。
4、物理地址的形成：物理地址有两部分组成：段基址和偏移地址。
8086 CPU中有一个地址加法器，它将段寄存器提供的段地址自动乘以10H即左移4位，然后与16位的偏移地址相加，并锁存在物理地址锁存器中。如下图所示。
物理地址=段基址×16（10H）+偏移地址。
即段寄存器中的16位段基址左移4位补0000，再加上16位偏移地址即可。左移4位是为了存储单元物理地址从一个整节开始，即从偶地址开始。段基址左移4位后补0000即为该段的20位段首址。
段基址寄存器：CS、DS、ES、SS。
偏移地址寄存器：IP、DI、SI、BP、SP等。
二、堆栈
堆栈主要用于暂存数据和在过程调用或处理中断时暂存断点信息。
1、堆栈的概念
堆栈是在存储器中开辟的一片数据存储区，这片存储区的一端固定，另一端活动，且只允许数据从活动端进出。采用“先进后出”的规则。
2、堆栈的组织
堆栈指示器SP，总是指向堆栈的栈顶堆栈的伸展方向既可以从大地址向小地址，也可以从小地址向大地址。8086/8088的堆栈的伸展方向是从大地址向小地址。
8086 CPU堆栈:向下生长型堆栈
•（2）可在1MB空间内浮动。
•（3）其最大特点：（1）用段定义语句在内存中定义一个堆栈区域，即给SS一个16位初始值。
•容量为64KB。
•（4）向下生长型，即随着堆栈内容的增加，栈指针SP的值减小.
•（5）SP的内容为相对栈顶单元的地址
•（6）栈操作有入栈操作（PUSH）和出栈操作(POP)
•（7）栈操作以字为单位，且从偶地址开始存放低8位数据，奇地址存放高8位数据。
•（8）入栈时，先修改栈指针SP=(SP)-2，再将数据入栈；出栈时，先将数据出栈，再修改栈指针SP=(SP)+2
•（9）栈首址是SS的值左移4位，后面补0000形成，通常是该栈区域地址最小的一个单元
三、8086 CPU的I/O口结构
•8086系统与外部设备相连系的机构叫转换口或I/O口。
•通常计算机中I/O口有两类：
•通用接口芯片：完全独立的部件，作为CPU与外设的连接部件。以后章节讲到。
•C PU本身的I/O口功能：能完成对I/O口的控制。
•1、8086CPU的输入/输出空间（或I/O映像的I/O口）
–最多容纳64K个8位口或32K个16位口
–任何2个相邻的8位口可以组成一个16位口，应从偶地址开始访问。
–利用IN、OUT完成I/O口与8086CPU 的数据传送
–I/O口地址线只能用20位地址线中的A15~A0，或A7~A0，而A19~A16常为零。
–访问I/O口简单、直接但增加硬件开支
•2、存储器编址的I/O口
•当上述8086CPU本身的输入/输出空间不够用时，可采用存储器和I/O口统一编址的形式。
–扩展的I/O口占用存储器空间，此时所有访问存储器的指令可以用，此时8086系统地址为20位
–此时IN 、OUT不能用
–使用简单、增加硬件开支小，但占用了存储器空间，常用在单片机中。
•3、高速数据传送的I/O口
•采用DMA控制器，可在存储器与高速外设之间建立直接数据传送，而不通过CPU。
四、8086最小及最大模式系统
•1、最小模式：单机系统，
•系统中所需的控制信号
•全部由8086CPU提供。
•如图2.10所示，
•主要由时钟发生器8284、
•地址锁存器8282/8283、
•数据缓冲器8286/8287、
•8086CPU组成。
最小模式数据传输方式
M/IO RD WR
I/O读0 0 1
I/O写0 1 0
存储器读 1 0 1
存储器写 1 1 0
四、8086总线的操作时序
1、操作时序
在微机系统中，CPU是在时钟信号CLK控制下，按节拍有序地执行指令序列。从取指令开始，经过分析指令、对操作数寻址，然后执行指令、保存操作结果，这个过程称为指令执行周期。
指令周期：执行一条指令所需要的时间。
总线周期（机器周期）：CPU通过总线与存储器或I/O接口进行一次数据传输所需的时间。
T状态（时钟周期）：系统时钟信号周期，是CPU处理动作的最小单位。
规定: 1 总线周期＝（至少）4时钟周期（可另加TW）
2、8086的时序
8086的总线时序包括以下一个部分：
（1）、系统复位。（2）、存储器读操作。（3）、存储器写操作。（4）、中断响应操作。（5）、输入输出周期。
（6）、空转周期。
总线操作
总线读操作：CPU从存储器或外设读取数据。
总线写操作：CPU将数据写入存储器或外设。
1、存储器读周期
总线周期包括：T1、T2、T3、（TW）、T4时钟周期。
（1）、T1周期
•M/IO信号：从存储器读还是从I/O设备中读数据；
•AD15-AD0、A19/S7-A16/S3：确定20位地址；
•BHE：选择奇地址存储体选择。
•ALE：地址锁存信号，以使地址/数据线分开
（2）、T2状态
•A19/S6-A16/S3：出现S6-S3状态信号。决定段寄存器、IF状态、8086CPU是否连在总线上。
•AD15-AD0：高阻状态。
•RD：由高电平变为低电平，开始进行读操作。
•DEN：变低电平，启动收发器8268，做好接收数据的准备。
（3）、T3状态
•若存储器或I/O端口已做好发送数据准备，则在T3状态期间将数据放到数据总线上，在T3结束时，CPU从AD15-AD0上读取数据。
（4）、TW状态
•在T3状态，存储器或外设没有准备好数据，不能在T3状态将数据放到总线上，使READY=0，则CPU在T3和T4之间插入一个或几个TW状态，直到数据准备好READY=1为止。
•TW状态时总线的动作与T3时相同。
（5）、T4状态
CPU对数据总线进行采样，读出数据。
CPU往存储器或I/O设备写数据的时序如下页所示：
2、存储器写周期（与前面的读周期基本相同）
（1）、T1状态(确定地址）
•M//IO信号：对存储器写还是对I/O设备中写数据；
•AD15-AD0、A19/S7-A16/S3：确定20位地址；
•/BHE：选择奇地址存储体选择。
•ALE：地址锁存信号，以使地址/数据线分开。
•DT//R：为高电平，指示收发器8286发送数据，写操作。
（2）、T2状态（
•A19/S6-A16/S3：出现S6-S3状态信号。决定段寄存器、IF状态、8086CPU是否连在总线上。
AD15-AD0：发出16位数据。
•/WR：由高电平变为低电平，开始进行写操作。
•/DEN：变低电平，启动收发器8268，做好发送数据的准备。
（3）、T3状态
•若存储器或I/O端口已做好接收数据准备，则在T3状态期间将数据放到数据总线上，在T3结束时，CPU将AD15-AD0上数据写入到存储器或I/O设备中。
（4）、TW状态
•在T3状态，存储器或外设没有准备好接收数据，使READY=0，则CPU在T3和T4之间插入一个或几个TW状态，直到设备准备好READY=1为止。
（5）、T4状态
在T4状态，数据从数据总线上被撤除，各种控制信号和状态信号进入无效状态，CPU完成了对存储器或I/O设备的写操作。
3、输入/输出周期
8086与外设通讯，也即从外设输入数据，或把数据输出给外设的时序，与CPU同存储器之间的通讯时序,几乎完全相同，只是IO／M信号应为高。所以我们就不赘述。
4、空转周期
8086只有在CPU于存储器或外设要传送指令或操作时，才能执行如上所述的总线周期，若CPU不执行总线周期，则总线接口执行空转操作。
5、中断响应周期(后面均为了解内容）
•中断响应周期：从CPU中止现行程序转中断服务程序这一过程。
•中断响应周期要用两个总线周期。
第一个响应周期：使AD15-AD0、/BHE/S7、A19/S6-A16/S3悬空。
第二个响应周期：外设向数据总线上输送一个字节的中断类型号。
•每一响应周期的T1状态输出一个高电平脉冲，作为地址锁存信号。
6、总线保持和响应周期（保持响应信号HLDA ）
7、系统复位
产生：RESET端上的高电平维持4个时钟周期，可使CPU复位。
CPU复位：
FR、DS、ES、SS、IP等寄存器，指令队列[被清零。
CS寄存器设置为FFFFH。
注：由于复位后，IF=0，处关中断状态，所以在初始化程序中应开中断，使CPU可响应中断请求。
当RESET由高电平变低电平7个机器周期后，CPU开始从FFFF0处执行程序。
8086CPU复位后总线信号：
高阻状态
AD15-AD0：A19/S6-A16/S3：/BHE/S7：S2、S1、S0：/LOCK、/RD、/INTA：
低电平ALE、HLDA、QS0、QS1：高电平/RQ//GT0：/RQ//GT1：
2、3 80x86的工作模式（了解内容）主要介绍一下实地址方式和保护虚地址方式。
2、3、1 实地址方式
具有32条地址线的微处理器只有低20条地址线起作用，能寻址1M字节的物理地址。
实地址方式和保护虚地址方式的区分是由控制寄存器CR0的最低位PE位决定的。
若PE位为0，则工作在实地址方式；
若PE位为1，工作在保护虚地址方式；
实地址方式下，采用类似于8086的体系结构。归纳起来，有如下几个特点：
①寻址机构、存储器管理、中断处理机构和8086一样
②操作数默认长度为16位，但允许访问处理器的32位寄存器组，在使用32位寄存器组时，指令中要加上前缀以表示越权存取。
③不用虚拟地址的概念，存储器容量最大为1M字节；采用分段方式，每段大小固定为64K字节，存储段可以彼此覆盖，即一个64K字节的段如未用完，另一个段可以覆盖未用的存储区。
④实地址方式下，存储器中保留两个固定区域，一个为初始化程序区，另一个为中断向量区。前者为FFFF0H—FFFFFH，后者为00000—003FFH。
⑤在实地址方式下，运行的程序不分特权等级，实际上，实地址方式下的程序相当于工作在特权级0，除保护虚地址方式下的一些专用指令外，所有其他指令都能在实地址方式下运行。
2、3、2 保护虚地址方式
在保护方式下，全部32根地址有效，可寻址达4G字节的物理空间；
支持多任务，一个任务可运行多达16KB个段，每个段最大可为4G字节，故一个任务最大可达64MM 字节的虚拟地址，能快速的进行任务切换和任务保护环境；
在保护方式运行的程序分为4个特权级：0、1、2、3，操作系统核心运行在最高特权等级0，用户程序运行在最低特权等级3。
4级特权保护结构如图所示：
1、保护方式下的寻址机制
在保护方式下，一个存储单元的地址也是由段基地址和段内偏移量两部分组成。
在保护方式下，段基地址也是32位的，所以就不能由段寄存器的内容直接形成32位的段基地址，而是要经过转换。于是在内存中就有一个表，每一个内存段对应着表中的一项，此项中包含32位的段基地址。
在80x86中，一个段用一个8字节的描述符来描述，多个描述符构成一个表，称为描述表。
由描述符中所规定的段基地址加上32位的段内偏移量就可以寻址一个存储单元，如图所示。
2、描述符表和描述符
（1）描述符表
描述符表定义了访问存贮器的一种数据结构，是存放在存贮器空间中的一种特殊数据段，其表项是由段描述符或其他类型的描述符构成的，每个描述符占8个字节。
分为三种类型：
全局描述符表（GDT）局部描述符表（LDT）中断描述符表（IDT）。
（2）描述符
在保护虚地址方式下的每一个段，都有一个相应的描述符。描述符由8个字节组成，包含了此段的基地址（32位）、段的大小（20位）、段的类型等一些主要特性。
在80x86中的描述符有两大类：
段描述符：代码段和数据段描述符
系统描述符：特种数据段和控制描述符
8086微机原理实验报告 实验名称：8086微机原理实验 实验目的： 1.深入了解8086微处理器的内部结构和指令系统。 2.掌握汇编语言的编程方法和技巧。 3.熟悉微机系统的输入输出操作原理。 4.掌握8086微机系统的调试方法和程序调试技巧。 实验器材： 1.8086微处理器芯片 2.Intel 8086学习板 3.编程器 4.示波器 5.实验箱 实验步骤： 1.熟悉8086微处理器的内部结构和指令系统 在开始实验前，首先需要熟悉8086微处理器的内部结构和指令系统。 通过阅读教材和讲义，了解到8086微处理器采用16位结构，具有4个寄存器组，支持16种不同寻址方式的指令。熟练掌握常用的指令系统和汇编语言的编程方法。 2.设计并编制简单的汇编程序 在熟悉8086微处理器的内部结构和指令系统后，我们开始设计并编制简单的汇编程序。本实验中，我们编写了一个简单的汇编程序，用于实现两个数的加法操作，并将结果存储在内存中。程序中使用了mov指令将操作数送入寄存器，add指令将它们相加，再用mov指令将结果存储到内存中。程序流程图如下所示：
a. 将第一个数送入累加器A中。 b. 将第二个数送入寄存器B中。 c. 执行add指令，将A和B相加，结果保存在A中。 d. 将结果存储到内存中。 e. 程序结束。 3.调试程序并进行测试 在完成汇编程序的编写后，我们需要使用调试器对程序进行调试，并进行测试。首先，将程序加载到学习板上进行调试。在调试过程中，我们使用示波器观察各个信号的波形，以确定程序的正确性。通过逐步单步执行程序并观察寄存器和标志位的变化，我们验证了程序的正确性。接下来，我们使用输入设备输入两个数，并观察输出结果是否正确。测试结果表明程序正确实现了两个数的加法操作。 4.总结体会和改进建议 通过本次实验，我们深入了解了8086微处理器的内部结构和指令系统，掌握了汇编语言的编程方法和技巧，熟悉了微机系统的输入输出操作原理，以及掌握了8086微机系统的调试方法和程序调试技巧。同时，通过实验过程中对问题的分析和解决，我们学会了如何排除故障和进行改进建议。 建议可以在以下几个方面进行改进：a.进一步学习其他指令系统和更复杂的汇编语言编程技巧；b.通过更多实验来掌握如何排除故障和进行改进建议； c参加相关比赛和项目实践，将理论知识应用于实际应用中。 结论： 本次实验达到了预期目标，深入了解了80位86微处理器的内部结构和指令系统，掌握了汇编语言的编程方法和技巧，熟悉了微机系统的输入输出操作原理及掌握了系统的调试方法和程序调试技巧通过这次实验课的学习为今后学习奠定了坚实的理论与实践基础收获了很多经验在今后学习和实际应用中应继续努力提高理论和
第二章8086/8088微处理器及其系统结构 内容提要： 1．8086微处理器结构： CPU内部结构：总线接口部件BIU，执行部件EU； CPU寄存器结构：通用寄存器，段寄存器，标志寄存器，指令指针寄存器； CPU引脚及其功能：公用引脚，最小模式控制信号引脚，最大模式控制信号引脚。 2．8086微机系统存储器结构： 存储器地址空间与数据存储格式； 存储器组成； 存储器分段。 3．8086微机系统I/O结构 4．8086最小/最大模式系统总线的形成 5．8086CPU时序 6．最小模式系统中8086CPU的读/写总线周期 7．微处理器的发展 学习目标 1．掌握CPU寄存器结构、作用、CPU引脚功能、存储器分段与物理地址形成、最小/最大模式的概念和系统组建、系统总线形成； 2．理解存储器读/写时序； 3．了解微处理器的发展。 难点： 1．引脚功能，最小/最大模式系统形成； 2．存储器读/写时序。 学时：8 问题：为什么选择8088/8086？ ?简单、容易理解掌握 ?与目前流行的P3、P4向下兼容，形成x86体系 ?16位CPU目前仍在大量应用 思考题
1、比较8086CPU与8086CPU的异同之处。 2、8086CPU从功能上分为几部分?各部分由什么组成?各部分的功能是什么? 3、CPU的运算功能是由ALU实现的，8086CPU中有几个ALU?是多少位的ALU? 起什么作用? 4、8086CPU有哪些寄存器?各有什么用途?标志寄存器的各标志位在什么情 况下置位? 5、8086CPU内哪些寄存器可以和I/O端口打交道，它们各有什么作用? 6、8086系统中的物理地址是如何得到的?假如CS=2400H，IP=2l00H，其物 理地址是多少? 思考题 1.从时序的观点分析8088完成一次存储器读操作的过程？ 2.什么是8088的最大、最小模式？ 3.在最小模式中，8088如何产生其三总线？ 4.在最大模式中，为什么要使用总线控制器？ 思考题 1.试述最小模式下读/写总线周期的主要区别。 2.CPU响应中断时，为什么要执行两个连续的中断响应周期? 3.当8086微处理器响应总线请求发出HLDA信号后，有哪些引脚信号处于高 阻? 4.8086/8088微处理器响应总线请求发出HLDA信号后，执行部件EU会立即 停止操作吗?为什么? 5.在8086系统中，地址/数据复用信号是如何区分的? 6.总线周期的含义是什么? 8086/8088的基本总线周期由几个时钟组成?如 果一个CPU的时钟频率为4.77MHz，那么它的一个时钟周期为多少?一个基本总线周期为多少?若主频为l5MHz呢? 7.在最小模式总线写周期的T1、T2、T3、T4状态，8086CPU分别执行什么动 作? 思考题 1.在8086系统的最大模式下为什么一定要用总线控制器?试述总线控制器 8288的主要功能，并说明它有哪些输入和输出信号?试述8086系统中时钟发生器8284A的主要作用以及可提供的几种时钟信号。
第一章微型计算机概述 ●知识点： ◆微型计算机简介 ◆微型计算机中信息的表示及运算基础 ◆微型计算机系统的基本组成 ●重点掌握 ◆数制及其转换，二进制数的运算（算术运算、逻辑运算），带符号数的补码 表示 ◆微处理器、微型计算机和微型计算机系统三个概念的联系和区别 第二章8086微处理器及其体系结构 ?知识点： ◆8086微处理器的编程结构 ◆存储器组织 ◆I/O端口的组织 ◆引脚功能和工作模式 ◆操作时序 ?重点掌握 ◆8086微处理器的编程结构（EU、BIU）、8086CPU内部寄存器的配置 ◆存储器的分段、物理地址和逻辑地址的概念及换算、堆栈的设置及操作 ◆8086 CPU芯片的引脚功能及最大、最小模式 第三章存储器 ?知识点 ◆存储器的概念、分类及结构 ◆只读存储器ROM和随机存取存储器RAM ◆CPU与存储器的连接 ?重点掌握 ◆存储器的概念，内存和外存的概念及区别 ◆ROM和RAM存储器的概念、区别及分类 ◆CPU与存储器的连接（全地址译码方式） 第四章8086指令系统 ●知识点 ◆8086/8088指令系统的概念 ◆8086的寻址方式 ◆8086的指令集 ●重点掌握 ◆指令、指令系统、寻址、寻址方式的概念 ◆8086的寻址方式 ◆8086指令系统的指令 数据传送类 算术运算类 位操作类 串操作类 控制转移类
处理器控制类 第五章8086汇编语言程序设计 ●知识点 ◆8086汇编语言的语句 ◆8086汇编中的伪指令 ◆汇编语言程序设计实例 ●重点掌握 ◆几个概念：汇编、汇编语言源程序、汇编程序 ◆常用伪指令：EQU、DB/DW、段定义 ◆顺序结构、分支结构、循环结构程序 第六、七章输入输出技术及中断系统 ●知识点和重点掌握 ◆接口的概念、功能 ◆CPU与外设进行数据传送的方式 ◆中断的概念 ◆中断的一般处理过程 第八章可编程接口芯片 ●知识点 ◆并行I/O接口芯片8255 ●重点掌握 ◆控制字的设置，初始化编程 ◆输入输出指令的应用 ◆端口地址的确定 （二）基本概念 ◆微处理器、微型计算机、微型计算机系统 ◆ALU、指令指针IP、标志寄存器FR、堆栈、堆栈指针SP、段寄存器 ◆存储器、内存、外存、ROM、RAM、逻辑地址、物理地址、段基地址、偏移地址 ◆接口、总线、中断、中断系统、中断向量 ◆指令、程序、指令系统、寻址、寻址方式、汇编、汇编程序、汇编语言源程序、 伪指令等等 （四）练习 一、填空题 ?十进制数44用二进制表示为（），用十六进制表示为（）。 ?十进制数59用压缩型BCD码表示为（）。 ?一个完整的计算机系统是由（）和（）构成的。 ?8086微处理器内部由（）和（）两个独立的部件构成。这两个部件独立并行的工作，对于指令的执行可以实现取指令和执行指令的（）。 ?指令指针寄存器IP是（）位的，其作用是（）。 ?8086构成的微机系统之所以能自动地执行程序，其起关键作用的寄存器是（）。 ?8086的标志寄存器FR是（）位的，包含（）和（）两类标志，各类标志的作用是（）。 ?8086CPU访问代码段时，其段基址由（）指出，偏移地址由（）指出。 ?指令MOV AL,[SI]所取的数据默认是（）段。
据寄存器分为: AH&AL＝AX(accumulator)：累加寄存器，常用于运算;在乘除等指令中指定用来存放操作数,另外,所有的I/O指令都使用这一寄存器与外界设备传送数据. BH&BL＝BX(base)：基址寄存器，常用于地址索引； CH&CL＝CX(count)：计数寄存器，常用于计数；常用于保存计算值,如在移位指令,循环(loop)和串处理指令中用作隐含的计数器. DH&DL＝DX(data)：数据寄存器，常用于数据传递。他们的特点是,这4个16位的寄存器可以分为高8位: AH, BH, CH, DH.以及低八位：AL,BL,CL,DL。这2组8位寄存器可以分别寻址，并单独使用。 另一组是指针寄存器和变址寄存器，包括： SP（Stack Pointer）：堆栈指针，与SS配合使用，可指向目前的堆栈位置； BP（Base Pointer）：基址指针寄存器，可用作SS的一个相对基址位置； SI（Source Index）：源变址寄存器可用来存放相对于DS段之源变址指针； DI（Destination Index）：目的变址寄存器，可用来存放相对于ES 段之目的变址指针。指令指针IP(Instruction Pointer) 标志寄存器FR(Flag Register) OF(overflow flag) DF(direction flag) CF(carrier flag) PF(parity flag) AF(auxiliary flag) ZF(zero flag) SF(sign flag) IF(interrupt flag) TF(trap flag) 段寄存器(Segment Register) 为了运用所有的内存空间，8086设定了四个段寄存器，专门用来保存段地址： CS（Code Segment）：代码段寄存器；
《计算机组成原理》第二章8086CPU练习题及答案选择题目： 1. 运算器的主要功能是进行（ C ）。 A. 逻辑运算 B. 算术运算 C. 逻辑运算和算术运算 D. 以上均不正确 2. 下面寄存器为8位的是（ B ） A. IP B. AH C. SP D. DX 3. 下列寄存器中，只能按位进行访问的是（B ）。 A. AX B. FLAG C. CX D.BP 4 CPU内部的指令指针寄存器IP的作用是（ C ） A. 用于存放某特定程序的地址指针 B. 由于存放某条指令的地址 C. 用于存放下一条要执行指令的偏移地址 D. 用于存放下一条要执行指令的段地址 5. 在补码运算时，如果运算结果为负，则下列标志位一定为1的是（A ） A. SF B. ZF C. CF D. PF 6. 8086CPU可寻址的最大内存空间为（B ） A. 64KB B. 1MB C. 4MB D. 64MB 7. 8086CPU中，可用于对内存单元进行间接寻址的寄存器有（B ）个。 A. 2
C. 6 D. 8 8. 标志寄存器中可用于指令测试的状态为包括（ D ）。 A. CF、ZF、DF和PF B. CF、ZF、DF和OF C. CF、ZF、OF和PF D. CF、ZF、DF和IF 9. 用来表示堆栈指针的寄存器是（D ） A. IP B. BP C. SP D. SS 10. 存储器物理地址形成规则是（B ） A. 段地址+偏移地址 B. 段地址左移4位+偏移地址 C. 段地址×10+偏移地址 D. 段地址×16H+偏移地址 11. 关于8086微机系统中的存储器分段管理，下面说法正确的是（C ）。 A. 各逻辑段的起始地址被称为该段的段地址 B. 各逻辑段起始地址的低16位被称为该段的段地址 C. 各逻辑段的起始地址必须能被16整除 D. 各逻辑段之间相互独立，不能重叠。 12. 某存储存储单元的逻辑地址为1200H:0100H，下列说法中错误的是（ D ）。 A. 该存储单元的段地址是1200H B. 该存储单元的偏移地址是0100H C. 该存储单元的物理地址是12100H D. 该存储单元的物理地址是1300H 13. 8086CPU地址总线和可寻址的存储空间分别为（A ）。 A. 20位, 1MB B. 16位, 64KB C. 20位, 64KB D. 16位, 1MB 14. 编程人员不能直接读写的寄存器是（ D ） A. DI B. SI C. BP
交通灯控制课程设计报告 课程名称：微型计算机技术及应用 专业：电气工程及其自动化 班级：************ 学号：************ 姓名：************ 指导教师: ************ 日期：2013-12-10
目录 第一章设计内容的概述 一. 设计任务内容 二. 设计要求 第二章硬件的设计 一. 设计过程简单分析 二. 硬件系统工作原理 三. 硬件原理 1. 8086各个引脚的连接方法 2. 时钟发生器8284芯片的说明第三章程序设计 一．流程图 二．程序代码 三．硬件清单 四．芯片资料 1. 8255介绍 2．8253介绍 3. 8282介绍 4．3—8译码器74LS138介绍
第四章总结 第一章设计内容的概述 一．设计任务内容 用8255来控制LED灯，用8253来定时，达到交通控制的目的。 二．设计要求 一开始，（南北用1,3东西为2,4）四个路口都为红灯，然后南北变为绿灯通车东西变为红色，30秒之后后，黄灯变亮，黄灯闪烁5次之后南北变为红灯，东西变为绿灯通车，30秒之后后，黄灯变亮，黄灯闪烁5次之后南北变绿灯，东西变为红灯，重复上述过程。
第二章硬件的设计 一.设计过程简单分析 分析：红，黄，绿灯可分别接在8255的A口，B口和C口上，灯的亮灭可直接由8086输出0，1控制。30秒延时及闪烁由8253控制，由闪烁的实现方法可由8253来实现。 设8253各口地址分别为：设8253基地址即通道0地址为04A0H；通道1为04A2H；通道2为04A4H；命令控制口为04A6H。 黄灯闪烁的频率为1HZ，所以想到由8253产生一个1HZ的方波，8255控制或门打开的时间，在或门打开的时间内，8253将方波信号输入或门使黄灯闪烁。 由于计数值最大为65535,1MHZ/65536的值远大于2HZ,所以采用两个计数器级联的方式,8253通道0的clock0输入由分频器产生的1MHZ时钟脉冲，工作在方式3即方波发生器方式，理论设计输出周期为0.01s的方波。1MHZ的时钟脉冲其重复周期为T=1/1MHZ=1 s，因此通道0的计数初值为10000=2710H。由此方波分别作为clock1和clock2的输入时钟脉冲，所以通道1和通道2的输入时钟频率为100HZ，通道1作计数器工作在方式1，计数初值3000=BB8H既30s，计数到则输出一个高电平到8255的PA7口，8255将A口数据输入到8086，8086检测到高电平既完成30s定时。通道2工作在方式3需输出一个1HZ的方波，通过一个或门和8086共同控制黄灯的闪烁，因此也是工作在方波发生器方式，其计数初值为100=64H，将黄灯的状态反馈到8055的端口PB7和PC7，同样
第二章：8086微机系统体系结构 通过本章的学习，应该掌握以下内容： •8086 CPU的结构 •8086 CPU引脚功能 •8086系统的结构和配置 •8086 CPU的操作时序 •80x86典型微机简介 2、1 8086/8088微处理器 2、1、1 8086/8088微处理器的结构及执行程序的操作过程 8086：Intel系列的16位微处理器，16条数据线、20条地址线，可寻址地址范围220=1MB，8086工作时，只要一个+5V 电源和一个时钟，时钟频率为5MHz 。 8088：内部与8086兼容，也是一个16位微处理器，只是外部数据总线为8位，所以称为准16位微处理器。它具有包括乘法和除法的16位运算指令，所以能处理16位数据，还能处理8位数据。8088有20根地址线，所以可寻址的地址空间达1MB。 1、总线接口部件（BIU) 功能：负责与外部存储器及I/O口通信 （1）、从取指令送到指令队列。 （2）、CPU执行指令时，到指定的位置取操作数，并将其送至要求的位置单元中。 总线接口部件的组成： （1）、四个段地址寄存器：均为16位 代码段寄存器CS：存放当前程序段的段基址 数据段寄存器DS：存放当前数据段的段基址 附加段寄存器ES：存放当前附加段的段基址 堆栈段寄存器SS：存放当前堆栈段的段基址 （2）、16位指令指针寄存器IP（PC）。 （3）、20位的地址加法器。 （4）、六字节的指令队列缓冲器。 说明： （1）、指令队列缓冲器：在执行指令的同时，将取下一条指令，并放入指令队列缓冲器中。CPU执行完一条指令后，可以取出下一条指令（流水线技术）。提高CPU效率。 （2）、地址加法器：产生20位地址。CPU内无论是段地址寄存器还是偏移量都是16位的，通过地址加法器产生20位地址。 2、执行部件(EU) 作用：负责执行指令 （1）、从指令队列中取出指令。 （2）、对指令进行译码，发出相应相应的控制信号。 （3）、接收由总线送来的数据或发送数据。 （4）、进行算术、逻辑运算。 执行部件的组成： （1）、四个通用寄存器AX（累加器）、BX（基址寄存器）、CX（计数器）、DX（数据寄存器）。 这四个通用寄存器都是16位或作两个8位来使用。 （2）、专用寄存器(4个） SP------堆栈指针寄存器 BP------基址指针寄存器
第一章基本知识 一、单项选择题 1.若十进制数为13 2.75，则其十六进制数为（ B ） A.21.3 C.4.6 2.若[Ｘ]补＝11111，则其十进制真值为（C ） 3.已知X=78,Y=-83则[X+Y]补=（ C ） A.0F5H B.0A1H 4.已知[X]补=98H, 则[X]补/2=（ A ） 二、填空题 1.（35）10 = （23）16。 2.（15）10 = （1111）2。 3. 计算机的存储容量1KB = （1024）Byte。 4. 计算机的存储容量1MB = （1024）KB。 5. 计算机的存储容量1GB = （1024）MB。 第二章8086计算机组织 一、单项选择题 1.在微机系统中分析并控制指令执行的部件是（ C ） 2.在计算机的CPU中执行算术逻辑运算的部件是（ A ） 3.能被计算机直接识别的语言是（ C ） 4.8086/8088的存储器组织是将存储器划分为段，可作为段的起始地址的是（ B ）。A．185A2H B．01004H D. 0AB568H 5.堆栈中当前出栈的存储单元地址是（ A ） A.SS*10H+SP B.SS*10H+BP C.SS*10+SP D.SS*10+BP 6.标志寄存器中属于控制标志位的是（B ） A．DF，OF，SF B.DF，IF，TF C．OF，CF，PF D. AF, OF, SF 7.8086/8088存储器分段，每个段不超过（ D ） C. 1M个字节 D. 64K个字节
二、填空题 1. 假设某个字的值为1234H，其低位字节地址是20H，高位字节地址是21H，那么该字的地址是_______20H_____________。 2. 在8086/8088控制寄存器中，_______IP_________寄存器内容始终指向下一条指令的首地址，此时该指令物理地址计算式是_____CS*10H+IP__________________。 3. CPU的标志寄存器中标志位，可以分为两大类，其中一类成为___状态标志位________，另一类称为____控制标志位________标志位。 4. 当标志位___CF___=1时候表示无符号数运算产生溢出。而当标志位__OF______=1是表示带符号位数运算产生溢出。 1. 实模式下写出段地址和偏移地址为1234：2002、1430：0042、FF00：0FFF的物理地址。 答：物理地址=段地址*10H+偏移地址 （1）14342H （2）14342H （3）FFFFFH 2.从物理地址为00100H开始到00103H单元中顺序存放的数据为12H，34H，56H，78H。请画出数据存放示意图，并回答一下为题： （1）写出地址00101H字节单元的内容。 （2）写出地址00102字单元内容。 答： （1）（00101H）字节=34H （2）（00102H）字=7845H 第三章IBM PC机的寻址方式和指令系统 一、选择题 1.MOV AX,ES:[1000H] 源操作数的寻址方式是（ B ） D.基址寻址 2.MOV AX,ES:COUNT[DI] 源操作数的寻址方式是（ C ） D.基址变址寻址 3.MOV DX,COUNT[BP][DI]的源操作数的寻址方式是（ D ） B.基址寻址 4.下列寄存器组中在段内寻址时可以提供偏移地址的寄存器组是( B ) A.AX，BX，CX，DX B.BX，BP，SI，DI C.SP，IP，BP，DX D.CS，DS，ES，SS 5.下列四组寄存器中，属于通用寄存器的是（ A ） A.AX，BX，CX，DX B.SP，BP，IP C.SI，DI，FLAGS
详细介绍8086微机中常用的接口及其功能。 1.引言 1.1 概述 概述： 8086微机是一种十分重要的微机系统, 它以其较大的寻址能力和较高的运算速度而备受关注。在8086微机系统中，接口是一种关键的组成部分，它们连接了微处理器和外部设备，起到了数据传输和控制信号传递的作用。常用的接口在整个系统中起到了至关重要的作用。 本篇文章将详细介绍8086微机中常用的接口及其功能。首先我们将简要介绍8086微机的背景和特点，然后重点关注常用的接口，包括数据总线接口、地址总线接口、控制信号接口以及其他常见的接口模块。我们将深入探讨每种接口的功能、工作原理，并给出一些实际应用的例子。 通过本文的阅读，读者将能够全面了解8086微机中常用接口的作用和重要性，对于设计和应用8086微机系统将有更深入的理解。此外，本文还将对接口技术的未来发展进行展望。 接下来的章节将逐一介绍8086微机中常用的接口，为读者提供更具体的知识和实践指导。让我们一起深入探索8086微机系统的精彩世界吧！ 文章结构部分的内容可以包括以下几个方面： 1.2 文章结构: 本文将从以下几个方面对8086微机中常用的接口及其功能进行详细介绍。 2.正文部分
2.1 8086微机简介： 在本部分，我们将介绍8086微处理器的基本概念和特点，包括8086微处理器的基本组成、工作原理等内容。 2.2 常用的接口介绍： 在本部分，我们将详细介绍8086微机中常用的接口及其功能，包括数据总线接口、地址总线接口、控制总线接口等。对每个接口，我们将介绍其作用、特点、使用方法以及相关的示例应用。具体而言，我们会介绍以下几个常用的接口： - 并行口（Parallel Port）：详细介绍并行口的作用、接口原理、数据传输方式以及应用场景。 - 串行口（Serial Port）：详细介绍串行口的作用、接口原理、数据传输方式以及应用场景。 - 中断控制器（Interrupt Controller）：详细介绍中断控制器的作用、接口原理、中断优先级设置以及处理方式。 - DMA控制器（Direct Memory Access Controller）：详细介绍DMA 控制器的作用、接口原理、数据传输方式以及与CPU的协作方式。 - 定时器/计数器（Timer/Counter）：详细介绍定时器/计数器的作用、接口原理、计时方式以及应用场景。 通过对这些常用接口的介绍，读者将能够全面了解8086微机中各接口的功能、使用方法以及相应的应用场景，从而在实际应用中能够灵活运用。 3.结论部分
8080微机原理（绝密）——————没有原题，请不要带入考场,大三最后一门考试祝大家顺利通过，提前祝大家暑假愉快！！！ 1、能够被CPU直接识别的语言是( C ) A．汇编语言B．高级语言C．机器语言D．应用语言 2、唯一能对应存储单元的地址是( A )。 A. 物理地址 B. 端口地址 C. 有效地址 D. 逻辑地址 3、8086汇编语言有三种基本语句，不包括（B ） A. 宏指令语句 B. 多字节语句 C. 指令语句 D. 伪指令语句 4、8086 CPU存放当前指令的存储单元的逻辑地址为（D ） A. DS：BX B. SS：SP C. CS：PS D. CS：IP 5、堆栈的工作方式是( D ) A 先进先出 B 随机读写 C 只能读出，不能写入 D 后进先出 6. 8086/8088 CPU中CS是( B )。 A. 数据段寄存器 B. 代码段寄存器 C. 附加段寄存器 D. 堆栈段寄存器 7、8086 CPU内有指示下条指令有效地址的指示器是( A )。 A．IP B．SP C．BP D．SI 8、在下面关于微处理器的叙述中，错误的是( C ) 。 A、微处理器是用超大规模集成电路制成的具有运算和控制功能的芯片 B、一台计算机的CPU含有1个或多个微处理器 C、寄存器由具有特殊用途的部分内存单元组成，是内存的一部分 D、不同型号的CPU可能具有不同的机器指令 9、在一般的微处理器中，( D )包含在CPU中。 A、内存 B、输入/输出单元 C、磁盘驱动器 D、算术逻辑单元（ALU） 10、运算器的主要功能是( C )。 A、算术运算 B、逻辑运算 C、算术运算与逻辑运算 D、函数运算 11、8086CPU的标志寄存器中，OF标志表示运算结果的( C )情况。 A、进/借位 B、符号 C、溢出 D、辅助进位
微机原理与汇编语言教学大纲 一、说明 （一）课程性质 《微机原理与汇编语言》是高等学校计算机科学与技术专业的核心课程。 学习本课程，要求具备《电子技术基础》、《计算机组成原理》、《程序设计》方面的知识，即这三门课程是其先导课程。 本课程是按照西北师范大学2013年的本科教学计划执行的，课程的开设时间为第三学期（二年级第一学期）。学分为4分，实验学分另计。 （二）教学目的 本课程的任务是使学生从系统的角度出发，从理论和实践上掌握微机系统的基本组成、工作原理、体系结构、汇编语言程序设计方法、接口电路及应用方法，建立微机系统的整机概念，使学生具备微机系统软、硬件开发和应用的初步能力。 （三）教学内容 本课程以基于Intel 80x86系列微处理器的微型计算机系统为背景，介绍微型计算机系统的组成与体系结构、汇编语言程序设计和接口技术。相关内容有机结合、相互渗透，形成整体。主要内容包括：8086微处理器、寻址方式、指令系统、汇编语言程序设计、存储器、中断、输入输出接口基础和8255A、8259、8253、8251、8237等五种典型可编程接口芯片。 （四）教学时数 理论讲授时数以每周四学时、每学期十八教学周计，共72学时。实验课为单独学分课程，教学时数另计。 （五）教学方式 课程具有实用性强、理论和实践结合、软件与硬件结合等特点，软件与软件的紧密结合是贯穿整个课程的主线，教学中应强调“系统”的概念并注重综合应用能力和动手实践能力的培养。 鉴于以上原因，课程的教学方式包括理论讲授、实验和实践自学。理论课教学适合以多媒体讲授方式为主，结合基于EDA的动态演示的讲授方式。为加深学生对基础概念的理解和强化学生的动手实践能力，建议适当布置课程设计作业，以项目的形式进行。 二、本文 第一章微型计算机系统概述 教学要点： 1.掌握进制转换 2.掌握补码运算 3. 其它部分了解即可 教学时数： 2 学时 教学内容： 第一节微型计算机系统的基本概念（1学时） 1. 微处理器 2. 微型计算机 3. 微型计算机系统