第4章触发器
在数字系统中，除了广泛使用数字逻辑门部件输出信号。还常常需要记忆和保存这些数字二进制数码信息，这就要用到另一个数字逻辑部件：触发器。数字电路中，将能够存储一位二进制信息的逻辑电路称为触发器（flip flop ）。它是构成时序逻辑电路的基本单元。
4.1 触发器的电路结构及工作原理
4.1.1 基本RS触发器
基本RS触发器是构成各种功能触发器的最基本的单元，故称基本触发器。
1. 电路结构和工作原理
（1）电路结构
基本RS 触发器是由两个与非门G1、G2 交叉耦合构成的。其逻辑图和逻辑符号如图4.1 所示。它与组合电路的根本区别在于，电路中有反馈线。
（2）工作原理
基本RS触发器特点如下。
①触发器的次态不仅与输入信号状态有关，而且与触发器的现态有关。
②电路具有两个稳定状态，在无外来触发信号作用时，电路将保持原状态不变。
③在外加触发信号有效时，电路可以触发翻转，实现置0 或置1 。
④在稳定状态下两个输出端的状态必须是互补关系，即有约束条件。
还可以用或非门的输入、输出端交叉耦合连接构成置0、置1 触发器。其逻辑图和逻辑符号如图4.2 所示。
综上所述，基本RS触发器具有复位（Q=0）、置位（Q=1）、保持原状态3 种功能，R为复位输入端，S 为置位输入端，可以是低电平有效，也可以是高电平有效，取决于触发器的结构。
4.1.2 同步RS触发器在实际应用中，常需要用一个像时钟一样准确的控制信号来控制同一电路中各个触发器的翻转时刻，这就要求再增加一个控制端。通常把控制端引入的信号称为时钟脉冲信号，简称为时钟信号，用CP（Clock Pulse ）表示。
1. 同步RS触发器的电路结构和工作原理
（1）电路结构
2）逻辑功能分析
同步RS触发器的状态转换分别由R、S和CP控制，其中，R、S控制状态转
换的方向，即转换为何种次态；CP控制状态转换的时刻，即何时发生转换
2. 触发器逻辑功能描述方法
（1）特性方程
触发器次态Q n+1与输入状态R、S 及现态Q n之间逻辑关系的最简逻辑表达式称为触发器的特性方程。
（2）驱动表所谓驱动是指已知某时刻触发器从现态Q n转换到次态Q n+1，应在输入端加上什么样的信号才能实现。驱动表是用表格的方式表示触发器从一个状态变化到另一个状态或保持原状态不变时，对输入信号的要求。
（3）状态转换图状态转换图是描述触发器的状态转换关系及转换条件的图形，它表示出触发器从一个状态变化到另一个状态或保持原状态不变时，对输入信号的要求。它形象地表示了在CP控制下触发器状态转换的规律。
同步RS触发器的状态转换图如图4.7 所示。
（4）时序波形图触发器的功能也可以用输入、输出波形图直观地表现出来。反映时钟脉冲
CP、输入信号R、S 及触发器状态Q 对应关系的工作波形图叫时序图。同步RS 触发器的时序图如图4.8 所示。
画 Q 波形时要注意：
a. Q 初始状态没有给定时，可以预先假设。
b. 根据状态表、状态图或特性方程确定次态。
c. 时钟电平控制。在 CP ＝1 期间接收输入信号， CP ＝0 时状态保持不变，与基本 RS 触发器相比，对触发器状态的转变增加了时间控制。
综上所述，描写触发器逻辑功能的方法主要有特性表、特性方程、驱动表、 状态转换
图和波形图（又称时序图）等 5 种。它们之间可以相互转换。
3. 触发器初始状态的预置
异步置位端和异步复位端 , 具有最高的优先级。如图 4.9 所示。
4. D 锁存器（双稳态锁存器）
为了解决 R 、S 之间有约束的问题，可将同步 RS 触发器接成 D
锁存器的形式
图 4.10D 锁存器的逻辑图
5. 同步触发器存在空翻的问题
对触发器而言，在一个时钟脉冲作用下，要求触发器的状态只能翻转一次。而同步触发器在一个时钟周期的整个高电平期间（CP=1），如果R、S 端输入信号多次发生变化，可能引起输出端状态翻转两次或两次以上，时钟失去控制作用，这种现象称“ 空翻” 现象，如图4.11 所示。
图4.11 同步RS触发器的空翻波形要避免“空翻”现象，则要求在时钟脉冲作用期间，不允许输入信号（R、S）发生变化；另外，必须要求CP的脉宽不能太大，显然，这种要求是较为苛刻的。
由于同步触发器存在空翻问题，限制了其在实际工作中的作用。为了克服该现象，对触发器电路作进一步改进，进而产生了主从型、边沿型等各类触发器。
4.1.3 主从触发器和边沿触发器主从触发器由两级触发器构成，其中一级直接接收输入信号，称为主触发器，另一级接收主触发器的输出信号，称为从触发器。两级触发器的时钟信号互补。
1. 主从JK 触发器
（1）电路结构
如图4.12 所示，从整体上看，该电路上下对称，它由上、下两级同步RS 触发器和一个非门组成
图
4.12 主从 JK 触发器
（2）工作原理
由此可见，触发器的状态转换分两步完成： CP=1 期间接受输入信号，而状 态的翻
转只在 CP 下降沿发生，克服同步 RS 触发器空翻现象。
（3）逻辑功能分析
基于主从型 JK 触发器的结构，分析其逻辑功能时只需分析主触发器的功能 即可。
J=0,K=0 时，触发器保持原态不变；
J=0,K=1 时，触发器置 0；
J=1,K=0 时，触发器置 1；
J=1,K=1 时，触发器翻转。
（4）主从 JK 触发器存在的问题——一次变化现象
如图 4.14 所示，假设触发器的现态 Q n
=0，当 J=0，K=0时，根据 JK 触发器 的逻辑功能应维持原状态不变。但是，在 CP=1期间若遇到外界干扰，使 J 由0 变为了 1，主触发器则被置成了 1 状态。当正脉冲干扰消失后，输入又回到 J=K=0， 此时主触发器维
持已被置成的 1 状态。当 CP 脉冲下降沿到来后，从触发器接收 主触发器输出，状态变为 1 状态，而不是维持原来的 0 状态不变。
图4.14 主从JK 触发器的一次翻转
2. 边沿触发器
边沿触发器不仅将触发器的触发翻转控制在CP 触发沿到来的一瞬间，而且将接收输入信号的时间也控制在CP 触发沿到来的前一瞬间。因此，边沿触发器既没有空翻现象，也没有一次变化问题，从而大大提高了触发器工作的可靠性和抗干扰能力。
（1）电路结构与工作原理
图4.15 D 触发器的逻辑图
综上所述，该触发器是在CP上升沿前接受输入信号，上升沿时触发翻转，上升沿后输入即被封锁，即该触发器接受输入数据和改变输出状态均发生在CP 的上升沿，因此称其为边沿触发方式。由于其完成的是D 型触发器的逻辑功能，因而称边沿触发的D 触发器。
（2）逻辑功能描述
D触发器的特性方程为：Q n+1=D，由于它的新状态就是前一时该输入状态，故又称