浙江工业大学 / 学年第一学期 《数字电路和数字逻辑》期终考试试卷 A
姓名 学号 班级 任课教师
一、填空题（本大题共10小题，每空格1分，共10分）
请在每小题的空格中填上正确答案。错填、不填均无分。 1．十进制数（68）10对应的二进制数等于 ；
2．描述组合逻辑电路逻辑功能的方法有真值表、逻辑函数、卡诺图、逻辑电路图、波形图和硬件描述语言（HDL ）法等，其中 描述法是基础且最直接。 3．1A
⊕可以简化为 。
4．图1所示逻辑电路对应的逻辑函数L 等于 。
A B L
≥1
&
C
Y
C
图1 图2
5．如图2所示，当输入C 是（高电平，低电平） 时，AB Y =。
6．两输入端TTL 与非门的输出逻辑函数AB Z =，当A =B =1时，输出低电平且V Z =0.3V ，当该与非门加上负载后，输出电压将(增大，减小) 。
7．Moore 型时序电路和Mealy 型时序电路相比， 型电路的抗干扰能力更强。 8．与同步时序电路相比，异步时序电路的最大缺陷是会产生 状态。 9．JK 触发器的功能有置0、置1、保持和 。
10．现有容量为210×4位的SRAM2114，若要将其容量扩展成211×8位，则需要 片这样
的RAM 。
二、选择题（本大题共10小题，每小题2分，共20分）
在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。
11．十进制数（172）10对应的8421BCD 编码是 。 【 】
A ．（1111010）8421BCD
B ．（10111010）8421BCD
C ．（000101110010）8421BC
D D ．（101110010）8421BCD
12．逻辑函数AC B A C B A Z +=),,(包含 个最小项。 【 】
A ．2
B ．3
C ．4
D ．5
13．设标准TTL 与非门AB Z =的电源电压是+5V ，不带负载时输出高电平电压值等于+3.6V ，输出低电平电压值等于0.3V 。当输入端A 、B 电压值V A =0.3V ，V B =3.6V 和V A =V B =3.6V 两种情况下，输出电压值V Z 分别为 。
【 】
A ．5V ，5V
B ．3.6V ，3.6V
C ．3.6V ，0.3V
D ．0.3V ，3.6V
14．图3所示电路的输出逻辑函数1Z 等于 。
【 】
A ．ABCD
B ．AB +CD
C ．C
D AB +
D ．CD AB +
A B C D
2-4译码器
Z 1
Z 2
图3 图4
15．图4电路是由二进制译码器组成的逻辑电路，输出Z 2等于 。 【 】
A ．A
B AB ⋅
B ．AB AB +
C ． AB AB +
D ．AB AB ⋅
16．图5所示所示时序电路中，实现n n Q Q =+1 的电路是 。
【
】
CP
CP
CP
A A
B
D
C 图5
17．最能直观反映时序电路状态变化关系的是 【 】
A ．逻辑电路图
B ．时序图
C ．状态真值表
D ．状态转移图 18．可以对脉冲波形整形的电路是（ ）。 【 】
A ．施密特触发器
B ．T 触发器
C ．多谐振荡器
D ．译码器
19．同样分辨率和时钟脉冲下，并行比较型A/D 转换器、逐次逼近型A/D 转换器和双积分
型A/D 转换器中完成一次模数转换时间最长的是 转换器。 【 】 A ．双积分型 B ．逐次逼近型 C ．并行比较型 D ．都一样
20．某十位D/A 转换器满量程输出电压为5.115V ，则当输入D=（010*******）2时，输出
电压为（ ）伏。 【 】 A ．5.115V B ．1.44V C ．2.34V D ．0.44V 三、分析题（本大题共6小题，21-26每小题6分，27小题12分，共48分） 21．已知逻辑函数Z （A ,B ,C ,D ）=∑m （0,2,3,7,8,9）+ ∑d （10,11,12,13,14,15），求逻辑函数
Z 的最简“与或”表达式。
22．分析图6所示电路输出Z 的最简与或逻辑函数表达式。
A
C
B
Z
图6
23．图7是用4选1数据选择器设计的一个逻辑电路，试写出输出逻辑函数Z 的最简与或表达式。
表1 4选1数据选择器功能表
C
图7
24．设正边沿D 触发器初态为0，试画出图8所示CP 和输入信号作用下触发器Q 端的波形。
CP D Q “1”“0”
图8
25．移位寄存器CC40194功能如表2所示。设CC40194初态为Q 3Q 2Q 1Q 0＝0000，电路如图9，试画出十个以上CP 脉冲作用下移位寄存器的状态转移图。
×
×××1
10CC40194D
R D IR D IL CP D 0D 1D 2D 3
Q 0Q 1Q 2Q 3S 0S 1
CP
R D
1
图9
表2 CC40194功能表
26．CMOS 集成定时器555组成的电路如图10所示，试问： （1）说出电路的名称；
（2）画出v C 和v O 输出电压波形（设输入v I 低电平宽度足够窄）。
00t
t
v I
v O v I v 0
t
v O
图10
27．已知某同步时序电路如图11所示，试：
（1）分析电路的状态转移图，并要求给出详细分析过程。 （2）电路逻辑功能是什么，能否自启动？
（3）若计数脉冲f CP 频率等于700Hz ，从Q 2端输出时的脉冲频率是多少?
图11
四、设计题（本大题共3小题，第28小题10分，第29小题12分，共22分）
28．如图12所示，为一工业用水容器示意图，图中虚线表示水位，A 、B 、
C 电极被水浸没时会有信号输出，试用与非门构成的电路来实现下述控制作用：水面在A 、B 间，为正常状态，亮绿灯G ；水面在B 、C 间或在A 以上为异常状态，点亮黄灯Y ；面在C 以下为危险状态，点亮红灯R 。要求写出设计过程。
图12
29．某四位二进制加／减计数器的逻辑符号如图13（a
）所示，功能表如表3所示。 （1）用该集成计数器和少量与非门计一个8421BCD 编码的6进制加法计数器。 （2）分析图13（b ）电路的逻辑功能，并画出完整的状态转移图。
1CP
1
（a ） （b ）
图13
数字电路与数字逻辑试卷A 答案及评分参考
一、填空题（本大题共10小题，每空格1分，共10分） 1．（1000100）2 2．真值表 3．A
4． L =（A +B ）C 5．低电平。 6．增大 7．Moore 8．过渡 9．翻转 10．4
二、选择题（本大题共10小题，每小题2分，共20分）
11．C 12．B 13．C 14．C 15．B 16．C 17．D 18．A 19．A 20．B 三、分析题（本大题共6小题，每小题6分，共36分） 21． 解：（1）卡诺图（3分）
10110010××××1
1
×
×
0001111000011110
AB
CD
Z
简化结果：Z A CD BD =++（3分） 22．解：（1）分析过程（4分）
A =1，Z
B
C =⋅ A =0，01Z C =⋅=
（2）最简与或形式（2分）：=+=++Z A BC A A B C ⋅
23．（1）分析过程（4分）
10Z ABC ABC AB AB =++⋅+⋅
（2）最简与或形式（2分）：Z ABC ABC AB A C AB =++=+ 24．解：（6分）
CP D
Q
25．解：（6分）
Q 0Q 1Q 2Q 3
26．（1）单稳触发电路（2分）
（2
）波形（共4分，各2分）
+6V
+6V 000
t
t t v I v C +4V v
27．解：（1）各触发器驱动方程（3分）
FF0：0210,1J Q Q K == FF1：10120,J Q K Q Q ==+ FF2：2102,1J QQ K == （2
（3）状态转移图（1分）
（4）4位加法计数，能自启动（1分） （5）700Hz/4=175Hz （1分）
四、设计题（本大题共2小题，第28小题10分，第29小题12分，共22分） 28
（A
0BC
1
00011110
Y 010××
×
×
A
0BC
10001
11
10
G 0
01××
×
×
B
A B A G ==1
A
C B A C B Y ⋅=+=
A
0BC
1
00011110
R 100××
×0
×
G
C
R =Y
R
（3）逻辑图（3分）
29．解
（1）六进制加法计数器设计（6分）
1
CP
（2）功能说明（3分）：九进制减法计数器 状态转移图（3分）
浙江工业大学 / 学年第一学期 《数字电路和数字逻辑》期终考试试卷 A 姓名 学号 班级 任课教师 一、填空题（本大题共10小题，每空格1分，共10分） 请在每小题的空格中填上正确答案。错填、不填均无分。 1．十进制数（68）10对应的二进制数等于 ； 2．描述组合逻辑电路逻辑功能的方法有真值表、逻辑函数、卡诺图、逻辑电路图、波形图和硬件描述语言（HDL ）法等，其中 描述法是基础且最直接。 3．1 A ⊕可以简化为 。 4．图1所示逻辑电路对应的逻辑函数L 等于 。 A B L ≥1 & C Y C 图1 图2 5．如图2所示，当输入C 是（高电平，低电平） 时，AB Y =。 6．两输入端TTL 与非门的输出逻辑函数AB Z =，当A =B =1时，输出低电平且V Z =0.3V ，当该与非门加上负载后，输出电压将(增大，减小) 。 7．Moore 型时序电路和Mealy 型时序电路相比， 型电路的抗干扰能力更强。 8．与同步时序电路相比，异步时序电路的最大缺陷是会产生 状态。 9．JK 触发器的功能有置0、置1、保持和 。 10．现有容量为210×4位的SRAM2114，若要将其容量扩展成211×8位，则需要 片这样 的RAM 。 二、选择题（本大题共10小题，每小题2分，共20分） 在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。 11．十进制数（172）10对应的8421BCD 编码是 。 【 】 A ．（1111010）8421BCD B ．（10111010）8421BCD C ．（000101110010）8421BC D D ．（101110010）8421BCD 12．逻辑函数AC B A C B A Z +=),,(包含 个最小项。 【 】
##大学信息院《数字电子技术根底》 期终考试试题〔110分钟〕(第一套) 一、填空题：〔每空1分，共15分〕 1．逻辑函数Y AB C =+的两种标准形式分别为 〔〕、〔〕。 2．将2004个“1〞异或起来得到的结果是〔〕。 3．半导体存储器的结构主要包含三个局部，分别是〔〕、〔〕、〔〕。 4．8位D/A转换器当输入数字量10000000为5v。假设只有最低位为高电平，那么输出电压为〔〕v；当输入为10001000，那么输出电压为〔〕v。 5．就逐次逼近型和双积分型两种A/D转换器而言，〔〕的抗干扰能力强，〔〕的转换速度快。 6．由555定时器构成的三种电路中，〔〕和〔〕是脉冲的整形电路。 7．与PAL相比，GAL器件有可编程的输出结构，它是通过对〔〕进展编程设定其〔〕的工作模式来实现的，而且由于采用了〔〕的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。 二、根据要求作题：〔共15分〕 1．将逻辑函数P=AB+AC写成“与或非〞表达式，并用“集电极开路与非门〞来实现。 2．图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、 B、C的P、Q波形。
三、分析图3所示电路：〔10分〕 1）试写出8选1数据选择器的输出函数式； 2）画出A2、A1、A0从000~111连续变化时，Y的波形图； 3）说明电路的逻辑功能。 四、设计“一位十进制数〞的四舍五入电路〔采用8421BCD码〕。要求只设定一个输出，并画出用最少“与非门〞实现的逻辑电路图。〔15分〕 五、电路与CP、A的波形如图4(a) (b)所示，设触发器的初态均为“0〞，试画出输出端B和C的波形。〔8分〕
- 1 - 一、填空题 1. PN 结具有单向导电性。正向偏置时，多子以扩散运动为主，形成正向电流；反向 偏置时，少子漂移运动，形成反向饱电流。 2. 双极型晶体三极管输出特性曲线的三个工作区是放大区、截止区、饱和区。 3. 已知三态与非门输出表达式C AB F ?=，则该三态门当控制信号C 为高电平时， 输出为高阻态。 4. 十进制数211转换成二进制数是(11010011)2；十六进制数是(D3)16。 5. 将若干片中规模集成电路计数器串联后，总的计数容量为每片计数容量的乘积。 6. 若用触发器组成某十一进制加法计数器，需要四个触发器，有五个无效状态。 7. 同步RS 触发器的特性方程为n 1n Q R S Q +=+；约束方程为RS=0 。 8. 下图所示电路中，Y 1 ＝B A Y 1= 2Y 3 ＝AB Y 3= 二、选择题 1. 下列函数中，是最小项表达式形式的是＿＿＿＿c ＿＿＿＿＿。 A. Y=A+BC B. Y=ABC+ACD C. C B A C B A Y +?= D. BC A C B A Y +?= 2. 要实现n 1n Q Q =+,JK 触发器的J 、K 取值应为＿＿d ＿＿＿。 A ． J=0，K=0 B. J=0，K=1 C. J=1，K=0 D. J=1，K=1 3．数值[375]10与下列哪个数相等＿b ＿＿。 A ． [111011101]2 B. [567]8 C. [11101110]BCD D. [1F5]16 4．属于组合逻辑电路的是＿＿＿＿＿b ＿＿＿＿＿＿ A ． 触发器 B. 全加器 C. 移位寄存器 D. 计数器 5．M 进制计数器状态转换的特点是：设定初态后，每来＿c ＿＿个计数脉冲CP ，计数器重 新 B 2 B V CC Y 1
《数字电路》试卷 一、填空题（每空1分，共20分） 1. 有一数码10010011，作为自然二进制数时，它相当于十进制数（ ），作为8421BCD 码时，它相当于十进制数（ ）。 2.三态门电路的输出有高电平、低电平和（ ）3种状态。 3．TTL 与非门多余的输入端应接（ ）。 4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（ ）电平。 5. 已知某函数??? ??+??? ??++=D C AB D C A B F ，该函数的反函数F = （ ）。 6. 如果对键盘上108个符号进行二进制编码，则至少要（ ）位二进制数码。 7. 典型的TTL 与非门电路使用的电路为电源电压为（ ）V ，其输出高电平为（ ）V ，输出低电平为（ ）V ， CMOS 电路的电源电压为（ ） V 。 8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（ ） 。 9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。该ROM 有（ ）根地址线，有（ ）根数据读出线。 10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ ）位。 11. 下图所示电路中， Y 1＝（ ）；Y 2 ＝（ ）；Y 3 ＝（ ）。 12. 某计数器的输出波形如图1所示，该计数器是（ ）进制计数器。 A B Y 1 Y 2 Y 3
13．驱动共阳极七段数码管的译码器的输出电平为（ ）有效。 二、单项选择题（本大题共15小题，每小题2分，共30分） （在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。） 1. 函数F(A,B,C)=AB+BC+AC 的最小项表达式为( ) 。 A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7） C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7） 2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ??的值是（ ）。 A ．111 B. 010 C. 000 D. 101 3．十六路数据选择器的地址输入（选择控制）端有（ ）个。 A ．16 B.2 C.4 D.8 4. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP 作用下，四位数据的移位过程是（ ）。 A. 1011--0110--1100--1000--0000 B. 1011--0101--0010--0001--0000 C. 1011--1100--1101--1110--1111 D. 1011--1010--1001--1000--0111 5．已知74LS138译码器的输入三个使能端（E 1=1， E 2A = E 2B =0）时，地址码A 2A 1A 0=011，则输出 Y 7 ～Y 0是( ) 。 A. 11111101 B. 10111111 C. 11110111 D. 11111111 6. 一只四输入端或非门，使其输出为1的输入变量取值组合有( )种。 A ．15 B ．8 C ．7 D ．1 7. 随机存取存储器具有( )功能。 A.读/写 B.无读/写 C.只读 D.只写 8．N 个触发器可以构成最大计数长度（进制数）为( )的计数器。 A.N B.2N C.N 2 D.2N 9．某计数器的状态转换图如下， 其计数的容量为( ) A ． 八 B. 五 C. 四 D. 三 10．已知某触发的特性表如下（A 、B 为触发器的输入）其输出信号的逻辑表达式为( )。 A B Q n+1 说明 000 001 010 011 100 101 110 111
《考研专业课高分资料》 大连理工大学《数字电路与系统》 期末题 北京总部考研专业课教研中心
《考研专业课高分资料》之期末题 細:餓+期末试题 (3) 大连理工大学2010—2011学年寃1学期期末考试 ................ : . (3) (A) .................................... : (3) 数字电路与系_试试题(A)参考答案 (12) 人-连理工大学2009—2010学年第1学期期末考试 (17) (A) (17) 者萨培避与襄^试试题(A)参考答案 (26)
3/29 . . • •• - • -考研专业课研发中心 : 第四模块期末试题 I ■ I I I \ I i 大连理工大学2010-2011学年第1学期期末考试 I 1 I t i 龄猶絲鑛试试题(A ) I 1 I ： 所有答案必须做在答案题纸上，做在试题纸上无效！ 以下各题，皆只有一个答案是正确的，请选择：(1分*10) 1. 下图是某一逻辑门的内部结构图，请固答： +5V V (1) .若输入信号X=1且¥=0,则输出信号Z 应为 ： A ： 1 . B: 0 C:.不确定 D ：皆有可能’ (2) .该逻辑门电路的逻辑符号为 ■ : A: - B ： CO- D ： 与) (3) .在正逻辑体制下，孩.逻辑门的等效逻辑符号为： ：上二 ID- c ； - D ： - I I ■ ' 2.请完成以下计窣制的转换：58in = A ： 00101011 B ； 01011010 C ： 00111011 D ： 0.0111010 3. 请完.成以下分数制的转换：10110010，= ■■ ，/- - '
南京信息工程大学 2013-2014学年二学期数字电子技术基础期末考试试卷(A卷) 班级:___________学号:___________姓名:___________得分:___________ 题号一二三四五六七八九十成绩复核 得分 阅卷 题目部分，(卷面共有16题,100分,各大题标有题量和总分) 一、解答题(16小题,共100分) 1．在图电路中，若两个移位寄存器中的原始数据分别为A 3A 2 A 1 A ＝1001，B 3 B 2 B 1 B ＝ 0011，试问经过4个CP信号作用以后两个寄存器中的数据如何？这个电路完成什么功能？ 2．由D触发器构成的3位环扭型计数器电路如图所示，电路不能自启动，合理修改反馈逻辑，使电路能自启动。画出修改后的电路及状态转换图。 3．电路如图所示，假设初状态Q2Q1Q0=000。 （1）试分析由FF1和FF0构成的是几进制计数器。 （2）说明整个电路为几进制计数器。画出完整的状态转换图和CP作用下的波形图。4．电路如图所示，其中74LS93为2—8分频异步2—16进制加法计数器，当R0（1）=R0（2）=1时，将计数器清零，问： （1）由555定时器构成的是什么电路？输出uO的频率是多少（图中RA=RB=10kΩ，C=0．1μF）？ （2）由74LS93构成的是几进制计数器，画出其完整的状态转换图。 （3）74LS93之QD端的输出信号的频率是多少。 （4）虚线框内电路的名称是什么？简要说明它所起的作用。 5．分析图的计数器电路，说明这是多少进制的计数器。十进制计数器74160的功能表见表5.3.4。 6．电路如图所示,假设初始状态QaQbQc=000。 （1）写出驱动方程、列出状态转换表、画出完整的状态转换图。 （2）试分析由FFa、FFb和FFc构成的是几进制的计数器。 （3）画出CP作用下Qa、、Qb、Qc的波形图。 7．试用负边沿D触发器组成4位二进制异步加法计数器，画出逻辑图。 8．74LS161芯片接成图所示电路。试分析电路的计数长度为多少，画出相应的状态转换图。说明电路能否自启动。 9．图是一个8×2位ROM，A2、A1、A0为地址输入，D1、D0为数据输出。问：
《数字电子技术基础》 期终考试试题 一、填空题：（每空1分，共15分） 1．逻辑函数Y AB C =+的两种标准形式分别为 （）、（）。 2．将2004个“1”异或起来得到的结果是（）。 3．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。 4．8位D/A转换器当输入数字量10000000为5v。若只有最低位为高电平，则输出电压为（）v；当输入为10001000，则输出电压为（）v。5．就逐次逼近型和双积分型两种A/D转换器而言，（）的抗干扰能力强，（）的转换速度快。 6．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。 7．与PAL相比，GAL器件有可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。 二、根据要求作题：（共15分） 1．将逻辑函数P=AB+AC写成“与或非”表达式，并用“集电极开路与非门” 来实现。 2．图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、 B、C的P、Q波形。
三、分析图3所示电路：（10分） 1）试写出8选1数据选择器的输出函数式； 2）画出A2、A1、A0从000~111连续变化时，Y的波形图； 3）说明电路的逻辑功能。 四、设计“一位十进制数”的四舍五入电路（采用8421BCD码）。要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。（15分） 五、已知电路及CP、A的波形如图4(a) (b)所示，设触发器的初态均为“0”，试画出输出端B和C的波形。（8分）
B C 六、用T触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图5(b)所示。试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。（6分） 七、图6所示是16*4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。ROM中的数据见表1所示。试画出在CP信号连续作用下的D3、D2、D1、D0输出的电压波形，并说明它们和CP信号频率之比。（16分）
院系： 专业班级： 学号： 姓名： 座位号： XXX 大学2020—2021学年非毕业班 集成电路设计与集成系统专业《数字逻辑电路》期末考试题及答案 （试卷A ） 题 号 一 二 三 四 五 总分 评卷人 分 值 20 20 10 20 30 100 得 分 得 分 一、 选择题; （每小题2分，共20分）。 1、将幅值上、时间上离散的阶梯电平统一归并到最邻近的指定电平的过程称为（ ）。 A 、采样； B 、量化； C 、保持； D 、编码； 2、8个输入端的编码器按二进制数编码时，输出端的个数是 教研室主任审核(签名)： 教学主任(签名)： 课程代码： 适用班级： 命题教师： 任课教师：
院系： 专业班级： 学号： 姓名： 座位号： （ ）。 A 、2个； B 、3个； C 、4个； D 、8个； 3、下列电路中，不属于组合逻辑电路的是（ ）。 A 、译码器； B 、全加器； C 、寄存器； D 、编码器； 4、CMOS 数字集成电路与TTL 数字集成电路相比突出的优点是（ ）。 A 、微功耗； B 、高速度； C 、高抗干扰能力； D 、电源范围宽； 5、指出下列各式中哪个是四变量A 、B 、C 、D 的最大项（ ）。 A 、ABC ； B 、A+B+C+D ； C 、 D ABC ； D 、B AC ； 6、同步时序电路和异步时序电路比较，其差异在于后者（ ）。
院系： 专业班级： 学号： 姓名： 座位号： A 、没有触发器； B 、没有统一的时钟脉冲控制； C 、没有稳定状态； D 、输出只与内部状态有关； 7、两片74LS290芯片扩展而成的计数器，最大模数是（ ）。 A 、80； B 、20； C 、54； D 、100； 8、由与非门组成的基本RS 触发器不允许输入的变量组合S 、R 为（ ）。 A 、1 ==S R ； B 、1 0==S R 、； C 、01==S R 、； D 、 ==S R ； 9、逻辑函数的表示方法中具有唯一性的是（ ）。 A 、真值表； B 、表达式； C 、表达式； D 、卡诺图； 10、将TTL 与非门作非门使用，则多余输入端应做的处理是（ ）。
数字电子技术基础试题（一）一、填空题 : （每空1分，共10分） 1． (30.25) 10 = ( ) 2 = ( ) 16 。 2 . 逻辑函数L = + A+ B+ C +D = 。 3 . 三态门输出的三种状态分别为：、和。 4 . 主从型JK触发器的特性方程= 。 5 . 用4个触发器可以存储位二进制数。 6 . 存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。 二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 ) 1.设图1中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（）图。 图 1 2.下列几种TTL电路中，输出端可实现线与功能的电路是（）。 A、或非门 B、与非门
C、异或门 D、OC门 3.对CMOS与非门电路，其多余输入端正确的处理方法是（）。 A、通过大电阻接地（>1.5KΩ） B、悬空 C、通过小电阻接地（<1KΩ） D、通过电阻接V CC 4.图2所示电路为由555定时器构成的（）。 A、施密特触发器 B、多谐振荡器 C、单稳态触发器 D、T触发器 5.请判断以下哪个电路不是时序逻辑电路（）。图2 A、计数器 B、寄存器 C、译码器 D、触发器 6．下列几种A/D转换器中，转换速度最快的是（）。图2 A、并行A/D转换器 B、计数型A/D转换器 C、逐次渐进型A/D转换器 D、双积分A/D转换器 7．某电路的输入波形 u I 和输出波形 u O 如图 3所示，则该电路为（）。 图3 A、施密特触发器 B、反相器 C、单稳态触发器 D、JK触发器
8．要将方波脉冲的周期扩展10倍，可采用（）。 A、10级施密特触发器 B、10位二进制计数器 C、十进制计数器 D、10位D/A转换器 9、已知逻辑函数与其相等的函数为（）。 A、B、C、D、 10、一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出。 A、4 B、6 C、8 D、16 三、逻辑函数化简（每题5分，共10分） 1、用代数法化简为最简与或式 Y= A + 2、用卡诺图法化简为最简或与式 Y= + C +A D，约束条件：A C + A CD+AB=0 四、分析下列电路。（每题6分，共12分） 1、写出如图4所示电路的真值表及最简逻辑表达式。
数字集成电路基础试题 A 考试时间：120分钟 班级： 姓名： 学号： 成绩： 一、填空题共20分 1. 数字信号的特点是在 上和 上都是断续变化的,其高电平和低电平常用 和 来表示; 2. 常用的BCD 码有 、 、 等,常用的可靠性代码有 、 等; 3. 将十进制数45转换成8421码可得 ; 4. 同步RS 触发器的特性方程为Q n+1=__________；约束方程为 ; 5. 数字电路按照是否有记忆功能通常可分为两类： 、 ; 6. 当数据选择器的数据输入端的个数为8时,则其地址码选择端应有 位; 7．能将模拟信号转换成数字信号的电路,称为 ；而将能把数字信号转换成模拟信号的电路称为 ; 8．时序逻辑电路按照其触发器是否有统一的时钟控制分为 时序电路和 时序电路; 9. 两片中规模集成电路10进制计数器串联后,最大计数容量为 位; 二、单项选择题共 20分 1. 对于四位二进制译码器,其相应的输出端共有 ; A ． 4个 B. 16个 C. 8个 D. 10个
2. 要实现n 1n Q Q =+,JK 触发器的J 、K 取值应为 ; A ． J=0,K=0 B. J=0,K=1 C. J=1,K=0 D. J=1,K=1 3. 图2.1所示是 触发器的状态图; A. SR B. D C. T D. T ˊ 4．在下列逻辑电路中,不是组合逻辑电路的有 ; A.译码器 B.编码器 C.全加器 D.寄存器 5．欲使D 触发器按Q n+1=Q n 工作,应使输入D= ; A. 0 B. 1 C. Q D. Q 6．多谐振荡器可产生 ; A.正弦波 B.矩形脉冲 C.三角波 D.锯齿波 7. N 个触发器可以构成最大计数长度进制数为 的计数器; A.N B.2N C.N 2 D.2N 8．随机存取存储器具有 功能; A.读/写 B.无读/写 C.只读 D.只写 9．只读存储器ROM 中的内容,当电源断掉后又接通,存储器中的内容 ; A.全部改变 B.全部为0 C.不可预料 D.保持不变 10. 555定时器构成施密特触发器时,其回差电压为 ; A ．VCC B. 1/2VCC C. 2/3VCC D. 1/3VCC 三、设计题 共20分 图2.1
3053--西安交通大学数字逻辑电路期末备考题库3053奥鹏期末考试题库合集单选题：（1） A .A B.B C.C D.D 正确答案：B （2） A .A B. B C. C D. D 正确答案：A （3） A.A B.B C.C D.D 正确答案：B （4）一个最大4位的十进制数转换成二进制数，至少需要 _ 位。 A.12 B.10 C.9 D.7 正确答案：A （5）PLA是指（）。 A.可编程逻辑阵列 B.现场可 编程门阵列 C.随机读写存储器 D.通用阵列逻辑正确答案：A （6）奇偶校验码满足 __ _ 。A.能纠错的要求 B.发现单错的能力 C.对码的位序有特定要求 D.传输正确的代码的校验和必为零正确答案：B （7） A.A B.B C.C D.D 正确答案：C （8） A.A B.B C.C D.D 正确答案：C （9）把一个五进制计数器与一个四进制计数器串联可得到（）进制。 A.4 B.5 C.9 D.20 正确答案：D （10）在n变量的逻辑函数F中，有（）。 A.若mi为1， 则Mi也为1 B.若F所有mi为0，则F为1 C.若F所有Mi为1，则F为1 D.F的任一最小项标记为mni( i = 1~2n ) 正确答案：C （11）全部的最小项之和恒为（）。 A.0 B.1 C.0或1 D.非0非1 正确答案：B （12）时序逻辑电路中一定包含（）。 A.触发器 B.编码器 C.移位 寄存器 D.译码器正确答案：A （13）当x = －10000时，则有（）。 A.[x] 原 = 100000 B.[x] 反 = 100001 C.[x] 补 = 101111 D.[x] 补 = 110000 正确答案：D （14）4LS169为一 个同步四位二进制可逆计数器，有下列说法成立。 A.置输入信号UP/DN = 0，则为加1计数；
2101/数字电子电路_模块A-0001/试卷大题数:35 题型数:2(总 分:100) S01单项选择题/75分/25题/单题分值:3 1题●(3分) 在数字电路的分析中，一般是( )。★[答案]A A. 给定逻辑图，求电路的逻辑功能 B. 给定电路的逻辑功能，求逻辑表达式 C. 给定电路的逻辑功能，求逻辑图 2题●(3分) 555定时器可以构成各种脉冲信号的产生和整形电路，它属于( )★[答案]C A. 数字集成电路 B. 模拟集成电路 C. 数模混合集成电路 3题●(3分) 在任何时刻，时序逻辑电路的输出不仅取决于( )，还取决于电路原来的状态。★[答案]B A. 该时刻的输出 B. 该时刻的输入 C. 该时刻的输入及输出 4题●(3分) 数字电路中大多数半导体器件工作在开关状态，当器件饱和时，开关相当于处在( )。★[答案]B A. 断开状态 B. 闭合状态 C. 不确定状态 5题●(3分) 用卡诺图化简法化简逻辑函数时，（）的最小项一定不能合并。★[答案]B
A. 逻辑上相邻 B. 逻辑上不相邻 C. 图形上不相邻 6题●(3分) 对于RS触发器，当S=R=1时( )★[答案]C A. 输出置1 B. 输出置0 C. 不允许 7题●(3分) 对于JK触发器，当J=0, K=0时, ( )★[答案]C A. 输出置1 B. 输出置0 C. 保持 8题●(3分) 数据选择器是指能按需要从多个输入信号中( ) 送到输出端的电路。★[答案]A A. 选择一个 B. 选择两个 C. 选择多个 9题●(3分) 将两个输入变量A、B进行异或逻辑运算时，若A、B取值相异，输出的运算结果( )。★[答案]A A. 必为1 B. 必为0 C. 1或0均有可能 10题●(3分) 掩模ROM存储器所存储的数据在制造过程中被 ( )。★[答案]A A. 固化在存储器中，不能由用户修改 B. 固化在存储器中，能由用户修改 C. 暂存在存储器中，能由用户修改
中南大学考试试卷 200 -- 200 学年 学期 时间110分钟 数字电子技术Ⅱ课程 48 学时 3 学分 考试形式： 闭 卷 专业年级： 第1套试题 总分100分，占总评成绩 70 % 班级 姓名 学号 题 号 一 二 三 四 五 六 七 八 九 十 合 计 得 分 评卷人 复查人 一、填空题（本题20分，每空1分） 1. 数字信号的特点是在 上和 上都是断续变化的，其高电平和低电平常用 和 来表示。 2. 数字电路按照是否有记忆功能通常可分为两类： ___ 和 _______ 。 3. 除去高、低电平两种输出状态外，三态门的第三态输出称为___________状态。 4.组合逻辑电路不存在输出到输入的_________通路，因此其输出状态不影响输入状态。 5. 四位二进制编码器有__________个输入端；___________个输出端。 6. 对于维持阻塞D 触发器，它的次态仅取决于___________________时输入端的状态。 7. 根据触发器功能的不同，可将触发器分成四种，分别是_________触发器、 _______触发器、___________触发器和___________触发器。 8. 同步RS 触发器的特性方程为：Q n+1 =____________,其约束方程为： ______________。 9. 时序逻辑电路按照其触发器是否有统一的时钟控制分为 时序电路和 时序电路。 10.两片中规模集成电路10进制计数器串联后，最大计数容量为 _______ 。 二、选择题（本题30分，每小题3分） 1. 逻 辑 式F =A BC+ABC+A B C ，化 简 后 为 ( )。 A. =F A B +B C B. =F A C+AB C. =F A C+BC 2. TTL 集电极开路门构成的电路如下图所示，其输出函数F 为______________。 A. C A C B AB F ++= B. C A BC AB F ++= C. AC C B F +=
2018～2019学年第二学期《集成电路应用技术》期末考试卷（A） 班级：31541 3分,共30分，正确的打“√”，错误的打“×”） 】1、集成电路的诞生是电子技术划时代的革命，是微电子技术发展的标志。 】2、元件数高于10万个的则称超大规模集成电路(VISI)。 】3、数字信号是指幅度随时间变化的信号。 】4、膜集成电路又分类厚膜集成电路和薄膜集成电路。 】5、单极型集成电路为空穴和自由电子两种载流子参与导电。 】6、DIP是指集成电路的普通双列直捅封装形式。 】7、集成电路可以随意代换。 】8、CD4069是模拟集成电路。 】9、运算放大器，简称“运放”。 】10、集成运放构成的反相交流放大器必须加正反馈电路。 2分，共20分） 1、集成电路是一种电子器件或。 、集成电路按功能、结构的不同，可以分为集成电路和集成电路两大类。 、数字信号是在上和上离散取值的信号。 、双极型集成电路为和两种载流子参与导电。 、运算放大器集成电路具有很高的和的特点。 6、共模抑制比(CMRR)是衡量放大电路抑制信号的能力的参数。 7、集成运算放大器主要由、中间级、和偏置电路四部分组成。 8、 LM324内部有四组形式完全相同的，除电源共用外，四组运放相互。 9、NE555时基电路是一种由电路与电路组合成的多功能中规模集成组件。 10、NE555时基电路内部包括、、基本RS触发器和放电开关四个部分。 3分，共30分） 】1、集成电路是一种微型 A、电子器件 B、电阻元件 C、电容元件 D、电感元件 】2、模拟集成电路用来产生、放大和处理各种 A、数字信号 B、模拟信号 C、离散信号 D、开关信号 】 3、集成运算放大器具有很高的开环增益和 、输入阻抗 B、输出阻抗 C、输入电流 D、输入电压 】 4、集成运算放大器具有很高的输入阻抗和 、开环增益 B、闭环增益 C、输出阻抗 D、输入电压 【】5、集成运放的线性运用必须加 A、负反馈 B、正反馈 C、电压 D、电流 【】6、用来产生时间基准信号的电路称为 A、振荡电路 B、时基电路 C、放大电路 D、电源电路【】7、NE555定时器的功能主要决定于 A、两个比较器 B、分压器 C、触发器 D、缓冲器【】8、NE555的触发输入端的电压都小于VCC/3，输出端为 A、1 B、0 C、VCC/3 D、不变【】9、LM7812输出稳压是 A、+12V B、-12V C、+5V D、-5V 【】10、LM7905输出稳压是 A、+12V B、-12V C、+5V D、-5V 四、简答题（每题5分，共10分） 1、什么是模拟集成电路？ 2、时基集成电路NE555主要由哪几部分组成？ 五、综合题（每题10分，共10分） 1、画出时基集成电路NE555的结构图，并简述其各引脚的功能。
数字电子技术基础试题（一） 一、填空题 : （每空1分，共10分） 1． (30.25) 10 = ( ) 2 = ( ) 16 。 2 . 逻辑函数L = + A+ B+ C +D = 。 3 . 三态门输出的三种状态分别为：、和。 4 . 主从型JK触发器的特性方程= 。 5 . 用4个触发器可以存储位二进制数。 6 . 存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。 二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 ) 1.设图1中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（）图。 图 1 2.下列几种TTL电路中，输出端可实现线和功能的电路是（）。 A、或非门 B、和非门
C、异或门 D、OC门 3.对CMOS和非门电路，其多余输入端正确的处理方法是（）。 A、通过大电阻接地（>1.5KΩ） B、悬空 C、通过小电阻接地（<1KΩ） D、通过电阻接V CC 4.图2所示电路为由555定时器构成的（）。 A、施密特触发器 B、多谐振荡器 C、单稳态触发器 D、T触发器 5.请判断以下哪个电路不是时序逻辑电路（）。图2 A、计数器 B、寄存器 C、译码器 D、触发器 6．下列几种A/D转换器中，转换速度最快的是（）。图2 A、并行A/D转换器 B、计数型A/D转换器 C、逐次渐进型A/D转换器 D、双积分A/D转换器 7．某电路的输入波形 u I 和输出波形 u O 如图 3所示，则该电路为（）。 图3 A、施密特触发器 B、反相器 C、单稳态触发器 D、JK触发器
8．要将方波脉冲的周期扩展10倍，可采用（）。 A、10级施密特触发器 B、10位二进制计数器 C、十进制计数器 D、10位D/A转换器 9、已知逻辑函数和其相等的函数为（）。 A、B、C、D、 10、一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出。 A、4 B、6 C、8 D、16 三、逻辑函数化简（每题5分，共10分） 1、用代数法化简为最简和或式 Y= A + 2、用卡诺图法化简为最简或和式 Y= + C +A D，约束条件：A C + A CD+AB=0 四、分析下列电路。（每题6分，共12分） 1、写出如图4所示电路的真值表及最简逻辑表达式。
数字电子技术基础试题一一、填空题 : 每空1分,共10分 1． 30.25 10 = 2 = 16 ; 2 . 逻辑函数L = + A+ B+ C +D = ; 3 . 三态门输出的三种状态分别为：、和 ; 4 . 主从型JK触发器的特性方程= ; 5 . 用4个触发器可以存储位二进制数; 6 . 存储容量为4K×8位的RAM存储器,其地址线为条、数据线为条; 二、选择题：选择一个正确的答案填入括号内,每题3分,共30分 1.设图1中所有触发器的初始状态皆为0,找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：图; 图 1 2.下列几种TTL电路中,输出端可实现线与功能的电路是 ; A、或非门 B、与非门
C、异或门 D、OC门 3.对CMOS与非门电路,其多余输入端正确的处理方法是 ; A、通过大电阻接地>1.5KΩ B、悬空 C、通过小电阻接地<1KΩ D、通过电阻接V CC 4.图2所示电路为由555定时器构成的 ; A、施密特触发器 B、多谐振荡器 C、单稳态触发器 D、T触发器 5.请判断以下哪个电路不是时序逻辑电路 ;图2 A、计数器 B、寄存器 C、译码器 D、触发器 6．下列几种A/D转换器中,转换速度最快的是 ; 图2 A、并行A/D转换器 B、计数型A/D转换器 C、逐次渐进型A/D转换器 D、双积分A/D转换器 7．某电路的输入波形 u I 和输出波形 u O 如图 3所示,则该电路为 ; 图3 A、施密特触发器 B、反相器 C、单稳态触发器 D、JK触发器
8．要将方波脉冲的周期扩展10倍,可采用 ; A、10级施密特触发器 B、10位二进制计数器 C、十进制计数器 D、10位D/A转换器 9、已知逻辑函数与其相等的函数为 ; A、B、C、D、 10、一个数据选择器的地址输入端有3个时,最多可以有个数据信号输出; A、4 B、6 C、8 D、16 三、逻辑函数化简每题5分,共10分 1、用代数法化简为最简与或式 Y= A + 2、用卡诺图法化简为最简或与式 Y= + C +A D,约束条件：A C + A CD+AB=0 四、分析下列电路; 每题6分,共12分 1、写出如图4所示电路的真值表及最简逻辑表达式;