研究生《电子技术综合实验》课程报告 题目：半导体器件综合参数测试 学号 姓名 专业 指导教师 院（系、所） 年月日
一、实验目的： （1）了解、熟悉半导体器件测试仪器，半导体器件的特性，并测得器件的特性参数。掌握半导体管特性图示仪的使用方法，掌握测量晶体管输入输出特性的测量方法。 （2）测量不同材料的霍尔元件在常温下的不同条件下（磁场、霍尔电流）下的霍尔电压，并根据实验结果全面分析、讨论。 二、实验内容： （1）测试3AX31B、3DG6D的放大、饱和、击穿等特性曲线，根据图示曲线计算晶体管的放大倍数； （2）测量霍尔元件不等位电势，测霍尔电压，在电磁铁励磁电流下测霍尔电压。 三、实验仪器： XJ4810图示仪、示波器、三极管、霍尔效应实验装置 四、实验原理： 1.三极管的主要参数： （1）直流放大系数h FE：h FE=（I C-I CEO）/I B≈I C/I B。其中I C为集电极电流，I B为基极电流。 基极开路时I C值，此值反映了三极管热稳定性。 （2）穿透电流I CEO ： （3）交流放大系数β：β=ΔI C/ΔI B （4）反向击穿电压BV CEO：基极开路时，C、E之间击穿电压。 2.图示仪的工作原理： 晶体管特性图示仪主要由阶梯波信号源、集电极扫描电压发生器、工作于X-Y方式的示波器、测试转换开关及一些附属电路组成。晶体管特性图示仪根据器件特性测量的工作原理，将上述单元组合，实现各种测试电路。阶梯波信号源产生阶梯电压或阶梯电流，为被测晶体管提
供偏置；集电极扫描电压发生器用以供给所需的集电极扫描电压，可根据不同的测试要求，改变扫描电压的极性和大小；示波器工作在X-Y状态，用于显示晶体管特性曲线；测试开关可根据不同晶体管不同特性曲线的测试要求改变测试电路。（原理如图1） 上图中，R B、E B构成基极偏置电路。当E B》V BE时，I B=（E B-V BE）/R B基本恒定。晶体管C-E之间加入锯齿波扫描电压，并引入小取样电阻RC，加到示波器上X轴Y轴电压分别为：V X=V CE=V CA+V AC=V CA-I C R C≈V CA V Y=-I C·R C∝-I C I B恒定时，示波器屏幕上可以看到一根。I C-V CE的特征曲线，即晶体管共发射极输出特性曲线。为了显示一组在不同I B的特征曲线簇I CI=φ应该在X轴锯齿波扫描电压每变化一个周期时，使I B也有一个相应的变化。应将E B改为能随X轴的锯齿波扫描电压变化的阶梯电压。每一个阶梯电压能为被测管的基极提供一定的基极电流，这样不同变化的电压V B1、V B2、V B3…就可以对应不同的基极注入电流I B1、I B2、I B3….只要能使没一个阶梯电压所维持的时间等于集电极回路的锯齿波扫描电压周期。如此，绘出I CO=φ（I BO，V CE）曲线与I C1=φ（I B1，V CE）曲线。 3.直流电流放大系数h FE与工作点I,V的关系 h FE是晶体三极管共发射极连接时的放大系数，h FE=I C/I B。以n-p-n晶体管为例，发射区的载流子（电子）流入基区。这些载流子形成电流I E，当流经基区时被基区空穴复合掉一部分，这复合电流形成IB，复合后剩下的电子流入集电区形成电流为IC，则I E=IB+IC。因IC>>IB 所以一般h FE=IC/IB都很大。
集成电路的检测方法 现在的电子产品往往由于一块集成电路损坏，导致一部分或几个部分不能常工作，影响设备的正常使用。那么如何检测集成电路的好坏呢?通常一台设备里面有许多个集成电路，当拿到一部有故障的集成电路的设备时，首先要根据故障现象，判断出故障的大体部位，然后通过测量，把故障的可能部位逐步缩小，最后找到故障所在。 要找到故障所在必须通过检测，通常修理人员都采用测引脚电压方法来判断，但这只能判断出故障的大致部位，而且有的引脚反应不灵敏，甚至有的没有什么反应。就是在电压偏离的情况下，也包含外围元件损坏的因素，还必须将集成块内部故障与外围故障严格区别开来，因此单靠某一种方法对集成电路是很难检测的，必须依赖综合的检测手段。现以万用表检测为例，介绍其具体方法。 我们知道，集成块使用时，总有一个引脚与印制电路板上的“地”线是焊通的，在电路中称之为接地脚。由于集成电路内部都采用直接耦合，因此，集成块的其它引脚与接地脚之间都存在着确定的直流电阻，这种确定的直流电阻称为该脚内部等效直流电阻，简称R内。当我们拿到一块新的集成块时，可通过用万用表测量各引脚的内部等效直流电阻来判断其好坏，若各引脚的内部等效电阻R内与标准值相符，说明这块集成块是好的，反之若与标准值相差过大，说明集成块内部损坏。测量时有一点必须注意，由于集成块内部有大量的三极管，二极管等非线性元件，在测量中单测得一个阻值还不能判断其好坏，必须互换表笔再测一次，获得正反向两个阻值。只有当R内正反向阻值都符合标准，才能断定该集成块完好。 在实际修理中，通常采用在路测量。先测量其引脚电压，如果电压异常，可断开引脚连线测接线端电压，以判断电压变化是外围元件引起，还是集成块内部引起。也可以采用测外部电路到地之间的直流等效电阻(称R外)来判断，通常在电路中测得的集成块某引脚与接地脚之间的直流电阻(在路电阻)，实际是R内与R外并联的总直流等效电阻。在修理中常将在路电压与在路电阻的测量方法结合使用。有时在路电压和在路电阻偏离标准值，并不一定是集成块损坏，而是有关外围元件损坏，使R外不正常，从而造成在路电压和在路电阻的异常。这时便只能测量集成块内部直流等效电阻，才能判定集成块是否损坏。根据实际检修经验，在路检测集成电路内部直流等效电阻时可不必把集成块从电路上焊下来，只需将电压或在路电阻异常的脚与电路断开，同时将接地脚也与电路板断开，其它脚维持原状，测量出测试脚与接地脚之间的R内正反向电阻值便可判断其好坏。 例如，电视机内集成块TA7609P瑢脚在路电压或电阻异常，可切断瑢脚和⑤脚(接地脚)然后用万用表内电阻挡测瑢脚与⑤脚之间电阻，测得一个数值后，互换表笔再测一次。若集成块正常应测得红表笔接地时为8.2kΩ，黑表笔接地时为272kΩ的R内直流等效电阻，否则集成块已损坏。在测量中多数引脚，万用表用R×1k挡，当个别引脚R内很大时，换用R ×10k挡，这是因为R×1k挡其表内电池电压只有1.5V，当集成块内部晶体管串联较多时，电表内电压太低，不能供集成块内晶体管进入正常工作状态，数值无法显现或不准确。 总之，在检测时要认真分析，灵活运用各种方法，摸索规律，做到快速、准确找出故障 摘要：判断常用集成电路的质量及好坏 一看: 封装考究,型号标记清晰,字迹,商标及出厂编号,产地俱全且印刷质量较好,(有的 为烤漆,激光蚀刻等) 这样的厂家在生产加工过程中,质量控制的比较严格。 二检: 引脚光滑亮泽,无腐蚀插拔痕迹, 生产日期较短,正规商店经营。 三测: 对常用数字集成电路, 为保护输入端及工厂生产需要,每一个输入端分别对VDD
第一章 集成电路的测试 1.集成电路测试的定义 集成电路测试是对集成电路或模块进行检测，通过测量对于集成电路的输出回应和预期输出比较，以确定或评估集成电路元器件功能和性能的过程，是验证设计、监控生产、保证质量、分析失效以及指导应用的重要手段。 .2.集成电路测试的基本原理 输入Y 被测电路DUT（Device Under Test）可作为一个已知功能的实体，测试依据原始输入x 和网络功能集F（x），确定原始输出回应y，并分析y是否表达了电路网络的实际输出。因此，测试的基本任务是生成测试输入，而测试系统的基本任务则是将测试输人应用于被测器件，并分析其输出的正确性。测试过程中，测试系统首先生成输入定时波形信号施加到被测器件的原始输入管脚，第二步是从被测器件的原始输出管脚采样输出回应，最后经过分析处理得到测试结果。 3.集成电路故障与测试 集成电路的不正常状态有缺陷（defect）、故障（fault）和失效（failure）等。由于设计考虑不周全或制造过程中的一些物理、化学因素，使集成电路不符合技术条件而不能正常工作，称为集成电路存在缺陷。集成电路的缺陷导致它的功能发生变化，称为故障。故障可能使集成电路失效，也可能不失效，集成电路丧失了实施其特定规范要求的功能，称为集成电路失效。故障和缺陷等效，但两者有一定区别，缺陷会引发故障，故障是表象，相对稳定，并且易于测试；缺陷相对隐蔽和微观，缺陷的查找与定位较难。 4.集成电路测试的过程 1.测试设备 测试仪：通常被叫做自动测试设备，是用来向被测试器件施加输入，并观察输出。测试是要考虑DUT的技术指标和规范，包括：器件最高时钟频率、定时精度要求、输入\输出引脚的数目等。要考虑的因素：费用、可靠性、服务能力、软件编程难易程度等。 1.测试界面 测试界面主要根据DUT的封装形式、最高时钟频率、ATE的资源配置和界面板卡形等合理地选择测试插座和设计制作测试负载板。
半导体测试技术实践总结报告 一、实践目的 半导体测试技术及仪器集中学习是在课堂结束之后在实习地集中的实践性教学，是各项课间的综合应用，是巩固和深化课堂所学知识的必要环节。学习半导体器件与集成电路性能参数的测试原理、测试方法，掌握现代测试设备的结构原理、操作方法与测试结果的分析方法，并学以致用、理论联系实际，巩固和理解所学的理论知识。同时了解测试技术的发展现状、趋势以及本专业的发展现状，把握科技前进脉搏，拓宽专业知识面，开阔专业视野，从而巩固专业思想，明确努力方向。另外，培养在实际测试过程中发现问题、分析问题、解决问题和独立工作的能力，增强综合实践能力，建立劳动观念、实践观念和创新意识，树立实事求是、严肃认真的科学态度，提高综合素质。 二、实践安排（含时间、地点、内容等） 实践地点：西安西谷微电子有限责任公司 实践时间：2014年8月5日—2014年8月15日 实践内容：对分立器件，集成电路等进行性能测试并判定是否失效 三、实践过程和具体内容 西安西谷微电子有限责任公司专业从事集成电路测试、筛选、测试软硬件开发及相关技术配套服务，测试筛选使用标准主要为GJB548、GJB528、GJB360等。 1、认识半导体及测试设备
在一个器件封装之后，需要经过生产流程中的再次测试。这次测试称为“Final test”（即我们常说的FT测试）或“Package test”。在电路的特性要求界限方面，FT测试通常执行比CP测试更为严格的标准。芯片也许会在多组温度条件下进行多次测试以确保那些对温度敏感的特征参数。商业用途（民品）芯片通常会经过0℃、25℃和75℃条件下的测试，而军事用途（军品）芯片则需要经过-55℃、25℃和125℃。 芯片可以封装成不同的封装形式，图4显示了其中的一些样例。一些常用的封装形式如下表： DIP： Dual Inline Package (dual indicates the package has pins on two sides) 双列直插式 CerDIP：Ceramic Dual Inline Package 陶瓷 PDIP： Plastic Dual Inline Package 塑料 PGA： Pin Grid Array 管脚阵列
半导体材料吸收光谱测试分析 一、实验目的 1.掌握半导体材料的能带结构与特点、半导体材料禁带宽度的测量原理与方法。 2.掌握紫外可见分光光度计的构造、使用方法和光吸收定律。 二、实验仪器及材料 紫外可见分光光度计及其消耗品如氘灯、钨灯、绘图打印机，玻璃基ZnO 薄膜。 三、实验原理 1.紫外可见分光光度计的构造、光吸收定律 UV762双光束紫外可见分光光度计外观图： (1)仪器构造：光源、单色器、吸收池、检测器、显示记录系统。 a ．光源：钨灯或卤钨灯——可见光源，350~1000nm ；氢灯或氘灯——紫外光源，200~360nm 。 b ．单色器：包括狭缝、准直镜、色散元件 色散元件：棱镜——对不同波长的光折射率不同分出光波长不等距； 光栅——衍射和干涉分出光波长等距。 c ．吸收池：玻璃——能吸收UV 光，仅适用于可见光区；石英——不能吸收紫外光，适用于紫外和可见光区。 要求：匹配性（对光的吸收和反射应一致） d ．检测器：将光信号转变为电信号的装置。如：光电池、光电管（红敏和蓝敏）、光电倍增管、二极管阵列检测器。 紫外可见分光光度计的工作流程如下： 光源 单色器 吸收池 检测器 显示 双光束紫外可见分光光度计则为：
双光束紫外可见分光光度计的光路图如下： (2)光吸收定律 单色光垂直入射到半导体表面时，进入到半导体内的光强遵照吸收定律： x x e I I ?-=α0 d t e I I ?-=α0 (1) I 0：入射光强；I x ：透过厚度x 的光强；I t ：透过膜薄的光强；α：材料吸收系数，与材料、入射光波长等因素有关。 透射率T 为： d e I I T ?-==α0 t (2)
H a r b i n I n s t i t u t e o f T e c h n o l o g y 集成电路测试原理及方法简介 院系：电气工程及自动化学院 姓名： XXXXXX 学号： XXXXXXXXX 指导教师： XXXXXX 设计时间： XXXXXXXXXX
摘要 随着经济发展和技术的进步，集成电路产业取得了突飞猛进的发展。集成电路测试是集成电路产业链中的一个重要环节，是保证集成电路性能、质量的关键环节之一。集成电路基础设计是集成电路产业的一门支撑技术，而集成电路是实现集成电路测试必不可少的工具。 本文首先介绍了集成电路自动测试系统的国内外研究现状，接着介绍了数字集成电路的测试技术，包括逻辑功能测试技术和直流参数测试技术。逻辑功能测试技术介绍了测试向量的格式化作为输入激励和对输出结果的采样，最后讨论了集成电路测试面临的技术难题。 关键词：集成电路；研究现状；测试原理；测试方法
目录 一、引言 (4) 二、集成电路测试重要性 (4) 三、集成电路测试分类 (5) 四、集成电路测试原理和方法 (6) 4.1.数字器件的逻辑功能测试 (6) 4.1.1测试周期及输入数据 (8) 4.1.2输出数据 (10) 4.2 集成电路生产测试的流程 (12) 五、集成电路自动测试面临的挑战 (13) 参考文献 (14)
一、引言 随着经济的发展，人们生活质量的提高，生活中遍布着各类电子消费产品。电脑﹑手机和mp3播放器等电子产品和人们的生活息息相关，这些都为集成电路产业的发展带来了巨大的市场空间。2007年世界半导体营业额高达2.740亿美元，2008世界半导体产业营业额增至2.850亿美元，专家预测今后的几年随着消费的增长，对集成电路的需求必然强劲。因此，世界集成电路产业正在处于高速发展的阶段。 集成电路产业是衡量一个国家综合实力的重要重要指标。而这个庞大的产业主要由集成电路的设计、芯片、封装和测试构成。在这个集成电路生产的整个过程中，集成电路测试是惟一一个贯穿集成电路生产和应用全过程的产业。如：集成电路设计原型的验证测试、晶圆片测试、封装成品测试，只有通过了全部测试合格的集成电路才可能作为合格产品出厂，测试是保证产品质量的重要环节。 集成电路测试是伴随着集成电路的发展而发展的，它为集成电路的进步做出了巨大贡献。我国的集成电路自动测试系统起步较晚，虽有一定的发展，但与国外的同类产品相比技术水平上还有很大的差距，特别是在一些关键技术上难以实现突破。国内使用的高端大型自动测试系统，几乎是被国外产品垄断。市场上各种型号国产集成电路测试，中小规模占到80%。大规模集成电路测试系统由于稳定性、实用性、价格等因素导致没有实用化。大规模/超大规模集成电路测试系统主要依靠进口满足国内的科研、生产与应用测试，我国急需自主创新的大规模集成电路测试技术，因此，本文对集成电路测试技术进行了总结和分析。 二、集成电路测试重要性 随着集成电路应用领域扩大，大量用于各种整机系统中。在系统中集成电路往往作为关键器件使用，其质量和性能的好坏直接影响到了系统稳定性和可靠性。 如何检测故障剔除次品是芯片生产厂商不得不面对的一个问题，良好的测试流程，可以使不良品在投放市场之前就已经被淘汰，这对于提高产品质量，建立生产销售的良性循环，树立企业的良好形象都是至关重要的。次品的损失成本可以在合格产品的售价里得到相应的补偿，所以应寻求的是质量和经济的相互制衡，以最小的成本满足用户的需要。 作为一种电子产品，所有的芯片不可避免的出现各类故障，可能包括：1.固定型故障；2.跳变故障；3.时延故障；4.开路短路故障；5桥接故障，等等。测试的作用是检验芯片是否存在问题，测试工程师进行失效分析，提出修改建议，从工程角度来讲，测试包括了验证测试和生产测试两个主要的阶段。
本章节我们来说说最基本的测试——开短路测试（Open-Short Test），说说测试的目的和方法。 一．测试目的 Open-Short Test也称为ContinuityTest或Contact Test，用以确认在器件测试时所有的信号引脚都与测试系统相应的通道在电性能上完成了连接，并且没有信号引脚与其他信号引脚、电源或地发生短路。 测试时间的长短直接影响测试成本的高低，而减少平均测试时间的一个最好方法就是尽可能早地发现并剔除坏的芯片。Open-Short测试能快速检测出DUT是否存在电性物理缺陷，如引脚短路、bond wire缺失、引脚的静电损坏、以及制造缺陷等。 另外，在测试开始阶段，Open-Short测试能及时告知测试机一些与测试配件有关的问题，如ProbeCard或器件的Socket没有正确的连接。 二．测试方法 Open-Short测试的条件在器件的规格数或测试计划书里通常不会提及，但是对大多数器件而言，它的测试方法及参数都是标准的，这些标准值会在稍后给出。 基于PMU的Open-Short测试是一种串行（Serial）静态的DC测试。首先将器件包括电源和地的所有管脚拉低至“地”（即我们常说的清0），接着连接PMU到单个的DUT 管脚，并驱动电流顺着偏置方向经过管脚的保护二极管——一个负向的电流会流经连接到地的二极管（图3-1），一个正向的电流会流经连接到电源的二极管（图3-2），电流的大小在100uA到500uA之间就足够了。大家知道，当电流流经二极管时，会在其P-N结上引起大约0.65V的压降，我们接下来去检测连接点的电压就可以知道结果了。 既然程序控制PMU去驱动电流，那么我们必须设置电压钳制，去限制Open管脚引起的电压。Open-Short测试的钳制电压一般设置为3V——当一个Open的管脚被测试到，它的测试结果将会是3V。 串行静态Open-Short测试的优点在于它使用的是DC测试，当一个失效（failure）发生时，其准确的电压测量值会被数据记录（datalog）真实地检测并显示出来，不管它是Open引起还是Short导致。缺点在于，从测试时间上考虑，会要求测试系统对DUT的每个管脚都有相应的独立的DC测试单元。对于拥有PPPMU结构的测试系统来说，这个缺点就不存在了。 当然，Open-Short也可以使用功能测试（Functional Test）来进行，我会在后面相应的章节提及。
中南大学大规模集成电路考试及答案合集
————————————————————————————————作者：————————————————————————————————日期：
---○---○ --- 学 院 专业班级 学 号 姓 名 ………… 评卷密封线 ……………… 密封线内不要答题，密封线外不准填写考生信息，违者考试成绩按0分处理 ……………… 评卷密封 中南大学考试试卷 时间110分钟 题 号 一 二 三 合 计 得 分 评卷人 2013 ~2014 学年一学期大规模集成电路设计课程试题 32 学时，开卷，总分100分，占总评成绩70 % 一、填空题(本题40分，每个空格1分) 1. 所谓集成电路，是指采用 ，把一个电路中 所需的二极管、 、电阻、电容和电感等元件连同它们之间的电气连线在一块或几块很小的 或介质基片上一同制作出来，形成完整电路，然后 在一个管壳内，成为具有特定电路功能的微型结构。 2. 请写出以下与集成电路相关的专业术语缩写的英文全称： ASIC ： ASSP ： LSI ： 3. 同时减小 、 与 ，可在保持漏源间电流不变的前提下减小器件面积，提高电路集成度。因此，缩短MOSFET 尺寸是VLSI 发展的趋势。 4. 大规模集成电路的设计流程包括：需求分析、 设计、体系结构设计、功能设计、 设计、可测性设计、 设计等。 5. 需求规格详细描述系统顾客或用户所关心的内容，包括 及必须满足的 。系统规格定义系统边界及系统与环境相互作用的信息，在这个规格中，系统以 的方式体现出来。 6. 根据硬件化的目的（高性能化、小型化、低功耗化、降低成本、知识产权保护等）、系统规模/性能、 、 、 等确定实现方法。 7. 体系结构设计的三要素为： 、 、 。 8. 高位综合是指从 描述自动生成 描述的过程。与人工设计相比，高位综合不仅可以尽可能地缩短 ，而且可以生成在面积、性能、功耗等方面表现出色的电路。 9. 逻辑综合就是将 变换为 ，根据 或 进行最优化，并进行特定工艺单元库 的过程。 10. 逻辑综合在推断RTL 部品时，将值的变化通过时钟触发的信号推断为 ， 得 分 评卷人
1．集成电路的发展过程经历了哪些发展阶段？划分集成电路的标准是什么？ 集成电路的发展过程: ?小规模集成电路(Small Scale IC，SSI) ?中规模集成电路(Medium Scale IC，MSI) ?大规模集成电路(Large Scale IC，LSI) ?超大规模集成电路(Very Large Scale IC，VLSI) ?特大规模集成电路(Ultra Large Scale IC，ULSI) ?巨大规模集成电路(Gigantic Scale IC，GSI） 划分集成电路规模的标准 2．超大规模集成电路有哪些优点？ 1. 降低生产成本 VLSI减少了体积和重量等,可靠性成万倍提高,功耗成万倍减少. 2.提高工作速度 VLSI内部连线很短,缩短了延迟时间.加工的技术越来越精细.电路工作速度的提高,主要是依靠减少尺寸获得. 3. 降低功耗 芯片内部电路尺寸小,连线短,分布电容小,驱动电路所需的功率下降. 4. 简化逻辑电路 芯片内部电路受干扰小,电路可简化. 5.优越的可靠性 采用VLSI后，元件数目和外部的接触点都大为减少，可靠性得到很大提高。 6.体积小重量轻 7.缩短电子产品的设计和组装周期 一片VLSI组件可以代替大量的元器件,组装工作极大的节省,生产线被压缩,加快了生产速度. 3．简述双阱CMOS工艺制作CMOS反相器的工艺流程过程。 1、形成N阱 2、形成P阱 3、推阱 4、形成场隔离区 5、形成多晶硅栅 6、形成硅化物 7、形成N管源漏区 8、形成P管源漏区 9、形成接触孔10、形成第一层金属11、形成第一层金属12、形成穿通接触孔13、形成第二层金属14、合金15、形成钝化层16、测试、封装，完成集成电路的制造工艺 4．在VLSI设计中，对互连线的要求和可能的互连线材料是什么？ 互连线的要求 低电阻值：产生的电压降最小；信号传输延时最小（RC时间常数最小化） 与器件之间的接触电阻低 长期可靠工作 可能的互连线材料 金属（低电阻率），多晶硅（中等电阻率），高掺杂区的硅(注入或扩散)（中等电阻率）
半导体放电管检测要求及测试方法 1 本要求遵循的依据 1.1YD/T940—1999《通信设备过电压保护用半导体管》 1.2YD/T694—1999《总配线架》 1.3GB/T2828.1—2003/ISO 2859—1：1999《计数抽样检验程序》 2 测试前准备及测试环境条件 2.1对测试设备进行校验，检查是否正常，正常后才能使用。 2.2在标准大气条件下进行试验 2.2.1温度：15～35℃ 2.2.2相对湿度：45％～75％ 2.2.3大气压力：86～106Ｋpa 所有的电测量以及测量之后的恢复应在以下大气条件下进行： 温度：25±5℃ 相对湿度：45％～75％ 大气压力：86～106Ｋpa 在进行测量前应使半导体管温度与测量环境温度达到平衡，测量过程的环境温度应记录在试验报告中。 2.3按GB/T2828.1—2003《计数抽样检验程序》的规定。按一定抽样正常方案，一般检查水平Ⅱ，抽取一定数量的样本。 3 检测要求和测试方法 3.1外形检查 3.1.1要求放电管两头封口平直无歪斜，外形整洁，无污染、腐蚀和其他多余物，封装无破损、裂纹、伤痕、引出线不短裂、不松动。 3.1.2金属镀层不起皮、不脱离、不生锈、不变色。 3.1.3外形尺寸公差符合SJ1782—81中4级公差，即公称尺寸＞3—6，其公差为±0.1，公称尺寸＞6—10，其中公差为±0.12，合格率要达到≥97.5%。 3.1.4产品标志应清晰耐久 3.1.5包装箱应标记生产厂家、产品名称、型号、标准号、重量及生产日期或批号，且包装材料应保持干燥、整洁、对产品无腐蚀作用 3.2直流击穿电压测试 3.2.1用XJ4810半导体管特性图示仪对经过上一项目测试合格的放电管进行初始检测，用正极性测试后进行反极性测试，正、反极性各测2次，每次测试间隔时间为1～2min。 3.2.1半导体管的最高限制电压应不大于表１给出的极限值，试验电流应在1A～10A之间试验是加在半导体管上的电流变化率应≤30A/μs。 3.2.3试验所用的电压发生器必须保持表1所示的开路电压上升速率，上升速率应在一定的范围之内。试验电路如图1、图2所示。 图 1 电压上升速率的范围 a) 电压上升速率为100KV/S 注：为了得到足够的试验电流以使样品击穿，图（a）中的电阻R和图（b）中的电阻R4可能需要进行调整，一般取为50Ω。
半导体C-V测量基础 作者：Lee Stauffer 时间：2009-07-29 来源:吉时利仪器公司 C-V测量为人们提供了有关器件和材料特征的大量信息 通用测试 电容-电压（C-V）测试广泛用于测量半导体参数，尤其是MOSCAP和MOSFET结构。此外，利用C-V测量还可以对其他类型的半导体器件和工艺进行特征分析，包括双极结型晶体管（BJT）、JFET、III-V族化合物器件、光伏电池、MEMS器件、有机TFT显示器、光电二极管、碳纳米管（CNT）和多种其他半导体器件。 这类测量的基本特征非常适用于各种应用和培训。大学的研究实验室和半导体厂商利用这类测量评测新材料、新工艺、新器件和新电路。C-V测量对于产品和良率增强工程师也是极其重要的，他们负责提高工艺和器件的性能。可靠性工程师利用这类测量评估材料供货，监测工艺参数，分析失效机制。 采用一定的方法、仪器和软件，可以得到多种半导体器件和材料的参数。从评测外延生长的多晶开始，这些信息在整个生产链中都会用到，包括诸如平均掺杂浓度、掺杂分布和载流子寿命等参数。在圆片工艺中，C-V测量可用于分析栅氧厚度、栅氧电荷、游离子（杂质）和界面阱密度。在后续的工艺步骤中也会用到这类测量，例如光刻、刻蚀、清洗、电介质和多晶硅沉积、金属化等。当在圆片上完全制造出器件之后，在可靠性和基本器件测试过程中可以利用C-V测量对阈值电压和其他一些参数进行特征分析，对器件性能进行建模。 半导体电容的物理特性 MOSCAP结构是在半导体制造过程中形成的一种基本器件结构（如图1所示）。尽管这类器件可以用于真实电路中，但是人们通常将其作为一种测试结构集成在制造工艺中。由于这种结构比较简单而且制造过程容易控制，因此它们是评测底层工艺的一种方便的方法。
超大规模集成电路课程论文题目：超大规模集成电路的设计方法和应用实例 院系： 专业： 年级： 学号： 姓名： 指导老师： 完成时间：
超大规模集成电路的设计方法和应用实例 作者:陈茜 指导老师:张婧婧(湖北文理学院，物理与电子工程学院) 摘要:本文在概述超大规模集成电路设计方法上，系统地论述了各种设计集成电路的方法，讨论了全定制法、定制法、半定制法以及可编程逻辑器件和逻辑单元阵列设计方法的特点和适用范围。 关键词:全定制法定制法半定制法 引言:自1959年以来，集成电路技术发生了惊人的变化。第一个设计出来的集成电路只有四个晶体管，而三十年以后的今天，在1989年，一个芯片上集成的晶体管数目已超过一千万个。集成电路经历了SSI、MSI、LSI、VLSL阶段，目前已开始进入特大规模集成电路ULSI （Ultra Large Scale Integration）阶段。 随着集成技术的发展和集成度迅速提高，集成电路芯片的设计越来越复杂，原有的传统方法——手工画图、刻红膜的方法已无法适应，急需在设计方法与设计工具方面来一个大的变革。这就是经常谈论的“设计革命”。各种设计方法学的诞生正是为了适应这种要求。 一个集成系统的设计就是在保证产品质量的前提下，正确的选择器件结构、电路形式、工艺方案和设计规则，同时要尽可能地减小芯片尺寸，降低设计成本和缩小设计周期。 2设计方法分类 目前集成电路已渗透到各个应用领域。它的品种从微处理器、数字式电话一直到电子玩具和家用电器。由于品种的不同，在性能和价格上有很大差别，因而实现各种设计的方法和手段也有所不同。总的来讲，我们希望能在尽可能短的时间内用最低的成本来获得最佳的设计指标，而所用的芯片面积又是最小的。但实际上要全面达到这种要求是很困难的，只能进行某种折衷。根据不同的设计要求，现有的各种设计方法可归纳如下： 2.1 全定制设计方法（Full-Custom Design Approach） 它适用于要求得到最高速度、最低功耗和最省面积的设计芯片设计。这种方法通常采用 随机逻辑网络，因为它能满足上述要求。但版图设计通常需要人来不断完善，以便把每个器件及内连接安排得最紧凑、最合适，又由于全定制设计是基于晶体管级的芯片设计，从管子的尺寸、安放位置及管子间互连着手设计，因而设计时花费的人工最多，周期最长，比较适
半导体测试理论1 测量可重复性和可复制性(GR&R) GR&R是用于评估测试设备对相同的测试对象反复测试而能够得到重复读值的能力的参数。也就是说GR&R是用于描述测试设备的稳定性和一致性的一个指标。对于半导体测试设备，这一指标尤为重要。 从数学角度来看，GR&R就是指实际测量的偏移度。测试工程师必须尽可能减少设备的GR&R值，过高的GR&R值表明测试设备或方法的不稳定性。 如同GR&R名字所示，这一指标包含两个方面：可重复性和可复制性。可重复性指的是相同测试设备在同一个操作员操作下反复得到一致的测试结果的能力。可复制性是说同一个测试系统在不同操作员反复操作下得到一致的测试结果的能力。 当然，在现实世界里，没有任何测试设备可以反复获得完全一致的测试结果，通常会受到5个因素的影响： 1、测试标准 2、测试方法 3、测试仪器 4、测试人员 5、环境因素 所有这些因素都会影响到每次测试的结果，测试结果的精确度只有在确保以上5个因素的影响控制到最小程度的情况下才能保证。 有很多计算GR&R的方法，下面将介绍其中的一种，这个方法是由Automotive Idustry Action Group(AIAG)推荐的。首先计算由测试设备和人员造成的偏移，然后由这些参数计算最终GR&R 值。 Equipment Variation (EV)：代表测试过程（方法和设备）的可重复性。它可以通过相同的操作员对测试目标反复测试而得到的结果计算得来。 Appraiser Variation (AV)：表示该测试流程的可复制性。可以通过不同操作员对相同测试设备和流程反复测测试所得数据计算得来。 GR&R的计算则是由上述两个参数综合得来。 必须指出的是测试的偏移不仅仅是由上述两者造成的，同时还受Part Variation（PV）的影响。PV表示测试目标不同所造成的测试偏差，通常通过测试不同目标得到的数据计算而来。 现在让我们来计算总偏差：Total Variation （TV），它包含了由R&R和PV所构成的影响。 TV = sqrt((R&R)**+ PV**) 在一个GR&R报表中，最终的结果往往表示成：%EV, %AV, %R&R,和 %PV。他们分别表示EV,AV,R&R 和PV相对TV的百分比。因此 %EV=(EV/TV)x100% %AV=(AV/TV)x100% %R&R=(R&R/TV)x100% %PV=(PV/TV)x100% %R&R如果大于10%，则此测试设备和流程是良好的；%R&R在10%和30% 之间表示可以接受；如果大于30%则需要工程人员对此设备和流程进行改良。 电气测试可信度（Electrical Test Confidence）
自动测试设备是用于测试分立器件、集成电路、混合信号电路直流参数、交流参数和功能的测试设备。主要通过测试系统软件控制测试设备各单元对被测器件进行测试，以判定被测器件是否符合器件的规范要求。 摘要：在集成电路的测试中，通常需要给所测试的集成电路提供稳定的电压或电流，以作测试 信号，同时还要对信号进行测量，这就需要用到电压电流源；测试系统能作为测试设备的电压电 流源，实现加压测流和加流测压功能。且具有箝位功能，防止负载电压或电流过大而损坏系统。应 用结果表明，该检测系统运行稳定可靠，测量精度高。 关键词：集成电路测试；电压电流源；加压测流；加流测压；箝位 集成电路测试系统的加流测压 及加压测流设计 1自动测试设备的组成 自动测试设备主要由精密测量单元(PMU)、器 (VS)、音频电压源(AS)、音频电压表(AVM)、时间测量单元(TIMER)、继电器矩阵、系统总线控制板(BUS)、计算机接口卡(IFC)等几部分组成。 系统框图如图1所示。 件电压源(DPS)、电压电流源(VIS)、参考电压源
打印机 主控计算机 计算机接口卡 系统总线控制板 探针台接口 机械手接口 测试仪总线 测试头 图1系统框图 2电压电流源的基本原理 电压电流源是自动测试系统必不可少的一部分，其可为被测试器件施加精确的恒定电压或恒定电流，并能回测其相对的电流值或电压值。因此，电压电流源主要有两种工作方式。 2.1加压测流（FVMI ）方式 在FVMI 方式中，驱动电压值通过数模转换器提供给输出驱动器；驱动电流由采样电阻采样，通过差分放大器转换成电压值，再由模数转换器读回电流值。箝位值可根据负载设值，箝位电路在这里起到限流保护作用，当负载电流超过箝位值时，VIS 输出变为恒流源，输出电流为箝位电流。测试系统根据箝位值自动选择测流量程。 2.2加流测压（FIMV ）方式 在FIMV 方式中，驱动电流值通过数模转换器提供给输出驱动器；电压由模数转换器读回。箝位值可根据负载设值，箝位电路在这里起到限压保护作用，当负载电压超过箝位值时， 电压电流源 偏置电压源 精密测量单元 音频电压源 音频电压表 继电器驱动 时间测量单元 器件电压源 继电器矩阵
IC 测试原理解析 第一章数字集成电路测试的基本原理 器件测试的主要目的是保证器件在恶劣的环境条件下能完全实现设计规格书所规定的功能及性能指标。用来完成这一功能的自动测试设备是由计算机控制的。因此，测试工程师必须对计算机科学编程和操作系统有详细的认识。测试工程师必须清楚了解测试设备与器件之间的接口，懂得怎样模拟器件将来的电操作环境，这样器件被测试的条件类似于将来应用的环境。 首先有一点必须明确的是，测试成本是一个很重要的因素，关键目的之一就是帮助降低器件的生产成本。甚至在优化的条件下，测试成本有时能占到器件总体成本的40% 左右。良品率和测试时间必须达到一个平衡，以取得最好的成本效率。 第一节不同测试目标的考虑 依照器件开发和制造阶段的不同，采用的工艺技术的不同，测试项目种类的不同以及待测器件的不同，测试技术可以分为很多种类。 器件开发阶段的测试包括: 特征分析：保证设计的正确性，决定器件的性能参数; 产品测试：确保器件的规格和功能正确的前提下减少测试时间提高成本效率 可靠性测试：保证器件能在规定的年限之内能正确工作; 来料检查：保证在系统生产过程中所有使用的器件都能满足它本身规格书要求，并能正确工作。 制造阶段的测试包括: 圆片测试：在圆片测试中，要让测试仪管脚与器件尽可能地靠近，保证电缆，测试仪和器件之间的阻抗匹配，以便于时序调整和矫正。因而探针卡的阻抗匹配和延时问题必须加以考虑。 封装测试：器件插座和测试头之间的电线引起的电感是芯片载体及封装测试的一个首要的考虑因素。 特征分析测试，包括门临界电压、多域临界电压、旁路电容、金属场临界电压、多层间电阻、金属多点接触电阻、扩散层电阻、接触电阻以及FET 寄生漏电等参数测试。 通常的工艺种类包括: TTL ECL CMOS NMOS
广州创亚企业管理顾问有限公司 电子半导体行业封装测试技术分析报告
半导体封装测试 是指将通过测试的晶圆按照产品型号及功能需求加工得到独立芯片的过程。 包含对芯片的支撑与机械保护，电信号的互连与引出，电源的分配和热管理。 半导体封装的作用 包括贴膜、打磨、去膜再贴膜、切割、晶圆测试、芯片粘贴、烘焙、键合、检测、压膜、半导体封测主要流程 电镀、引脚切割、成型、成品测试等。 在于如何将芯片I/O接口电极连接到整个系统PCB板上，键合是关键环节即用导线将芯片封装的核心 上的焊接点连接到封装外壳的焊接点上，外壳上的焊接点与PCB内导线相连，继而与其 他零件建立电气连接。
测试工艺贯穿半导体设计、制造、封装与测试三大过程，是提高芯片制造水平的关键工序之一。 广义的半导体测试包括前段及中后段的工艺检测。其中，前段的工艺检测偏重于从微观角度在线监测晶圆制造的微观结构是否符合工艺要求（例如几何尺寸与表面形貌的检测、成分结构分析和电学特性检测等），主要设备是高精度晶圆光学检测机（AOI）等。中后段的性能测试主要偏重于从芯片功能性的角度检测芯片 的性能表现是否符合设计要求。 半导体产业链中测试设备的应用
涉及中后道的性能测试，主要设备是测试机、分选机及探针台。测试机、分选机、探针台除了在晶圆制造、芯片封装及测试环节使用，在芯片设计的设计验证环节也有一定的应用。 其中测试机是检测芯片功能和性能的专用设备，测试机对芯片施加输入信号，采集被检测芯片 的输出信号与预期值进行比较，判断芯片在不同工作条件下功能和性能的有效性。 分选机把芯片传送到指定测试位置，然后通过电缆接受测试机的控制，根据测试结果将完成测 试的芯片分类放置。 探针台主要用途是为晶圆上的芯片的电参数测试提供一个测试平台，探针台配合测量仪器可完 成集成电路的电压、电流、电阻以及电容电压特性曲线等参数检测。
半导体测试项目可行性研究报告 （立项+批地+贷款） 编制单位：北京中投信德国际信息咨询有限公司编制时间：二〇一九年十二月 咨询师：高建
目录
专家答疑： 一、可研报告定义： 可行性研究报告，简称可研报告，是在制订生产、基建、科研计划的前期，通过全面的调查研究，分析论证某个建设或改造工程、某种科学研究、某项商务活动切实可行而提出的一种书面材料。 可行性研究报告主要是通过对项目的主要内容和配套条件，如市场需求、资源供应、建设规模、工艺路线、设备选型、环境影响、资金筹措、盈利能力等，从技术、经济、工程等方面进行调查研究和分析比较，并对项目建成以后可能取得的财务、经济效益及社会影响进行预测，从而提出该项目是否值得投资和如何进行建设的咨询意见，为项目决策提供依据的一种综合性分析方法。可行性研究具有预见性、公正性、可靠性、科学性的特点。 一般来说，可行性研究是以市场供需为立足点，以资源投入为限度，以科学方法为手段，以一系列评价指标为结果，它通常处理两方面的问题：一是确定项目在技术上能否实施，二是如何才能取得最佳效益。 二、可行性研究报告的用途 项目可行性研究报告是项目实施主体为了实施某项经济活动需要委托专业研究机构编撰的重要文件，其主要体现在如下几个方面作用： 1. 用于向投资主管部门备案、行政审批的可行性研究报告 根据《国务院关于投资体制改革的决定》国发（2004）20号的规定，我国对不使用政府投资的项目实行核准和备案两种批复方式，其中核准项目向政府部门提交项目申请报告，备案项目一般提交项目可行性研究报告。 同时，根据《国务院对确需保留的行政审批项目设定行政许可的决定》，对某些项目仍旧保留行政审批权，投资主体仍需向审批部门提交项目可行性研究报告。 2. 用于向金融机构贷款的可行性研究报告 我国的商业银行、国家开发银行和进出口银行等以及其他境内外的各类金融机构在接受项目建设贷款时，会对贷款项目进行全面、细致的分析平谷，银行等金融机构只有在确认项目具有偿还贷款能力、不承担过大的风险情况下，才会同意贷款。项目投资方需要出具详细的可行性研究报告，银行等金融机构只有在确认项目具有偿还贷款能力、不承担过大的风险情况下，才会同意贷款。 3. 用于企业融资、对外招商合作的可行性研究报告 此类研究报告通常要求市场分析准确、投资方案合理、并提供竞争分析、营销计划、管理方案、技术研发等实际运作方案。 4. 用于申请进口设备免税的可行性研究报告 主要用于进口设备免税用的可行性研究报告，申请办理中外合资企业、内资企业项目确认书的项目需要提供项目可行性研究报告。 5. 用于境外投资项目核准的可行性研究报告 企业在实施走出去战略，对国外矿产资源和其他产业投资时，需要编写可行性研究报告报给国家发展和改革委或省发改委，需要申请中国进出口银行境外投资重点项目信贷支持时，也需要可行性研
电脑板常用集成电路简介及检测方法 一、电脑板的组成简介 游戏电脑板（或称节目板）尽管种类繁多，但其内部都是由中央处理器CPU、图像处理器PPU、声音处理单元、I／O接口电路、程序、数据、存贮器RAM／ROM等部分组成。电脑板其实就是一种特殊用途的计算机。 中央处理器CPU在通电后清零复位就开始工格，它首先从只读存贮器ROM中读出电脑板的特定程序，并按已因化的程序逐个调出其部分内容。此步在计算机中构成硬盘中内存的菜单显示，供使用者了解内存的资料菜单，还通过总线将数据和地址码送往PPU和声道处理单无，将数据码和地址码变成相关的图像信号和伴音信号。当操纵面板指令输入，通过I／O接品向CPU发出指令，使其按每个指令通过总线支持RAM，PPU等系统，调出相关的图像和声音信息。 CPU的处理信息能力与电脑板内存贮单元的容量是相等配置的。存贮器存贮的内容多少与贮单元多少计算的。通常，称一个存贮单元存贮的内容为一个“字”，而一个包涵的二进制的位数称为“字长”。很明显，字长越多，其信息的精度越高，对游戏机来说图像的象素也越多，看起来越清晰。一般机型8位和16位，但光碟机的内存已达32位以上。 一个存贮器由千万贮单元组成。存贮单元的多少表示存贮的容量，通常以K单位（1K为210，即1024个存贮单元）。一般存贮器有128K、256K，但有的为4M以上（1M＝1000K）。对1M的存贮器来说，它具有1000＊1024个存贮单元。存贮器的指挥者中央处理器CPU与存贮器的配置相适应，有8位和16位之分。 二、街机常用CPU的简介 为了组成不同的节目板，使用不同容量的存贮器和中央处理器。随着处理信息量的不同，大型游戏机有的使用一只CPU，有的使用两只CPU。单CPU电脑板，常用Z80A、6502、8080等8位CPU。双CPU 电脑板，常用8位的Z80和16位的MC68000组成。 1．Z80型CPU的各脚功能 Z80的内部由以下部分组成： 其1－5脚为A11－A15地址总线，30－40脚为A0－A10地址总线。这16只构成三态输出16位地址总线。 第14、15、12、8、7、9、10、13依顺序构成D0－D7三态输入／输出数据总线。 第6时钟脉冲输入端（CLK）。输入周期T为25uS（即频率为4HMz）的时钟脉冲。 第11脚VCC，要求＋5V＋－O．25V，负载电流为9O－2OOMA。