大多数嵌入式处理器体系结构提供异常和中断机制，允许处理器中断正常的执行路径。这个中断可能有应用软件有意的触发，或者由一个错误的、不寻常的条件或某些非计划的外部事件触发。
许多实时操作系统提供处理异常和中断的封装器功能，以便保护嵌入式系统开发者避开低层的细节。这种应用编程层允许程序员把精力集中在必须处理的高层异常处理上，而不是在处理那些冗长的序言和结束语的系统层次上。然而，当程序员从一个嵌入式应用程序员过渡到一个嵌入式系统程序员的时候，这种隔离可能产生误会并且变成一种障碍。
一、什么是异常和中断
一个异常是指任何打断处理器正常执行，并且迫使处理器进入一个由有特权的特殊指令执行的事件。异常可以分为两类：同步异常和异步异常。
由内部事件（像处理器指令运行产生的事件）引起的异常称为同步异常。同步异常的例子包括下列各项：
1.在某些处理器体系结构中，对于确定的数据尺寸必须从内存的偶数地址进行读和写操作。从一个奇数内存地址的读或写操作将引起存储器存取一个错误事件并引起一个异常（称为校准异常）。
2.造成被零除的算术运算引发一个异常。
由外部事件（与处理器指令执行不相关的事件）引发的异常，称为异步异常。一般，这些外部事件与硬件信号相关。这些硬件信号典型的来源于外部硬件装置。异步异常的例子包括下列各项：
1.按下嵌入式板上的复位按钮，触发一个异步的异常（称为系统复位异常）。
2.另外一个外部设备的例子是，通信处理器模块已经成为许多嵌入式设计的一个完整部分，当它接收数据包时引发异步异常。
一个中断，有时称为一个外部中断，是一个由外部硬件装置产生的事件引起的异步异常。中断是异常的一类。中断区别于其它类型的异常，或更精确地说，同步异常区别于异步异常的地方是事件的来源。同步异常事件是由于执行某些指令而从处理器内部产生的。而异步异常事件的来源是外部硬件装置。
异常和中断是大多数嵌入式系统中必须存在的精灵。这个设施是处理器体系结构特定的；如果误用，将成为混乱的设计源。而异常和中断引入了挑战性的复杂化设计并且强化了严格的代码需求，它们在嵌入式应用程序中几乎是不可缺少的。
二、异常和中断的应用
从应用的观点看，异常和外部中断提供一个设施使嵌入式硬件（处理机内部或外部的）得到应用代码的注意。中断是硬件与一个当前在嵌入式处理器上运行的应用程序之间通信的一种方法。
一般来讲，异常和中断可在三个方面帮助嵌入式工程师：
1.内部错误和特殊条件的管理；
2.硬件并发；
3.服务请求管理。
2.1 内部错误和特殊条件的管理
对大范围的错误进行处理和适当复原而且不能导致停机，是嵌入式系统应用领域所必需的。
异常是在处理器执行指令时，探测发现的错误条件或特殊条件。错误条件的发生可以由多种原因引起，如一些未预料到的条件引起的被零除、溢出或其他数学错误等等。特殊条
件是由特别的指令产生的异常。这些指令允许程序迫使处理器进入特权的运行模式，结果得到对一个特权指令组的访问。
虽然不是所有的微控制器或嵌入式处理器都定义相同类型的异常或以相同的方式进行处理，但总是有一个可用的异常设施，并且帮助系统工程师对这些内在错误和特殊条件设计一个可控的响应。
2.2 硬件并发与服务请求管理
同时执行不同类型工作的能力对于嵌入式系统是十分重要的。许多外部的硬件装置可以与核心处理器并行的执行装置特定的操作。这些装置要求来自核心处理器的干扰最小。并发的关键是知道处理器装置何时已经完成先前的工作，以便于可以分配另外的工作。外部中断用来实现这个目标。
外部中断的另一种用法是提供一个通信机制给嵌入式处理器发信号，或者提醒它这里有一个外部硬件装置正在请求服务。
异常及其近亲——外部中断的能力，增强了嵌入式的设计。然而，在嵌入式设计中使用一般的异常设施，需要依照每个特定的一般异常的来源和相关的原因，适当的处理一般异常。
三、近距离看异常的中断
一般异常具有分类并且给予分类给定优先权。在外部中断中，很可能有其他等级的优先权，它们是中断硬件强加和强制的。了解引起一般异常的硬件来源，实现控制传递的硬件以及决定控制向量驻留在哪里的机制，是适当地安装一般异常处理程序并且正确的编写一般异常处理程序的关键
3.1 可编程中断控制器和外部中断
大多数嵌入式设计具有不止一个外部中断源，被冠以优先权。为理解处理过程，必须清楚地理解可编程中断控制器PIC的概念。
PIC是实现依赖的。它能以多种形式出现，且有时给予不同的名字。然而，它全部服从于相同的目的，并且提供两个主要的功能：
1.给多个中断来源优先权，以便将最高优先级中断随时送到核心处理器中处理。
2.使用需要的进程判断中断的准确来源，降低核心CPU的负载。
理解中断源的优先权，可是嵌入式系统程序员能够更好地理解嵌套中断的概念。这个术语表示较高优先权中断源可以抢占一个较低优先级的中断处理。如果这个中断表全部按系统优先权排序，则很容易看出较高优先权中断如何影响较低优先权的中断源以及它们的运行时间和频度。这个信息有助于嵌入式系统程序员设计和实现更好的允许嵌套中断的ISR。
中断表的最大频度栏叙述放置在ISR上的、对全部系统影响最小的处理时间约束中。
向量地址栏叙述了将ISR安装到内存的什么地方。处理器自动的从基于中断编号的已知地址之一中取得指令，IRQ栏指定中断编号。这个指令开始中断特定的服务例程。一般说来，向量表也覆盖同步异常的服务例程。服务例程也简称向量。
3.2 一般异常的分类
虽然不是所有的嵌入式处理器都以相同的方式实现异常，但是大部分新近的处理器都具有下面的异常类型：
1.异步-不可屏蔽的（asynchronous – non – maskable）；
2.异步-可屏蔽的（asynchronous – maskable）；
3.同步-精确的（synchronous – precise）；
4.同步-不精确的（synchronous – imprecise）。
一、S5PV210中中断的特点 1、特点 ? Supports 93 vectored IRQ interrupts ? Fixed hardware interrupts priority levels ? Programmable interrupt priority levels ? Supports Hardware interrupt priority level masking ? Programmable interrupt priority level masking ? Generates IRQ and FIQ ? Generates Software interrupt 2、FIQ与IRQ的区别 1）FIQ和IRQ并不是中断源，而是中断的类型，我们可以将一个中断源设置成FIQ也可以设置成IRQ。2）FIQ是快速中断，IRQ是一般中断，FIQ的响应时间比IRQ短。 3）FIQ的优先级高于IRQ。 4）FIQ的分组寄存器（R8~R14）比IRQ（R13~R14）多。当在FIQ产生的时候，R8~R14不需要保存，响应的速度会快。 3、S5PV210的中断源
二、原理图分析
三、如何以中断的方式来检测按键:GPH2_2(EINT18) 、GPH2_3(EINT19) 按键的检测：轮询：将GPIO配置成输入……. 中断：将GPIO配置成外部中断……. 1、GPIO的配置，将一个GPIO配置成外部中断 2、外部中断的触发方式 (高电平、低电平、上升沿、下降沿)
3、外部中断的开关寄存器 0 = Enables Interrupt 打开中断 1 = Masked 关闭中断 4、外部中断判断寄存器 0 = Not occur 外部中断没有发生 1 = Occur interrupt 触发了中断
《嵌入式系统技术》 实训报告 1、实验目的 z了解S3C2440A 外部中断的工作原理。 z掌握S3C2440A 外部中断的使用方法。 2、实验设备 z PC 机、Multi-ICE 仿真器、2440A 实验箱。 3、实验内容 z通过外部K1、K2、K3、K4、K5、K7 按键触发外部中断E INT1、EINT2、EINT3、EINT4、EINT5、EINT7 4、实验原理 4.1 ARM 的异常中断类型 在嵌入式系统中外部设备的功能实现主要是靠中断机制来实现的。中断功能可以解决CPU 内部运行速度远远快于外部总线速度而产生的等待延时问题。ARM 提供的FIQ 和IRQ 异常中断用于外部设备向C PU 请求中断服务，一般情况下都是采用I RQ 中断。 七种异常中断
中断过程框图 4.2 异常中断响应过程和返回过程 异常中断的响应过程： 1).保存处理器当前状态寄存器C PSR 的值到备份程序状态寄存器S PSR 中。 2).设置但前程序状态寄存器CPSR 的值，其中包括：设置CPSR 响应位的值，使处理器进入特定的处理器模式；按要求屏蔽中断，通常应该屏蔽I RQ 中断。在F IQ 中断时屏蔽F IQ 中断。 3).设置L r 寄存器。将相应中断模式的L r 寄存器的值设为异常中断的返回地址。 4).处理程序计数器PC，将PC 值设为相应的中断向量的地址，从而实现跳转以执行中断服务程序。 异常中断的返回 当处理器执行完以上流程之后，处理器已经从中断向量进入异常处理的状态。异常中断处理完毕之后，在异常中断程序的末端，处理器进入异常中断的返回状态，其流程如下： 1).恢复状态寄存器。将保存的备份程序状态寄存器SPSR 值赋给当前程序状态寄存器CPSR。 2).将返回地址赋值到程序计数器（PC）。这样程序将返回到异常中断产生的下一条指令或出现问题的指令处执行。 需要注意的是：对于不同的异常中断，其返回地址的计算方法也是不同的，IRQ 和F IQ 异常中断产生时，程序计数器PC 已经更新，而SWI 中断和未定义指令中断时由当前指令自身产生的，程序计数器P C 尚未更新，所以要计算出下一条指令的地址来执行返回操作；指令预取指中指异常中断和数据访问中断要求，返回到出现异常的执行现场，重新执行操作。
实验五 ARM中断编程 一、实验目的 1．学习键盘驱动原理。 2．掌握中断的使用方法。 二、实验内容 通过ARM的外部中断进行键盘的扫描，利用中断服务程序编写键盘的驱动，在超级终端上显示相应的键值。UART接收中断，以中断方式（而不是查询方式）实现串口数据的接收 三、预备知识 1．掌握在ADS1.2集成开发环境中编写和调试程序的基本过程。 2．会使用UltraEdit编辑C语言源程序。 3．了解ARM中断服务程序的框架结构。 4．了解编译后的映象文件的下载方法。 四、键盘驱动程序的原理 1.简单键盘扫描 通常在一个键盘中使用了一个瞬时接触开关，并且用如图1所示的简单电路，微处理器可以容易地检测到闭合。当开关打开时，通过处理器的I/O口的一个上拉电阻提供逻辑1；当开关闭合时，处理器的I/O口的输入将被拉低得到逻辑0。可遗憾的是，开关并不完善，因为当它们被按下或者被释放时，并不能够产生一个明确的1或者0。尽管触点可能看起来稳定而且很快地闭合，但与微处理器快速的运行速度相比，这种动作是比较慢的。当触点闭合时，其弹起就像一个球。弹起效果将产生如图2所示的好几个脉冲。弹起的持续时间通常将维持在5ms~30ms之间。如果需要多个键，则可以将每个开关连接到微处理器上它自己的输入端口。然而，当开关的数目增加时，这种方法将很快使用完所有的输入端口。为此我将用到矩阵键盘。 图1 简单键盘电路
图2 键盘抖动 2. 复杂矩阵键盘扫描 键盘上陈列这些开关最有效的方法（当需要5个以上的键时）就形成了一个如图3所示的二维矩阵。当行和列的数目一样多时，也就是方型的矩阵，将产生一个最优化的布列方式（I/O 端被连接的时候）。一个瞬时接触开关（按钮）放置在每一行与线一列的交叉点。矩阵所需的键的数目显然根据应用程序而不同。每一行由一个输出端口的一位驱动，而每一列由一个电阻器上拉且供给输入端口一位。 图3 矩阵键盘 键盘扫描过程就是让微处理器按有规律的时间间隔查看键盘矩阵，以确定是否有键被按下。一旦处理器判定有一个键按下，键盘扫描软件将过滤掉抖动并且判定哪个键被按下。每个键被分配一个称为扫描码的唯一标识符。应用程序利用该扫描码，根据按下的键来判定应该采取什么行动。换句话说，扫描码将告诉应用程序按下哪个键。
ARM9（以S3C2410为例）中断机制 一、ARM异常机制介绍 ARM9处理器有7种工作模式。分别是(除了用户模式其他都是异常模式 用户模式(usr：ARM处理器正常的程序执行状态。 快速中断模式(fiq：用于高速数据传输或通道处理。 外部中断模式(irq：用于通用的中断处理。 管理模式(svc：操作系统使用的保护模式。 数据访问终止模式(abt：当数据或指令预取终止时进入该模式。 系统模式(sys：运行具有特权的操作系统任务。 未定义指令中止模式(und：当未定义的指令执行时进入该模式。 每种模式通过5位二进制编码进行标示： 用户模式10000 快速中断模式10001 外部中断模式10010 管理模式10011 数据访问终止模式10111 未定义指令中止模式11011 系统模式11111 模式编码存放在CPSR（程序当前状态寄存器，记录当前工作模式的编码的值）中的[4:0]。
快速中断模式、外部中断模式、数据访问终止模式、未定义指令中止模式、管理模式称为异常模式。 异常类型具体含义 复位当处理器的复位电平有效时，产生复位异常，程序跳转到复位异常处理程序处执行。 未定义指令遇到不能处理的指令时，产生未定义指令异常。 软件中断该异常由执行SWI指令产生，可用于用户模式下的程序调用特权操作指令。可使用该异常机制实现系统功能调用。 指令预取中止若处理器预取指令的地址不存在，或该地址不允许当前指令访问，存储器会向处理器发出中止信号，但当预取的指令被执行时，才会产生指令预取中止异常。 数据中止若处理器数据访问指令的地址不存在，或该地址不允许当前指令访问时，产生数据中止异常。 IRQ（外部中断请求）当处理器的外部中断请求引脚有效，且CPSR中的I 位为0时，产生IRQ异常。系统的外设可通过该异常请求中断服务。 FIQ（快速中断请求）当处理器的快速中断请求引脚有效，且CPSR中的F 位为0时，产生FIQ异常。 当多个异常发生时，处理器根据优先级进行处理。优先级
ARM的中断原理（转） 1.中断概述 CPU与外设的数据传输方式通常有以下3种方式：查询方式、中断方式、DMA方式。 所谓查询方式是指，CPU不到查询外设的状态，如果外设准备就绪则开始进行数据传输；如果外设还没有准备好，CPU将进入循环等待状态。很显然这样浪费了大量的CPU时间，降低了CPU的利用率。 所谓中断方式是指，当外设准备好与CPU进行数据传输时，外设首先向CPU发出中断请求，CPU 接收到中断请求并在一定条件下，暂时停止原来的程序并执行中断服务处理程序，执行完毕以后再返回原来的程序继续执行。由此可见，采用中断方式避免了CPU把大量的时间花费在查询外设状态的操作上，从而大大提高了CPU的执行效率。 1.中断概述 CPU与外设的数据传输方式通常有以下3种方式：查询方式、中断方式、DMA方式。 所谓查询方式是指，CPU不到查询外设的状态，如果外设准备就绪则开始进行数据传输；如果外设还没有准备好，CPU将进入循环等待状态。很显然这样浪费了大量的CPU时间，降低了CPU的利用率。 所谓中断方式是指，当外设准备好与CPU进行数据传输时，外设首先向CPU发出中断请求，CPU 接收到中断请求并在一定条件下，暂时停止原来的程序并执行中断服务处理程序，执行完毕以后再返回原来的程序继续执行。由此可见，采用中断方式避免了CPU把大量的时间花费在查询外设状态的操作上，从而大大提高了CPU的执行效率。 ARM系统包括两类中断：一类是IRQ中断，另一类是FIQ中断。IRQ是普通中断，FIQ是快速中断，在进行大批量的复制、数据传输等工作时，常使用FIQ中断。FIQ的优先级高于IRQ。 在ARM系统中，支持7类异常，包括：复位、未定义指令、软中断、预取中止、数据中止、IRQ和FIQ，每种异常对应于不同的处理器模式。一旦发生异常，首先要进行模式切换，然后程序将转到该异常对应的固定存储地址执行。这个固定的地址称为异常向量。异常向量中保存的通常为异常处理程序的地址。ARM的异常向量如下： 异常模式正常地址高向量地址 复位管理 0x00000000 0xFFFF0000 未定义指令未定义 0x00000004 0xFFFF 0004 软中断管理 0x00000008 0xFFFF 0008 预取指中止中止0x0000000C 0xFFFF 000C 数据中止中止0x00000010 0xFFFF0010 IRQ IRQ 0x00000018 0xFFFF0018
实验五中断控制实验 （一）实验目的 了解中断的作用； 掌握嵌入式系统中断的处理流程； 掌握ARM中断编程。 （二）实验设备 计算机;ARM硬件仿真器;ARM开发板 （三）实验硬件设置 在做实验之前，先将开发板电源接好，将仿真器的USB连线与电脑相连，通电，然后按核心板的复位键。 （四）实验原理 1. 中断的基本概念 CPU与外设之间传输数据的控制方式通常有三种：查询方式、中断方式和DMA方式。DMA 方式将在后续实验中说明。查询方式的优点是硬件开销小，使用起来比较简单。但在此方式下，CPU要不断地查询外设的状态，当外设未准备好时，CPU就只能循环等待，不能执行其它程序，这样就浪费了CPU的大量时间，降低了CPU的利用率。为了解决这个矛盾，通常采用中断传送方式：即当CPU进行主程序操作时，外设的数据已存入输入端口的数据寄存器； 或端口的数据输出寄存器已空，由外设通过接口电路向CPU发出中断请求信号，CPU在满足一定的条件下，暂停执行当前正在执行的主程序，转入执行相应能够进行输入/输出操作的子程序，待输入/输出操作执行完毕之后CPU再返回并继续执行原来被中断的主程序。这样CPU就避免了把大量时间耗费在等待、查询状态信号的操作上，使其工作效率得以大大地提高。能够向CPU发出中断请求的设备或事件称为中断源。系统引入中断机制后，CPU与外设（甚至多个外设）处于“并行”工作状态，便于实现信息的实时处理和系统的故障处理。中断方式的原理示意图如下所示。 图5-7 中断处理示意图 1）中断响应 中断源向CPU发出中断请求，若优先级别最高，CPU在满足一定的条件下，可以中断当前程序的运行，保护好被中断的主程序的断点及现场信息。然后，根据中断源提供的信息，找到中断服务子程序的入口地址，转去执行新的程序段，这就是中断响应。 CPU响应中断是有条件的，如内部允许中断、中断未被屏蔽、当前指令执行完等。 2）中断服务子程序 CPU响应中断以后，就会中止当前的程序，转去执行一个中断服务子程序，以完成为相应设备的服务。中断服务子程序的一般结构如下图所示。
在ARM体系中，通常有以下3种方式控制程序的执行流程： 1、在正常执行过程中，每执行一条ARM指令，程序计数器PC的值加4个字节；每执行一条Thumb 指令，程序计数器PC加2个字节。整个过程是顺序执行的； 2、跳转B指令执行跳转操作；BL指令在执行跳转的同时，保存子程序返回地址；BX指令，执行跳转的同时，根据目标地址的最低位，可以将程序状态切换到Thumb状态；BLX指令执行上述3个操作； 3、当异常中断发生时，系统执行完当前指令后，将跳转到相应的异常中断处理程序处执行。在进入异常中断处理程序时，要保存被中断的程序的执行现场，在从异常中断处理程序退出时，要恢复被中断的程序的执行现场。当异常中断处理程序执行完成后，程序返回到发生中断的指令的下一条指令处执行。 异常中断种类、异常中断向量地址和异常中断优先级别见下表： ARM运行的几种处理器模式如上表所示。其中，应用程序通常运行在用户模式下！ 为了说明异常中断执行过程，先了解各处理器模式下的寄存器组，如下表： 重点：ARM处理器对异常中断的响应过程： ㈠、保存当前程序状态寄存器CPSR到对应异常中断的处理器模式下的SPSR中； ㈡、设置当前程序状态寄存器CPSR的处理器模式位M(4:0)为对应的处理器模式，并禁止IRQ 中断(设置I位=1）；当进入的是FIQ模式时,禁止FIQ中断(设置F位=1)； ㈢、将对应异常中断的处理器模式下的LR设置成返回地址； ㈣、将程序计数器PC值，设置成该异常中断向量地址，从而跳转到相应的异常中断处理程序处执行。 上述处理器对异常中断的响应过程可以用伪代码描述如下： R14
ARM处理器中断处理的理解 在发生外部中断时的处理过程如下图所示： 在发生外部中断时ARM程序跳转到 b HandlerIRQ;handler for IRQ interrupt 根据如下语句 LTORG HandlerFIQ HANDLER HandleFIQ HandlerIRQ HANDLER HandleIRQ HandlerUndef HANDLER HandleUndef 就会调用如下HANDLER宏： HandlerIRQ HANDLER HandleIRQ ;发生外部中断时调用这个宏，跳转到IsrIRQ HANDLER宏如下： MACRO $HandlerLabel HANDLER $HandleLabel ;在一个标号前使用$表示程序被汇编时将使用相应的值来代替$后的标号 $HandlerLabel ;可以将其想像成函数名,但这个函数名可以被不同名称(HandlerIRQ,HandlerFIQ)替代sub sp,sp,#4 ;decrement sp(to store jump address) stmfd sp!,{r0} ;PUSH the work register to stack(lr does't push because it return to original address) ldr r0,=$HandleLabel ;可以当成函数参数, HandleIRQ所指向的地址內裝的是IsrIRQ的入口地址 ;所以下面的語句实际上是load IsrIRQ的入口地址到r0 ldr r0,[r0] ;load the contents(service routine start address IsrIRQ的入口地址) of HandleXXX to r0 str r0,[sp,#4] ;store the contents(ISR) of HandleXXX to stack, r0也就是IsrIRQ的入口地址to SP
linux-2.6.26内核中ARM中断实现详解（1） 作者：刘洪涛，华清远见嵌入式学院金牌讲师，ARM ATC授权培训讲师。 看了一些网络上关于linux中断实现的文章，感觉有一些写的非常好，在这里首先感谢他们的无私付出，然后也想再补充自己对一些问题的理解。先从函数注册引出问题吧。 一、中断注册方法 在linux内核中用于申请中断的函数是request_irq（），函数原型在 Kernel/irq/manage.c中定义： int request_irq(unsigned int irq, irq_handler_t handler, unsigned long irqflags, const char *devname, void *dev_id) irq是要申请的硬件中断号。 handler是向系统注册的中断处理函数，是一个回调函数，中断发生时，系统调用这个函数，dev_id参数将被传递给它。 irqflags是中断处理的属性，若设置了IRQF_DISABLED （老版本中的 SA_INTERRUPT，本版zhon已经不支持了），则表示中断处理程序是快速处理程序，快速处理程序被调用时屏蔽所有中断，慢速处理程序不屏蔽；若设置了IRQF_SHARED （老版本中的SA_SHIRQ），则表示多个设备共享中断，若设置了IRQF_SAMPLE_RANDOM（老版本中的 SA_SAMPLE_RANDOM），表示对系统熵有贡献，对系统获取随机数有好处。（这几个flag是可以通过或的方式同时使用的） dev_id在中断共享时会用到，一般设置为这个设备的设备结构体或者NULL。 devname设置中断名称，在cat /proc/interrupts中可以看到此名称。 request_irq()返回0表示成功，返回-INVAL表示中断号无效或处理函数指针为NULL，返回-EBUSY表示中断已经被占用且不能共享。 关于中断注册的例子，大家可在内核中搜索下request_irq。 在编写驱动的过程中，比较容易产生疑惑的地方是： 1、中断向量表在什么位置？是如何建立的？ 2、从中断开始，系统是怎样执行到我自己注册的函数的？ 3、中断号是如何确定的？对于硬件上有子中断的中断号如何确定？ 4、中断共享是怎么回事，dev_id的作用是？ 本文以2.6.26内核和S3C2410处理器为例，为大家讲解这几个问题。
异常中断处理概述 1.ARM中异常中断处理概述 1)在正常程序执行过程中,每执行一条ARM指令,程序计数器寄存器PC的值加4个字 节;每执行一条Thumb指令,程序计数器寄存器PC的值加两个字节.整个过程是顺序执行. 2)通过跳转指令,程序可以跳转到特定的地址标号处执行,或者跳转到特定的子程序处 执行; B指令用于执行跳转操作; BL指令在执行跳转操作的同时,保存子程序的返回地址; BX指令在执行跳转操作的同时,根据目标地址的最低位可以将程序状态切换到Thumb状态; BLX指令执行3个操作:跳转到目标地址处执行,保存子程序的返回地址(R15保存在R14中),根据目标地址的最低位可以将程序状态切换到Thumb状态. 3)当异常中断发生时,系统执行完当前指令后,将跳转到相应的异常中断处理程序处执 行.在当异常中断处理程序执行完成后,程序返回到发生中断的指令的下一条指令处执行. 4)在进入异常中断处理程序时,要保存被中断的程序的执行现场,在从异常中断处理程 序退出时,要恢复被中断的程序的执行现场.本章讨论ARM体系中的异常中断机制. 2.ARM体系中异常中断种类. ARM体系中的异常中断如下表所示:
3. 中断向量表中指定了各异常中断及其处理程序的对应关系.它通常存放在存储地址的低端.在ARM体系中,异常中断向量表的大小为32字节.其中,每个异常中断占据4个字节大小,保留了4个字节空间. 每个异常中断对应的中断向量表的4 .通过这两种指令,程序将跳转到相应的异常中断处理程序处执行. 当几个异常中断同时发生时,就必须按照一定的次序来处理这些异常中断.在ARM 中通过给各异常中断富裕一定的优先级来实现这种处理次序.当然有些异常中断是不坑能同时发生的,如指令预取中止异常中断和软件中断(SWI)异常中断是有同一条指令的执行触发的,他们是不可能同时发生的.处理器执行某个特定的异常中断的过程中,称为处理器处于特定的中断模式.各异常中断的中断向量地址以及中断的处理优先级如表2所示. 4.异常中断使用的寄存器 各异常中断对应着一定的处理器模式.应用程序通常运行在用户模式下.ARM中的处理器模式如表3所示. 各种不同的处理器模式可能有对应于该处理器模式的物理寄存器组,如表4所示,其中,R13_svc表示特权模式下的R13寄存器,R13_abt表示中止模式下的R13寄存器,其余的各寄存器名称含义类推. 表4 各处理器模式的物理寄存器组
ARM的三种中断调试方法简介 1嵌入式软件开发流程参照嵌入式软件的开发流程。第一步：工程建立和配置。第二步：编辑源文件。第三步：工程编译和链接。第四步：软件的调试。第五步：执行文件的固化。在整个流程中，用户首先需要建立工程并对工程做初步的配置，包括配置处理器和配置调试设备。编辑工程文件，包括自己编写的汇编和C语言源程序，还有工程编译时需要编写的链接脚本文件，调试过程中需要编写存储区映像文件和命令脚本文件，以及上电复位时的程序运行 1 嵌入式软件开发流程 参照嵌入式软件的开发流程。第一步：工程建立和配置。第二步：编辑源文件。第三步：工程编译和链接。第四步：软件的调试。第五步：执行文件的固化。 在整个流程中，用户首先需要建立工程并对工程做初步的配置，包括配置处理器和配置调试设备。编辑工程文件，包括自己编写的汇编和C语言源程序，还有工程编译时需要编写的链接脚本文件，调试过程中需要编写存储区映像文件和命令脚本文件，以及上电复位时的程序运行入口的启动程序文件。 对后四种文件的理解很重要，其作用解释如下。 (1) 链接脚本文件：在程序编译时起作用。该文件描述代码链接定位的有关信息，包括代码段，数据段，地址段等，链接器必须使用该文件对整个系统的代码做正确的定位。在SDRAM中调试程序、在FLASH中调试或固化后运行的链接脚本文件应加以区分。（在IDE开发环境中使用扩展名*.ld） (2)命令脚本文件：在SDRAM中调试程序时起作用。在集成环境与目标连接时、软件调试过程中以及目标板复位后，有时需要集成环境自动完成一些特定的操作，比如复位目标板、清除看门狗、屏蔽中断寄存器、存储区映射等。这些操作可以通过执行一组命令序列来完成，保存一组命令序列的文本文件称为命令脚本文件（在 IDE开发环境中使用扩展名*.cs）。 (3)存储区映像文件：在SDRAM中调试程序时起作用。在软件调试过程中访问非法存储区在部分处理器和目标板上会产生异常，如果异常没有处理，则会导致软件调试过程无法继续，为了防止以上问题并调整仿真器访问速度以达到最合适的水平，提供这样一种用于描述各个存储区性质的文件叫存储区映像文件（在IDE开发环境中使用扩展名*.map）。 在程序的调试过程中可以选择使用存储区映像文件*.map和命令脚本文件*. cs 配合程序的调试。
该文章介绍了ARM处理器的中断系统，以周立功公司的LPC2000为例。希望对大家有用！ 1.1 中断源 LPC2000系列的向量中断控制器（VIC）支持32个中断请求输入，也即是支持32个中断源，见表5.1。这32个中断按顺序称为VIC通道0，VIC通道1，…，VIC通道31。 每一个VIC通道都支持软件中断与硬件中断，即每个中断均可由软件或硬件中断产生，软件中断与对应通道上的硬件中断是逻辑“或”的关系。软件中断可通过置位VICSoftInt寄存器相应位来产生，也可通过置位VICSoftIntClear 寄存器相应位来清除。 表5.1 外设功能的中断源 1.2 三种中断类型 LPC2000具有3类中断：FIQ、向量IRQ和非向量IRQ。LPC2000系列可通过对VICIntSelect和VICVectCntlx（x=0,1,…,15）这两类寄存器的设置，将以上的32个中断源设置为这三类中断的任何一种。其中，快速中断请求FIQ具有最高优先级。建议只分配一个中断请求给FIQ以减少中塅处理程序的延迟。当然，VIC支持多个FIQ中断。向量IRQ具有中等优先级。该级别最多可分配32个请求中的16个。32个请求中的任何一个都可以分配到16个向量IRQslot中的任意一个。其中，slot0具有最高优先级，而slot15则为最低优先级。非向量IRQ 具有最低优先级。 1.3 如何初始化某个中断源为三类中断中的一类 通过VICIntSelect中断选择寄存器将32个中断请求分配为FIQ或IRQ （包括向量IRQ与非向量IRQ）；通过VICVectCntlx（x=0,1,…,15）来选择32个中断请求中的某个为向量IRQ并设定此中断请求为IRQ slotx（x对应于VICVectCntlx中的x）。若某个中断源被设定为IRQ，但却未通过VICVectCntlx 使能，则该中断源将被默认为非向量IRQ。 1.4 中断处理过程中断处理过程如下所示： 初始化：设置中断源为3种中断源之一，设置中断地址，使能中断，然后正常运行用户程序；当有IRQ中断产生时，VIC将会根据中断源设置VICVectAddr
ARM编程特别是系统初始化代码的编写中通常需要实现中断的响应、解析跳转和返回等操作，以便支持上层应用程序的开发，而这往往是困扰初学者的一个难题。中断处理的编程实现需要深入了解ARM内核和处理器本身的中断特征，从而设计一种快速简便的中断处理机制。需要说明的是，具体的上层高级语言编写的中断服务函数不在本文的讨论范围之内。 ARM处理器异常中断处理概述 当异常中断发生时，系统执行完当前指令后，将跳转到相应的异常中断处理程序处执行。当异常中断处理程序执行完成后，程序返回到发生中断的指令的下一条指令处执行。在进入异常中断处理程序时，要保存被中断的程序的执行现场。从异常中断处理程序退出时，要恢复被中断的程序的执行现场。ARM体系中通常在存储地址的低端固化了一个32字节的硬件中断向量表，用来指定各异常中断及其处理程序的对应关系。当一个异常出现以后，ARM微处理器会执行以下几步操作： 1）保存处理器当前状态、中断屏蔽位以及各条件标志位； 2）设置当前程序状态寄存器CPSR中相应的位； 3）将寄存器lr_mode设置成返回地址； 4）将程序计数器(PC)值设置成该异常中断的中断向量地址，从而跳转到相应的异常中断处理程序处执行。 在接收到中断请求以后， ARM处理器内核会自动执行以上四步，程序计数器PC总是跳转到相应的固定地址。从异常中断处理程序中返回包括下面两个基本操作： 1）恢复被屏蔽的程序的处理器状态； 2）返回到发生异常中断的指令的下一条指令处继续执行。 当异常中断发生时，程序计数器PC所指的位置对于各种不同的异常中断是不同的，同样，返回地址对于各种不同的异常中断也是不同的。例外的是，复位异常中断处理程序不需要返回，因为整个应用系统是从复位异常中断处理程序开始执行的。 支持中断跳转的解析程序 解析程序的概念和作用 如前所述，ARM处理器响应中断的时候，总是从固定的地址开始的，而在高级语言环境下开发中断服务程序时，无法控制固定地址开始的跳转流程。为了使得上层应用程序与硬件中断跳转联系起来，需要编写一段中间的服务程序来进行连接。这样的服务程序常被称作中断解析程序。 每个异常中断对应一个4字节的空间，正好放置一条跳转指令或者向PC寄存器赋值的数据访问指令。理论上可以通过这两种指令直接使得程序跳转到对应的中断处理程序中去。但实际上由于函数地址值为未知和其它一些问题，并不这么做。这里给出一种常用的中断跳转流程：
1.<2639）《嵌入式实时系统中断管理技术的研究》P16 本文原文详细内容如下： . 嵌入式实时系统中断管理技术的研究 雷红卫1桑楠2熊光泽3 (电子科技大学计算机科学与工程学院四川成都 610054 > 摘要： 嵌入式实时系统中断管理技术直接影响到系统的实时响应性能，本文通过对嵌入式内核中 断管理技术的研究，归结出“中断前－后段处理”模型；同时，针对一些处理器中多个外部 中断共用一个向量的问题，提出了一种单向量多中断处理映射技术，并在PowerPC mpc860处理器上实现Delta OS内核时，验证了此技术的有效性。 关键词：实时性；中断；中断管理模式；嵌入式实时系统 Research on Interrupt Management Technology of Embedded Real-time Systems LEI Hong-wei SANG nan XIONG Guang-ze ARM处理器中断处理的编程实现 ARM处理器中断处理的编程实现 类别：嵌入式系统 arm编程特别是系统初始化代码的编写中通常需要实现中断的响应、解析跳转和返回等操作，以便支持上层应用程序的开发，而这往往是困扰初学者的一个难题。中断处理的编程实现需要深入了解arm内核和处理器本身的中断特征，从而设计一种快速简便的中断处理机制。需要说明的是，具体的上层高级语言编写的中断服务函数不在本文的讨论范围之内。 arm处理器异常中断处理概述当异常中断发生时，系统执行完当前指令后，将跳转到相应的异常中断处理程序处执行。当异常中断处理程序执行完成后，程序返回到发生中断的指令的下一条指令处执行。在进入异常中断处理程序时，要保存被中断的程序的执行现场。从异常中断处理程序退出时，要恢复被中断的程序的执行现场。arm体系中通常在存储地址的低端固化了一个32字节的硬件中断向量表，用来指定各异常中断及其处理程序的对应关系。当一个异常出现以后，arm 微处理器会执行以下几步操作：保存处理器当前状态、中断屏蔽位以及各条件标志位；设置当前程序状态寄存器cpsr中相应的位；将寄存器lr_mode设置成返回地址；将程序计数器(pc)值设置成该异常中断的中断向量地址，从而跳转到相应的异常中断处理程序处执行。在接收到中断请求以后， arm处理器内核会自动执行以上四步，程序计数器pc总是跳转到相应的固定地址。从异常中断处理程序中返回包括下面两个基本操作： 恢复被屏蔽的程序的处理器状态；返回到发生异常中断的指令的下一条指令处继续执行。当异常中断发生时，程序计数器pc所指的位置对于各种不同的异常中断是不同的，同样，返回地址对于各种不同的异常中断也是不同的。例外的是，复位异常中断处理程序不需要返回，因为整个应用系统是从复位异常中断处理程序开始执行的。支持中断跳转的解析程序解析程序的概念和作用如前所述，arm处理器响应中断的时候，总是从固定的地址开始的，而在高级语言环境下开发中断服务程序时，无法控制固定地址开始的跳转流程。为了使得上层应用程序与硬件中断跳转联系起来，需要编写一段中间的服务程序来进行连接。这样的服务程序常被称作中断解析程序。 每个异常中断对应一个4字节的空间，正好放置一条跳转指令或者向pc寄存器赋值的数据访问指令。理论上可以通过这两种指令直接使得程序跳转到对应的中断处理程序中去。但实际上由于函数地址值为未知和其它一些问题，并不这么做。这里给出一种常用的中断跳转流程： 图1中断跳转流程图这个流程中的关键部分是中断向量表，为了让解析程序能找到向量表，应该将向量表的地址固定化（编程者自定义）。这样，整个跳转流程的所有程序地址都是固定的，当中断触发后，就可以自动运行。其中，只有向量表的内容是可变的，编程者只要在向量表中填入正确的目标地址值就可以了。这使得上层中断处理程序和底层硬件跳转有机地联系起来。解析过程示例以一次irq跳转为例，假定中断向量表定义在 大多数嵌入式处理器体系结构提供异常和中断机制，允许处理器中断正常的执行路径。这个中断可能有应用软件有意的触发，或者由一个错误的、不寻常的条件或某些非计划的外部事件触发。 许多实时操作系统提供处理异常和中断的封装器功能，以便保护嵌入式系统开发者避开低层的细节。这种应用编程层允许程序员把精力集中在必须处理的高层异常处理上，而不是在处理那些冗长的序言和结束语的系统层次上。然而，当程序员从一个嵌入式应用程序员过渡到一个嵌入式系统程序员的时候，这种隔离可能产生误会并且变成一种障碍。 一、什么是异常和中断 一个异常是指任何打断处理器正常执行，并且迫使处理器进入一个由有特权的特殊指令执行的事件。异常可以分为两类：同步异常和异步异常。 由内部事件（像处理器指令运行产生的事件）引起的异常称为同步异常。同步异常的例子包括下列各项： 1.在某些处理器体系结构中，对于确定的数据尺寸必须从内存的偶数地址进行读和写操作。从一个奇数内存地址的读或写操作将引起存储器存取一个错误事件并引起一个异常（称为校准异常）。 2.造成被零除的算术运算引发一个异常。 由外部事件（与处理器指令执行不相关的事件）引发的异常，称为异步异常。一般，这些外部事件与硬件信号相关。这些硬件信号典型的来源于外部硬件装置。异步异常的例子包括下列各项： 1.按下嵌入式板上的复位按钮，触发一个异步的异常（称为系统复位异常）。 2.另外一个外部设备的例子是，通信处理器模块已经成为许多嵌入式设计的一个完整部分，当它接收数据包时引发异步异常。 一个中断，有时称为一个外部中断，是一个由外部硬件装置产生的事件引起的异步异常。中断是异常的一类。中断区别于其它类型的异常，或更精确地说，同步异常区别于异步异常的地方是事件的来源。同步异常事件是由于执行某些指令而从处理器内部产生的。而异步异常事件的来源是外部硬件装置。 异常和中断是大多数嵌入式系统中必须存在的精灵。这个设施是处理器体系结构特定的；如果误用，将成为混乱的设计源。而异常和中断引入了挑战性的复杂化设计并且强化了严格的代码需求，它们在嵌入式应用程序中几乎是不可缺少的。 二、异常和中断的应用 从应用的观点看，异常和外部中断提供一个设施使嵌入式硬件（处理机内部或外部的）得到应用代码的注意。中断是硬件与一个当前在嵌入式处理器上运行的应用程序之间通信的一种方法。 一般来讲，异常和中断可在三个方面帮助嵌入式工程师： 1.内部错误和特殊条件的管理； 2.硬件并发； 3.服务请求管理。 2.1 内部错误和特殊条件的管理 对大范围的错误进行处理和适当复原而且不能导致停机，是嵌入式系统应用领域所必需的。 异常是在处理器执行指令时，探测发现的错误条件或特殊条件。错误条件的发生可以由多种原因引起，如一些未预料到的条件引起的被零除、溢出或其他数学错误等等。特殊条 中断系统的应用 复习： 1、80C51单片机的中断源及入口地址； 2、与中断有关的SFR：中断允许寄存器IE、中断优先级寄存器IP、 定时器/计数器控制寄存器TCON； 3、中断与子程序调用的主要区别。 中断系统应用实例一：利用普通继电器制作断电延时型时间继电器 普通继电器在线圈电流通、断的时刻引起触点动作；断电延时型时间 继电器在线圈断电一段时间后触点动作；通电延时型时间继电器是在 线圈通电一段时间后触点才动作，时间继电器是电气控制系统中的常 用元件。 上电复位电路；X1、C2、 C3构成时钟电路；R3、V1 组成继电器KEM1的驱动 电路，VD1 轻触开关接在外中断0引 脚，开关闭合相当于时间继 电器线圈断电，R2为上拉 电阻。 编程要求：T0设定为模式1定时状态，定时时间为100毫秒，外中 断0为下降沿触发方式，继电器的延时时间为10秒。 器吸合、T0启动，10秒后继 电器释放。 程序清单： ORG 0000H LJMP START ;主程序入口 ORG 0003H LJMP KEM ;外中断0入口 ORG 000BH LJMP DL ;定时器/计数器0中断入口 ORG 0030H START: CLR P1.0 ;I/O口初始化 MOV R7，#00H ;软件计数器初始化 MOV SP, #50H ;堆栈指针初始化 MOV TMOD, #01H ;T0方式1定时模式 MOV TL0， #0B0H MOV TH0， #3CH ;100毫秒定时初值 SETB ET0 ;T0开中断 SETB IT0 ;外中断0下降沿触发方式 SETB EX0 ;外中断0开中断 SETB EA ;开总中断 MAIN: CJNE R7，#100，$ ;没到10秒继续等待 ARM中断处理及状态机嵌套实现 1.ARM7 提供两种级别的中断, FIQ(Fast Interrupt Request 快中断) 一般中断低速反应中断IRQ。所有的中断请求一旦产生则中断反应会经过三个步骤 a. 输入阶段这个逻辑可以根据中断源被实现,需要0-2 个时钟周期 b.EIC 自身处理 2 个时钟周期 c.ARM7 的逻辑处理2.EIC Enhanced Interrupt Controller 增强型中断控制器EIC 硬件处理多路中断,中断优先运算和矢能。 a.32 路可屏蔽的中断, 映射到ARM 的CPU 中断请求总线 b.每路16 级可编程优先级映射IRQ c.硬件支持最大16 个中断嵌套 d.2 路可屏蔽的中断通过FIQ 中断请求总线 e.在0x18 处的寄存器装载的是最高优先及中断用户自定义的中断处理地址 f.16 个XTI 块外部中断3.中断处理过程 1.检查相关中断的请求屏蔽位 2.比较所有中断请 求的优先级,IRQ 当前中断是否优先级高于当前存储的中断。 3.自动装载EIC_SIRn[31:16]位用户自定义地址进入EIC_IVR[15:0]中 4.手动装载用户中断处理高16 位地址进入EIC_IVR[31:16] 5.当新产生一个中断则保存先前的中断优先级进入优先栈中。 6.当新的中断被接受则用新的优先级更新当前中断优先 级寄存器EIC_ICR 中断控制寄存器31-2 保留1. FIQ_EN:RW 是FIQ 允许的标志位置1 开启置0 关闭0.IRQ_EN:RW 是IRQ 允许的标志位置1 开启置0 关闭EIC_CICR 中断频道控制寄存器31-5 保留4-0.CIC[4:0]:R 是当前中断的序号, 是第几号中断由中断请求发生时硬件写入 EIC_CIPR 当前中断优先级寄存器31-4 保留3-0 CIP[3:0]:rw 是当前中断的优先级,在IRQ 总线上会自动探测进入的中断请求优先级和当前的优先级的高低。EIC_IVR 中断矢量寄存器IVR[31-16]:IRQ 用户写入的在程序初始化时,是中断 服务的高16 位地址IVR[15-0]:I 在中断请求接受后,从EIC_SIRn[31-16]的自定 义服务程序地址拷贝过来ARM处理器中断处理的编程实现.
嵌入式系统的异常和中断
单片机中断系统的应用教案
ARM中断处理及状态机嵌套实现
相关主题
文本预览