module
qiangda4(clk,clr,inputEn,add,stu,inputL1,inputL2,inputL3,inputL4,Led1,Led2,Led3,B uzzer);
// 开始声明各个端口
//输入口
input clk,clr,inputEn,add,stu,inputL1,inputL2,inputL3,inputL4;
//输出口
output [0:7] Led1; //倒计时时使用的LED控制端
output [0:7] Led2; //数码管控制端
output [0:7] Led3; //分数显示数码管控制端
output Buzzer; //蜂鸣器
//各个寄存器变量声明
reg [0:7] Led1;
reg [0:7] Led2;
reg [0:7] Led3;
reg cnt=32'b0;
reg Buzzer;
reg score=4’hf;//分数显示寄存器
//配置寄存器,EnFlat是表明开始抢答的标志位
reg EnFlat=1'b0;
//BuClk是蜂鸣器的标志位
reg BuClk=1'b0;
//BuL是做蜂鸣器的延时用
reg [0:7]BuL=8'd0;
//抢答选手标志位
reg answer=3’d0;
//各组分数标志位
reg score1=4’d5;
reg score2=4’d5;
reg score3=4’d5;
reg score4=4’d5;
//------------初始化模块---------------
always @ (posedge clk)//捕捉时钟
begin
//初始化各按键并开始抢答
begin
if(inputEn==1'b0)
begin
//初始化各个标志位和参数
EnFlat=1'b1;
//倒计时开始时8个Led灯全亮
Led1=8'b11111111;
//组号显示静态数码管(数码管为共阳极)的控制端,有8位Led2=8'b11111111;
//分数显示数码管控制端
Led3=8'b11111111;
//蜂鸣器标志位
BuClk=1'b0;
//蜂鸣器的控制管脚,低电平为发声音
Buzzer=1'b1;
end
end
//--------抢答模块-------
begin
if(EnFlat==1'b1)
begin
//如果按键1按下
if(inputL1==1'b0)
begin
//禁止其他选手抢答
EnFlat=1'b0;
//选手标志位改变，用于加减分数模块
answer=3’d1;
//静态数码管显示序号'1' ，及显示选手对应的组号
Led2=8'hf9;
//指示蜂鸣器发声
BuClk=1'b1;
end
//如果按键2按下
else if(inputL2==1'b0)
begin
//禁止其他选手抢答
EnFlat=1'b0;
answer=3’d2;
Led2=8'ha4;
BuClk=1'b1;
end
//如果按键3按下
else if(inputL3==1'b0)
begin
//禁止其他选手抢答
EnFlat=1'b0;
answer=3’d3;
Led2=8'hb0;
BuClk=1'b1;
end
//如果按键4按下
else if(inputL4==1'b0)
begin
//禁止其他选手抢答
EnFlat=1'b0;
answer=3’d4;
Led2=8'h99;
BuClk=1'b1;
end
end
end
//-------------------加减分数模块----------------
//第一组加减分
if(answer ==3’d1)
begin
if(add)
score1=score1+1;
//当主持人判定选手的回答正确时，按下add键进行加分操作else
if(stu)
score1=score1-1;
//当主持人判定选手的回答错误时，按下stu键进行减分操作
score=score1;//把第一组的分数赋值给分数寄存器
end
//第二组加减分
if(answer ==3’d2)
begin
if(add)
score2=score2+1;
//当主持人判定选手的回答正确时，按下add键进行加分操作else
if(stu)
score2=score2-1;
//当主持人判定选手的回答错误时，按下stu键进行减分操作
score=score2;
end
//第三组加减分
if(answer ==3’d3)
begin
if(add)
score3=score3+1;
//当主持人判定选手的回答正确时，按下add键进行加分操作
else
if(stu)
score3=score3-1;
//当主持人判定选手的回答错误时，按下stu键进行减分操作
score=score3;
end
//第四组加减分
if(answer ==3’d4)
begin
if(add)
score4=score4+1;
//当主持人判定选手的回答正确时，按下add键进行加分操作else
if(stu)
score4=score4-1;
//当主持人判定选手的回答错误时，按下stu键进行减分操作
score=score4;
end
//-----------------倒计时模块--------------------
begin
if(EnFlat==1'b1)
begin
if(cnt!=32'd4*******)//计时实现1HZ分频
cnt=cnt+32'd1;
else
begin
cnt=32'd0;
Led1=8'b11111111<<1'b1;//Led1左移一个单位，实现一秒的倒计时
end
end
if(Led1==8'b0)//倒计时结束还没有按键按下，则抢答停止且蜂鸣器响EnFlat=1'b0;
BuClk=1'b1;
end
//----------蜂鸣器模块-----------------
//当蜂鸣器标志位置1时
//进入此蜂鸣器处理程序
begin
if(BuClk==1'b1)
begin
//蜂鸣器发声
Buzzer=1'b0;
//延时变量加1
BuL = BuL + 8'd1;
//当到达延时的时间时关掉蜂鸣器
if(BuL==8'd255)
begin
//延时变量复位
BuL=8'd0;
//蜂鸣器标志位复位
BuClk=1'b0;
//蜂鸣器停掉
Buzzer=1'b1;
end
end
end
//-------------重置模块----------------
//按下clr键以后各组参数重置，整个比赛重新开始
if(clr)
begin
//重置各个标志位和参数
EnFlat=1'b1;
//重置时8个Led灯全亮
Led1=8'b11111111;
//选手号静态数码管的控制端,有8位
Led2=8'b11111111;
//选手分数显示数码管重置
Led3=8'b11111111;
//蜂鸣器标志位重置
BuClk=1'b0;
//蜂鸣器的控制管脚重置,低电平为发声音
Buzzer=1'b1;
//各组分数重置
score1=4’d5;
score2=4’d5;
score3=4’d5;
score4=4’d5;
//分数显示寄存器重置
answer=8’hff;
end
//-----------数码显示模块------------
begin
case(score)
4'h0: Led3 = 8'hc0; //显示0
4'h1: Led3 = 8'hf9; //显示1
4'h2: Led3 = 8'ha4; //显示2
4'h3: Led3 = 8'hb0; //显示3
4'h4: Led3 = 8'h99; //显示4
4'h5: Led3 = 8'h92; //显示5
4'h6: Led3 = 8'h82; //显示6
4'h7: Led3 = 8'hf8; //显示7
4'h8: Led3 = 8'h80; //显示8
4'h9: Led3 = 8'h90; //显示9
4'ha: Led3 = 8'hbf; //显示-
default:Led3 = 8'hff; //不显示endcase
end
end
endmodule
基于FPGA的Verilog HDL数字钟设计 专业班级姓名学号 一、实验目的 1.掌握可编程逻辑器件的应用开发技术——设计输入、编译、仿真和器件编程； 2.熟悉一种EDA软件使用； 3.掌握Verilog设计方法； 4.掌握分模块分层次的设计方法； 5.用Verilog完成一个多功能数字钟设计; 6.学会FPGA的仿真。 二、实验要求 ?功能要求： 利用实验板设计实现一个能显示时分秒的多功能电子钟，基本功能： 1)准确计时，以数字形式显示时、分、秒，可通过按键选择当前显示时间范围模式； 2)计时时间范围00:00:00－23:59:59 3)可实现校正时间功能； 4)可通过实现时钟复位功能：00:00:00 扩展功能： 5)定时报：时间自定(不要求改变)，闹1分钟(1kHz)---利用板上LED或外接电路实现。 6)仿广播电台正点报时：XX:59:[51,53,55,57(500Hz);59(1kHz)] ---用板上LED或外接 7)报整点时数：XX:00:[00.5-XX.5](1kHz)，自动、手动---用板上LED或外接 8)手动输入校时； 9)手动输入定时闹钟； 10)万年历； 11)其他扩展功能； ?设计步骤与要求： 1)计算并说明采用Basys2实验板时钟50MHz实现系统功能的基本原理。 2)在Xilinx ISE13.1 软件中，利用层次化方法，设计实现模一百计数及显示的电路系 统，设计模块间的连接调用关系，编写并输入所设计的源程序文件。 3)对源程序进行编译及仿真分析（注意合理设置，以便能够在验证逻辑的基础上尽快 得出仿真结果）。 4)输入管脚约束文件，对设计项目进行编译与逻辑综合，生成下载所需.bit文件。 5)在Basys2实验板上下载所生成的.bit文件，观察验证所设计的电路功能。
基于FPGA的电子抢答器的程序设计 摘要 随着科学技术日新月异，文化生活日渐丰富，在各类竞赛、抢答场合电子抢答器已经作为一种工具得到了较为广泛的应用。顾名思义，电子抢答器是一种通过抢答者的指示灯显示、数码显示和警示显示等手段准确、公正、直观地判断出最先获得发言权选手的设备。 此次设计有4组抢答输入，每组设置一个抢答按钮供抢答者使用。电路具有第一抢答信号的鉴别和锁存功能。当第一抢答者按下抢答开关时，该组指示灯亮以示抢答成功。同时，电路也具备自锁功能，保证能够实现在一路成功抢答有效后，其他三路均不能抢答。本设计基于VHDL语言，采用FPGA为控制核心，并结合动手实践完成，具有电路简单、操作方便、灵敏可靠等优点。该四路抢答器使用VHDL硬件描述语言进行编程，分为七个模块：判断模块，锁存模块，转换模块，扫描模块，片选模块，定时报警模块和译码模块。编程完成后，使用QuartersII工具软件进行编译仿真验证。 关键词：VHDL，FPGA，四路抢答器，仿真
目录 1 概述 (1) 1.1 设计背景 (1) 1.2 抢答器现状 (1) 1.3 本论文主要完成的工作 (1) 1.4 设计心得 (2) 2 开发工具简介 (3) 2.1 VHDL语言简介 (3) 2.2 FPGA开发过程与应用 (4) 2.2.1 FPGA发展历程及现状 (4) 2.2.2 FPGA工作原理 (4) 2.2.3 FPGA开发流程 (5) 2.3 Quartus II软件 (6) 3系统设计 (8) 3.1 系统设计要求 (8) 3.2 系统设计方案 (8) 3.2.1 系统硬件设计方案 (8) 3.2.2 系统软件设计方案 (8) 3.3.3 系统原理详述 (10) 4 电路程序设计及仿真 (12) 4.1 抢答锁存模块设计 (12) 4.1.1 VHDL源程序 (12) 4.1.2 抢答锁存电路的模块 (13) 4.2 仿真 (14) 总结 (15) 致谢 (17) 参考文献 (18)
电气及自动化课程设计报告 题目：基于PLC的六路抢答器系统设计 课程：PLC原理与应用 学生姓名： 学生学号： 年级：14级 专业：自动化 班级：2班
指导教师： 机械与电气工程学院制 2017年6月 目录 1课程设计的任务和要求 (1) 1.1课程设计的任务 (1) 1.2课程设计的要求 (1) 2.PLC控制器的原理与组成 (1) 2.1PLC硬件系统 (1) 2.2PLC工作原理 (3) 2.3六人抢答器基本组成 (4) 2.4六人抢答器工作原理 (4) 3六人抢答器系统设计方案制定 (5) 3.1PLC选型 (5) 3.2六人抢答器系统的I/O口分配 (6) 4六人抢答器系统的软件设计 (7) 4.1PLC编程语言 (7) 4.2抢答器系统程序 (7)
4.2.1主持人控制端 (7) 4.2.2抢答成功与抢答犯规指示灯显示 (9) 4.2.3七段数码管显示 (9) 4.2.4蜂鸣器电路 (11) 5六人抢答器系统程序仿真 (12) 5.1抢答成功仿真 (12) 5.2抢答犯规及抢答超时仿真 (12) 5.3加减分及数码管显示 (13) 5.4抢答超时 (14) 6总结及心得体会 (14) 参考文献 (15)
基于PLC的六路抢答器系统设计 机械与电气工程学院自动化专业 1课程设计的任务和要求 1.1课程设计的任务 使用西门子S7-200PLC编写程序实现六路抢答器的系统设计并使用仿真软件进行其功能的实现。 1.2课程设计的要求 （1）主持人控制功能，具有开始抢答按钮和复位按钮； （2）主持人未按下开始抢答按钮时抢答为违规抢答，违规指示灯亮，蜂鸣器响； （3）抢答延时，超过20S无人抢答时此题作废，蜂鸣器长鸣； （4）抢答成功后，抢答成功指示灯亮，数码管显示抢答成功的队伍编号； （5）在抢答成功后，主持人根据回答的正确与否可以对该队伍进行加减分控制； （6）每次正确抢答时，只有第一位按下抢答按钮的队伍为有效抢答。 2.PLC控制器的原理与组成 2.1PLC硬件系统 可编程控制器，英文称ProgrammableLogicController，简称PLC。PLC是基于电子计算机，且适用于工业现场工作的电控制器。它源于继电控制装置，但它不像继电装置那样，通过电路的物理过程实现控制，而主要靠运行存储于PLC内存中的程序，进行入出信息变换实现控制。PLC基于电子计算机，但并不等同于普通计算机。普遍计算机进行入出信息变换，多只考虑信息本身，信息的入出，只要人机界面好就可以了。而PLC则还要考虑信息入出的可靠性、实时性，以及信息的使用等问题。特别要考虑怎么适应于工业环境，如便于安装，抗干扰等问题[1]。
课程设计报告 专业班级 课程 FPGA/CPLD原理及应用题目四路电子抢答器设计学号 姓名 同组人 成绩 2013年5月
一、设计目的 1.进一步掌握QUARTUSⅡ软件的使用方法； 2.会使用VHDL语言设计小型数字电路系统； 3.掌握应用QUARTUSⅡ软件设计电路的流程； 4.掌握电子抢答器的设计方法。 二、设计要求 1.系统总体设计 （1）设计一个可以容纳四组参赛队进行比赛的电子抢答器。 （2）具有第一抢答信号的鉴别和锁存功能。在主持人发出抢答指令后，若有参赛者按抢答器按钮，则该组指示灯亮，显示器显示出抢答者的组别。同时，电路处于自锁存状态，使其他组的抢答器按钮不起作用。 （3）具有计时功能。在初始状态时，主持人可以设置答题时间的初始值。在主持人对抢答组别进行确认，并给出倒计时记数开始信号以后，抢答者开始回答问题。此时，显示器从初始值开始倒计时，计到0时停止计数，同时扬声器发出超时警报信号。若参赛者在规定的时间内回答完问题，主持人可以给出计时停止信号，以免扬声器鸣叫。 （4）具有计分功能。在初始状态时，主持人可以给每组设置初始分值。每组抢答完毕后，由主持人打分，答对一次加1分，答错一次减1分。 （5）设置一个系统清除开关，该开关由主持人控制。 （6）具有犯规设置电路。超时抢答者，给予鸣喇叭警示，并显示规范组别。 2.设计方案 系统的输入信号有：各组的抢答按钮A、B、C、D，系统允许抢答信号STA，系统清零信号RST，计分时钟信号CLK，加分按钮端ADD、en，减分端SUB、sta，计时使能端en时钟信号clk,复位rst；系统的输出信号有：四个组抢答成功与否的指示灯控制信号输出口可用a1、b1、c1、d1表示，四个组抢答时的计时数码显示控制信号，抢答成功组别显示的控制信号，各组计分显示的控制信号。整个系统至少有三个主要模块：抢答鉴别模块；抢答计时模块；抢答计分模块，其他功能模块（输出显示模块）。 3.如图为流程图： 开始→抢答→抢答鉴别→回答→加减分数→显示↑↑ 倒计时倒计时 犯规抢答或抢答后答题时间超时鸣喇叭警告。
五层楼电梯运行控制逻辑设计 摘要：电梯是高层建筑不可缺少的运输工具，用于垂直运送乘客和货物，传统的电梯控制系统主要采用继电器，接触器进行控制，其缺点是触点多，故障率高、可靠性差、维修工作量大等，本设计根据电梯自动控制的要求利用Verilog语言编写并完成系统设计，在利用软件仿真之后，下载到了FPGA上进行硬件仿真。FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了之前的可编程器件门电路数有限及速度上的缺点。 关键词：电梯控制FPGA Verilog软件设计硬件设计 在当今社会，随着城市建设的不断发展，高层建筑的不断增多，电梯作为高层建筑中垂直运行的交通工具已与人们的日常生活密不可分。目前电梯控制系统主要有三种控制方式：继电路控制系统（早期安装的电梯多位继电器控制系统），FPGACPLD [1] 的控制系统、微机控制系统。继电器控制系统由于故障率高、可靠性差、控制方式不灵活以及消耗功率大等缺点，目前已逐渐被淘汰，而微机控制系统虽在智能控制方面有较强的功能，但也存在抗扰性差，系统设计复杂，一般维修人员难以掌握其维修技术等缺陷。而FPGACPLD控制系统由于运行可靠性高，使用维修方便，抗干扰性强，设计和调试周期较短等优点 [2] ，倍受人们重视等优点，已经成为目前在电梯控制系统中使用最多的控制方式，目前也广泛用于传
统继电器控制系统的技术改造。 随着现代化城市的高度发展，每天都有大量人流及物流需要输送，因此在实际工程应用中电梯的性能指标相当重要，主要体现在：可靠性，安全性，便捷快速性。电梯的可靠性非常重要，直接或间接的影响着人们的生产，生活，而电梯的故障主要表现在电力拖动控制系统中，因此要提高可靠性也要从电力拖动控制系统入手。 本次设计尝试用Verilog实现电梯控制器部分，进行了多层次的电梯控制，也进行了软件及硬件上的仿真验证，时序分析以保证设计的正确。在设计中先用软件进行模拟仿真，然后又下载到FPGA开发板上进行硬件仿真，以确保设计的正确性。 1电梯的设计分析 1.1 系统的需求分析及系统描述 设计一个电梯运行控器，该电梯有5层楼，设计的电梯调度算法满足提高服务质量、降低运行成本的原则；电梯的内部有一个控制面板,它负责按下请求到的楼层,并且显示当前尚未完成的目的地请求,当到达该楼层以后自动撤销本楼层的请求,即将面板灯熄灭；除1层和5层分别只有上和下按钮外，其余每个楼层（电梯门口旁）的召唤面板都有两个按钮，分别指示上楼和下楼请求。当按下后，对应按钮灯亮。如果电梯已经到达该楼层，按钮灯熄灭；电梯的外部面板会显示电梯当前所在的楼层,及上行还是下行(暂停显示刚才运行时的状态)；电梯向一个方向运行时，只对本方向前方的请求进行应答，直到本方向前方无请求时，才对反方向的请求进行应答。当前内部控制面板上有的请求,只要经过所在楼层均会立即响应.
毕业设计 题目基于PLC控制的四路智能抢答器系别电气工程系系 专业电气自动化 班级 姓名 学号 指导教师 日期 2010年12月
设计任务书 设计题目： 基于PLC控制的四路智能抢答器 设计要求： 1.抢答器可同时供4组以下选手参加比赛。 2.给竞赛主持人设置了3个控制按钮，用来控制开始.复位.停止。 3.每当主持人发出开始抢答指令后，选手按下抢答器按钮，则数码管就显示编号，同时绿色指示灯亮，音响电路发出声响提示信号（持续三秒），选手答题完毕后，由主持人按下复位按钮，系统开始下一轮抢答。 4.违规抢答：若选手在未开始抢答时提前抢答了，则视为违规，违规时数码管显示其编号同时红灯亮音响电路发出声响。 5.抢答限时：当主持人按下抢答器按钮时定时器T0开始计时（设定15秒）若15秒限制到时仍无人抢答则黄灯亮音响电路发出声响，以示选手放弃该题。 6.答题限时：在抢答成功后，主持人按下答题计时按钮，同时数码管显示答题倒计时时间，此设定为30秒，选手必须在设定时间内完成答题，否则，音响电路发出超时报警信号。 设计进度要求： 第一周：确定题目，查阅相关资料。 第二周：根据设计要求分析PLC声光智能抢答器的工作原理。 第三周: 收集PLC声光智能抢答器的资料,对硬件进行设计。 第四周：从整体出发对PLC声光智能抢答器软件进行设计。 第五、六周：进行上机调试程序，找出问题，进行修改，并改进设计。 第七、八周：撰写毕业设计论问，进行毕业答辩。 指导教师（签名）
摘要 PLC四路智能抢答器是最简单竞赛抢答系统，具有结构简单、操作方便、安全可靠、造价低、发展前景广阔、功能强大等优点。抢答器广泛用于电视台娱乐性质的竞赛抢答活动，为竞赛增添了刺激性，在精神上丰富了人们的业余生活。抢答器在竞赛中能准确、公正、直观地判断出第1抢答者。通过抢答器的指示灯显示、数码显示和警示蜂鸣等手段指示出第1抢答者。 在PLC的三种编程语言中，梯形图和语句表是PLC最基本的、最常用的编程语言。本次设计是利用PLC（Programmable Logic Controller）对四路智能抢答器进行控制。考虑到只是对四组智能抢答器进行控制，则输入端口需要7个，输出端口需要23个，所以需要有一个CPU226的模块和两个EM222数字量扩展模块，考虑到要实现声光功能需要两个喇叭和四个指示灯。由于抢答时要显示组号和倒计时故还需要三个数码管，以上的器件价格不贵并且容易买到，另外PLC具有可靠性高、体积小、通用性、使用方便等优点，因此，我决定选用S7-200系列系列的CPU226和数字量扩展模块EM222作为本次设计的PLC控制的四路智能抢答器的主要模块。 关键词：智能抢答，声光显示，PLC，自动控制
基于FPGA的多路数字抢答器的设计 摘要：本文主要介绍了以FPGA为基础的八路数字抢答器的设计，首先对各模块的功能进行分配，此次设计主要有七个模块，依次为分频模块、抢答模块、加减分模块、倒计时模块、设置倒计时模块、蜂鸣器模块和数字显示模块。主持人按下开始键可以实现抢答开始，选手号的显示，加减分模块，积分的显示，积分的重置，并启动倒计时模块；若有选手犯规或者倒计时记到五秒，停止倒计时，开启蜂鸣器，并为进入加减分模块做准备。此次设计程序用Quartus II12.0为软件开发平台，用Verilog语言来编写，使用模块化编程思想，自上向下，通过寄存器变量来控制各个模块的运行。本次设计采用FPGA来增强时序的灵活性，由于FPGA的I/O端口资源丰富，可以在此基础上稍加修改可以增加很多其他功能的抢答器，因此后期可塑性很强，因为核心是FPGA芯片，外围电路比较简单，可靠性强、运算速度高，因此便于维护，并且维护费用低。 关键词：FPGA、抢答器、倒计时、犯规报警、加减分、显示 目录 第一章绪论................. . (2) 第二章 FPGA原理及相关开发工具软件的介绍 (3) 2.1 FPGA的简介..... . (3) 2.1.1 FPGA的发展与趋势......... .. (3) 2.1.2 FPGA的工作原理及基本特点 (4) 2.1.3 FPGA的开发流程 (5) 2.1.4 FPGA的配置... . (5) 2.2 软件介绍............... .. (6) 2.2.1 Verilog HDL的介绍........... .. (6)
2.2.2 Quartus II软件.................... .. (7) 第三章数字抢答器系统设计方案和主要模块 (8) 3.1 功能描述及设计架构...... .. (8) 3.2 抢答器程序流程图以及各模块代码分析 (10) 3.2.1 抢答器程序结构及主程序流程图 (10) 3.2.2 秒分频模块 (15) 3.2.3 倒计时以及倒计时剩5S时报警模块...... 错误！未定义书签。 3.2.4 倒计时显示及倒数计时设置显示模块 (20) 3.2.5 选手号显示及违规报警模块 (26) 3.2.6倒计时设置模块 (30) 3.2.7顶层模块 (35) 3.3 硬件电路 (37) 3.3．1 按键电路图 (38) 3.3．2 数码管显示电路图 (38) 3.3．2 蜂鸣器电路图 (39) 第四章管脚分配及功能 (40) 第五章总结 (41) 参考文献 (418) 第一章绪论 1.1 课题研究背景 随着社会的发展，各种竞赛比赛日益增多，抢答器以它的方便快捷、直观反映首先取得发言权的选手等优点，深受比赛各方的辛睐，市场前景一片大好。另一方面随着电子科技的发展，抢答器的功能以及实现方式也越来越多，产品的可靠性以及准确性也越来越强。能够实现多路抢答器功能的方式有很多种，主要包括前期的数字电路、模拟电路以及数字电路与模拟电路组合的方式，但是这种方
一、概述 1.1 电子密码锁的现状 随着我国对外开放的不断深入，高档建筑发展很快，高档密码锁具市场的前景乐观。我国密码锁具行业对密码锁具高新技术的投入正逐年增大，高档密码锁的市场需求也逐年增加。在安防工程中，锁具产品是关系到整个系统安全性的重要设备，所以锁具产品的优劣也关系了整个安防工程的质量和验收。 目前，市场上比较先进的智能电子密码锁分别有：IC卡电子密码锁、射频卡式电子密码锁、红外遥控电子密码锁、指纹识别电子密码锁和瞳孔识别电子密码锁等。IC卡电子密码锁成本低，体积小，卡片本身无须电源等优点占领了一定的市场份额，但是由于有机械接触，会产生接触磨损，而且使用不太方便，在一定程度上限制了它的应用；射频卡式电子密码锁是非接触式电子密码锁，成本也不太高，体积跟IC卡密码锁相当，卡片使用感应电源，重量很轻，技术成熟，受到了广泛的欢迎，但是与IC卡电子密码锁相比，成本偏高；指纹识别电子密码锁和瞳孔识别电子密码锁可靠性很高，安全性是目前应用系统中最高的，但是成本高昂，还没进入大众化使用阶段。 在国外，美国、日本、德国的电子密码锁保密性较好，并结合感应卡技术，生物识别技术，使电子密码锁系统得到了飞跃式的发展。这几个国家的密码锁识别的密码更复杂，并且综合性比较好，已经进入了成熟期，出现了感应卡式密码锁，指纹式密码锁，虹膜密码锁，面部识别密码锁，序列混乱的键盘密码锁等各种技术的系统，它们在安全性，方便性，易管理性等方面都各有特长，新型的电子密码锁系统的应用也越来越广。 基于FPGA的电子密码锁是新型现代化安全管理系统，它集微机自动识别技术和现代安全管理措施为一体，它涉及电子，机械，计算机技术，通讯技术，生物技术等诸多新技术。它是解决重要部门出入口实现安全防范管理的有效措施，适用各种场合，如银行、宾馆、机房、军械库、机要室、办公间、智能化小区、工厂、家庭等。 在数字技术网络技术飞速发展的今天，电子密码锁技术得到了迅猛的发展。它早已超越了单纯的门道及钥匙管理，逐渐发展成为一套完整的出入管理系统。它在工作环境安全、人事考勤管理等行政管理工作中发挥着巨大的作用。在该系统的基础上增加相应的辅助设备可以进行电梯控制、车辆进出控制，物业消防监控、餐饮收费、私家车库管理等，真正实现区域内一卡智能管理。
课程设计说明书 题目名称：四组抢答器plc课程设计 系部：机械工程系 专业班级：机械化13-1班 学生姓名： 学号：2013233 指导教师：全瑞琴 完成日期：2017年1月8号
新疆工程学院 课程设计评定意见 设计题目四组抢答器plc课程设计 系部机械工程系专业班级机械化13-1班学生姓名学生学号2013233 评定意见： 评定成绩： 指导教师（签名）：年月日
（此页背书） 评定意见参考提纲： 1、学生完成的工作量与内容是否符合任务书的要求。 2、学生的勤勉态度。 3、设计或说明书的优缺点，包括：学生对理论知识的掌握程度、实践工作能力、表现出的创造性和综合应用能力等。
新疆工程学院 机械工程系系(部)课程设计任务书 2015-2016 学年第一学期2016 年 1 月10日 教研室主任（签名）系（部）主任（签名）
摘要 随着微处理器、计算机和数字通讯技术的飞速发展，计算机控制已扩展到了所有控制领域。而实用抢答器的这一产品是各种竞赛活动中不可缺少的设备，无论是学校、工厂、军队还是益智性电视节目，都会举办各种各样的智力竞赛，都会用到抢答器。目前市场上已有的各种各样的智力竞赛抢答器绝大多数是早期设计的，本设计要求就是利用PLC作为核心部件进行逻辑控制及信号的产生，用PLC本身的优势使竞赛真正达到公正、公平、公开。设计是利用PLC(Programmable Logic Controller)对PLC控制的四路智力抢答器进行控制。首先选择这个题目之后我对本次设计进行了全面的思考。使自己对本次设计有一个大致的总体思路然后仔细分析PLC控制的四路智力抢答器的工作原理以及它的一些工作过程分析后得 出它主要需要完成主持人的控制、选手的抢答、报警、计时及输出显示功能等。考虑到只是PLC控制的四路智力抢答器则输出端口需要9个,输入端口需要6个,由于PLC具有可靠性高、体积小、通用性、使用方便等优点因此我决定选用SIMATIC S7-200 系列的CPU226和数字量扩展模块EM223作为本次设计的PLC。具有方便灵活维护使用方便等特点。 关键词: 可编程控制器抢答器 PLC 模拟电路数字电路
module qiangda4(clk,clr,inputEn,add,stu,inputL1,inputL2,inputL3,inputL4,Led1 ,Led2,Led3,Buzzer); // 开始声明各个端口 //输入口 input clk,clr,inputEn,add,stu,inputL1,inputL2,inputL3,inputL4; //输出口 output [0:7] Led1; //倒计时时使用的LED控制端 output [0:7] Led2; //数码管控制端 output [0:7] Led3; //分数显示数码管控制端 output Buzzer; //蜂鸣器 //各个寄存器变量声明 reg [0:7] Led1; reg [0:7] Led2; reg [0:7] Led3; reg cnt=32'b0; reg Buzzer; reg score=4’hf;//分数显示寄存器 //配置寄存器,EnFlat是表明开始抢答的标志位 reg EnFlat=1'b0; //BuClk是蜂鸣器的标志位 reg BuClk=1'b0; //BuL是做蜂鸣器的延时用 reg [0:7]BuL=8'd0; //抢答选手标志位 reg answer=3’d0; //各组分数标志位 reg score1=4’d5; reg score2=4’d5; reg score3=4’d5; reg score4=4’d5; //------------初始化模块--------------- always @ (posedge clk)//捕捉时钟 begin //初始化各按键并开始抢答 begin if(inputEn==1'b0) begin //初始化各个标志位和参数
基于FPGA的Verilog-HDL数字钟设计--
————————————————————————————————作者：————————————————————————————————日期：
基于FPGA的Verilog HDL数字钟设计 专业班级姓名学号 一、实验目的 1.掌握可编程逻辑器件的应用开发技术——设计输入、编译、仿真和器件编程； 2.熟悉一种EDA软件使用； 3.掌握Verilog设计方法； 4.掌握分模块分层次的设计方法； 5.用Verilog完成一个多功能数字钟设计; 6.学会FPGA的仿真。 二、实验要求 功能要求： 利用实验板设计实现一个能显示时分秒的多功能电子钟，基本功能： 1)准确计时，以数字形式显示时、分、秒，可通过按键选择当前显示时间范围模式； 2)计时时间范围00:00:00－23:59:59 3)可实现校正时间功能； 4)可通过实现时钟复位功能：00:00:00 扩展功能： 5)定时报：时间自定(不要求改变)，闹1分钟(1kHz)---利用板上LED或外接电路实现。 6)仿广播电台正点报时：XX:59:[51,53,55,57(500Hz);59(1kHz)] ---用板上LED或外接 7)报整点时数：XX:00:[00.5-XX.5](1kHz)，自动、手动---用板上LED或外接
8)手动输入校时； 9)手动输入定时闹钟； 10)万年历； 11)其他扩展功能； 设计步骤与要求： 1)计算并说明采用Basys2实验板时钟50MHz实现系统功能的基本原理。 2)在Xilinx ISE13.1 软件中，利用层次化方法，设计实现模一百计数及显示的电路系 统，设计模块间的连接调用关系，编写并输入所设计的源程序文件。 3)对源程序进行编译及仿真分析（注意合理设置，以便能够在验证逻辑的基础上尽快 得出仿真结果）。 4)输入管脚约束文件，对设计项目进行编译与逻辑综合，生成下载所需.bit文件。 5)在Basys2实验板上下载所生成的.bit文件，观察验证所设计的电路功能。 三、实验设计 功能说明：实现时钟，时间校时，闹铃定时，秒表计时等功能 1.时钟功能：完成分钟/小时的正确计数并显示；秒的显示用LED灯的闪烁做指示； 时钟利用4位数码管显示时分； 2.闹钟定时：实现定时提醒及定时报时，利用LED灯代替扬声器发出报时声音； 3.时钟校时：当认为时钟不准确时，可以分别对分钟和小时位的值进行调整； 4.秒表功能：利用4个数码管完成秒表显示：可以实现清零、暂停并记录时间等功能。 秒表利用4位数码管计数； 方案说明：本次设计由时钟模块和译码模块组成。时钟模块中50MHz的系统时钟clk分频产
毕业设计设计任务书 设计题目: 基于PLC四路抢答器的设计 设计要求: 1. 抢答器可同时供四组选手参加比赛 2. 主持人有三个控制按钮，用来控制抢答开始、复位和答题计时的开始。 3．每当主持人发出开始抢答指令后，那组选手最先按下抢答按钮，则数码管1就显示该组的编号，同时绿色指示灯亮，音响电路给出信箱提示信号（持续3S），以指示抢答成功，并对其后的抢答信号不再响应。选手答题完毕后，由主持人按下复位按钮，系统才能开始下一轮抢答。 4．违规抢答：若选手在未开时抢答试题时抢答了，则视为违规，违规时数码管1显示其编号，同时红灯亮，音响电路发出声响。 5．抢答限时：当主持人按下开始按钮后，定时器T0开始计时（设定30S）。若30S时限到仍无人抢答，则黄灯亮、音响电路3发出声响，以示选手放弃该题。 6．答题限时：在抢答成功后，主持人按下答题计时开始按钮，同时数码管2、3上显示答题倒计时时间（该时间设定为50S），选手必须在设定的时间内完成答题。否则，音响电路发出答题超时报警信号 设计进度要求: 第一、二周：确定题目,查阅资料，根据要求分析抢答器的设计、工作原理。 第三、四周：根据工作原理画流程图并编译梯形图，并进行硬件设计。 第五、六周：对软件设计，进行上机调试,找出问题,进行修改,并改进设计。 第七、八周：撰写论文,毕业答辩。 指导教师（签名）
摘要 近年来随着科技的飞速发展， PLC的应用不断地走向深入，同时带动传统的控制检测技术的不断更新，可编程控制器由于其优良的控制性能，极高的可靠性，在各行各业中的应用日益广泛普及。对于抢答器其广泛用于电视台、商业机构、企事业工会组织、俱乐部及学校等单位组织举办各种知识、技术竞赛及文娱活动时作抢答之用，为竞赛增添了刺激性、娱乐性，在一定程度上丰富了人们的业余生活，并且给人的视觉效果非常好，是各单位开展素质教育、精神文明、娱乐活动的必备产品。 本次设计是利用PLC（Programmable Logic Controller）对PLC控制的四路智力抢答器进行控制。首先，选择这个题目之后，我对本次设计进行了全面的思考。使自己对本次设计有一个大致的总体思路，然后仔细分析PLC控制的四路智力抢答器的工作原理，以及它的一些工作过程，分析后得出它主要需要完成主持人的控制、选手的抢答、报警、计时及输出显示功能等。考虑到只是PLC控制的四路智力抢答器则输出端口需要25个，输入端口需要7个，由于PLC具有可靠性高、体积小、通用性、使用方便等优点，因此，我决定选用SIMATIC S7-200 系列的CPU226和数字量扩展模块EM223作为本次设计的PLC。具有方便灵活，维护使用方便等特点。 关键词：智力控制，四路抢答器， PLC
单片机课程设计 预习报告 班级：建电141 姓名：付鹏鑫 学号：1412032031 设计题目：四位竞赛抢答器系统设计设计时间：2016.01.03~01.07 评定成绩： 评定教师：
目录 摘要 -------------------------------------------------------------------- 错误！未定义书签。 一、任务分析： -------------------------------------------------------------------------------- 3 二、总体方案： -------------------------------------------------------------------------------- 4 2.1 可行方案--------------------------------------------------- 错误！未定义书签。 2.2 方案设计--------------------------------------------------- 错误！未定义书签。 三、硬件设计： -------------------------------------------------------------------------------- 8 3.1 电路原理图 --------------------------------------------------------------------------- 8 1.AT89C51简介 ------------------------------------------------------------------------ 10 2.PCF8591简介 --------------------------------------------------------------------------- 9 3.RESPACK8及RX8简介 (12) 3.2 器件选择--------------------------------------------------- 错误！未定义书签。 四、软件设计： ---------------------------------------------------- 错误！未定义书签。 4.1程序处理流程 --------------------------------------------- 错误！未定义书签。 4.2 程序流程图 ----------------------------------------------- 错误！未定义书签。 4.3 程序介绍--------------------------------------------------- 错误！未定义书签。 五、调试过程： ------------------------------------------------------------------------------ 22 5.1 调试步骤----------------------------------------------------------------------------- 22 六、参考文献： ---------------------------------------------------- 错误！未定义书签。 错误！未定义书签。 摘要：抢答器作为一种工具，已广泛应用于各自智力与知识竞赛场合。本设计是基于C52单片机系统的四路抢答器。考虑到其限时回答功能，
基于PLC的四路抢答器设计报告
河南农业大学 《PLC生产实训》 报告 实训题目：基于PLC的智力竞赛抢答器 学院：理学院 班级：电子信息科学与技术一班 组员：相贺鹏、朱泽雷、张少华 指导教师：腾红丽 成绩： 时间：2014 年12 月30 日至2015 年1 月4 日
一、实训目的 《PLC 生产实训》是一门实践课程。本实训是配合《可编程控制器原理及应用》课程教学大纲、要求和课程实施计划展开。通过本课程的实训，使学生在学习了西门子S7-200系列PLC 理论知识的基础上，通过上机编程和程序调试实训，进一步提高S7-200系列PLC 的应用能力；了初步掌握PLC 控制系统的分析、设计能力；掌握PLC 的基本原理和选型应用方法，能够根据设备的工艺过程和控制要求正确选用可编程控制器及配套的常用功能模块。通过实习，要求学生能熟练掌握PLC 的理论知识和实验中所掌握的实践知识，能正确地进行系统设计，并通过实验使学生获得软件设计的初步能力。在实习的全过程中，培养学生勤奋学习、求真、求实的科学品德，培养学生的动手能力、观察能力、查阅文献能力、思维能力、想象能力、表达能力，为今后从事相关的专业技术工作打下基础。 二、实训要求 PLC 实训是对综合应用能力的培养，因此在实训过程中要求能够主动思考，积极参与。 每个同学必须做到的是：根据工艺要求，分析控制要求，设计控制程序，然后再进行 编程、调试，以满足加工所要求的基本工艺过程。 个别有能力的同学可以在原有控制要求的基础上进一步完善相应的控制环节，或者结 合实际（例如根据控制的某些特点），提出合理化建议并编程实现。 三、实训内容 基于PLC 的智力竞赛抢答器，其系统控制流程图如图1所示: 电路
摘要 本文介绍了一种采用EDA技术，在QuartusII工具软件环境下用VHDL语言编写的数码显示8路抢答器的电路组成、设计思路及功能。 抢答器同时供8名选手或8个代表队比赛，分别用8个按钮[1]~[8]表示。设置一个系统清除和抢答控制开关，该开关由主持人控制。抢答器具有锁存与显示功能，即选手按动按钮，锁存相应的编号，扬声器发出声响提示，并在七段数码管上显示选手号码。选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。 系统主芯片采用EP2C35F484C8，由基本时钟发生电路模块，复位电路模块，键盘防抖动模块，键盘扫描模块，数码管驱动模块，报警频率选择模块组成。经编译和仿真所设计的程序，在可编程逻辑器件上下载验证，从而完成抢答器功能。 关键词：抢答器；硬件描述语言；可编程逻辑门阵列；
Abstract This article introduces an EDA technology tools in QuartusII environment using VHDL language digital display 8 answering device circuit design ideas and features. Responder same time for eight players or eight team competition, with eight buttons, respectively [1] ~ [8] said. Setting clear and answer in a system control switch, the switch control by the moderator. Responder has a latch and display, the player press the button, latch the corresponding number, speaker audible prompts, and seven-segment digital tube display in player numbers. Players answer in the implementation of the priority latch, first answer in player numbers has been maintained to host the system cleared. System main chip EP2C35F484C8, from the basic clock circuit module, reset the circuit module, keyboard judder module, the keyboard scan module, a digital control drive module, alarm frequency selection module. The compilation and simulation process is designed, in the programmable logic device to download verification, thus completing the Responder feature. Key words：Responder;Very Hardware Description Language; FPGA;
// megafunction wizard: %ALTPLL% // GENERATION: STANDARD // VERSION: WM1.0 // MODULE: altpll // ============================================================ // File Name: clk_ctrl.v // Megafunction Name(s): // altpll // // Simulation Library Files(s): // altera_mf // ============================================================ // ************************************************************ // THIS IS A WIZARD-GENERATED FILE. DO NOT EDIT THIS FILE! // // 11.0 Build 208 07/03/2011 SP 1 SJ Full Version // ************************************************************ //Copyright (C) 1991-2011 Altera Corporation //Your use of Altera Corporation's design tools, logic functions //and other software and tools, and its AMPP partner logic //functions, and any output files from any of the foregoing //(including device programming or simulation files), and any //associated documentation or information are expressly subject //to the terms and conditions of the Altera Program License //Subscription Agreement, Altera MegaCore Function License //Agreement, or other applicable license agreement, including, //without limitation, that your use is for the sole purpose of //programming logic devices manufactured by Altera and sold by //Altera or its authorized distributors. Please refer to the //applicable agreement for further details. // synopsystranslate_off `timescale 1 ps / 1 ps // synopsystranslate_on moduleclk_ctrl ( areset, inclk0, c0, c1, c2,
设计任务书 设计题目: 基于PLC四路抢答器的设计 设计要求: 1. 抢答器可同时供四组选手参加比赛 2. 主持人有三个控制按钮，用来控制抢答开始、复位和答题计时的开始。 3．每当主持人发出开始抢答指令后，那组选手最先按下抢答按钮，则数码管1就显示该组的编号，同时绿色指示灯亮，音响电路给出信箱提示信号（持续3S），以指示抢答成功，并对其后的抢答信号不再响应。选手答题完毕后，由主持人按下复位按钮，系统才能开始下一轮抢答。 4．违规抢答：若选手在未开时抢答试题时抢答了，则视为违规，违规时数码管1显示其编号，同时红灯亮，音响电路发出声响。 5．抢答限时：当主持人按下开始按钮后，定时器T0开始计时（设定30S）。若30S时限到仍无人抢答，则黄灯亮、音响电路3发出声响，以示选手放弃该题。 6．答题限时：在抢答成功后，主持人按下答题计时开始按钮，同时数码管2、3上显示答题倒计时时间（该时间设定为50S），选手必须在设定的时间内完成答题。否则，音响电路发出答题超时报警信号 设计进度要求: 第一、二周：确定题目,查阅资料，根据要求分析抢答器的设计、工作原理。 第三、四周：根据工作原理画流程图并编译梯形图，并进行硬件设计。 第五、六周：对软件设计，进行上机调试,找出问题,进行修改,并改进设计。 第七、八周：撰写论文,毕业答辩。 指导教师（签名）
摘要 近年来随着科技的飞速发展， PLC的应用不断地走向深入，同时带动传统的控制检测技术的不断更新，可编程控制器由于其优良的控制性能，极高的可靠性，在各行各业中的应用日益广泛普及。对于抢答器其广泛用于电视台、商业机构、企事业工会组织、俱乐部及学校等单位组织举办各种知识、技术竞赛及文娱活动时作抢答之用，为竞赛增添了刺激性、娱乐性，在一定程度上丰富了人们的业余生活，并且给人的视觉效果非常好，是各单位开展素质教育、精神文明、娱乐活动的必备产品。 本次设计是利用PLC（Programmable Logic Controller）对PLC控制的四路智力抢答器进行控制。首先，选择这个题目之后，我对本次设计进行了全面的思考。使自己对本次设计有一个大致的总体思路，然后仔细分析PLC控制的四路智力抢答器的工作原理，以及它的一些工作过程，分析后得出它主要需要完成主持人的控制、选手的抢答、报警、计时及输出显示功能等。考虑到只是PLC控制的四路智力抢答器则输出端口需要25个，输入端口需要7个，由于PLC具有可靠性高、体积小、通用性、使用方便等优点，因此，我决定选用SIMATIC S7-200 系列的CPU226和数字量扩展模块EM223作为本次设计的PLC。具有方便灵活，维护使用方便等特点。 关键词：智力控制，四路抢答器， PLC