第六章存储器系统
本章主要讨论内存储器系统，在介绍三类典型的半导体存储器芯片的结构原理与工作特性的基础上，着重讲述半导体存储器芯片与微处理器的接口技术。
6.1 重点与难点
本章的学习重点是8088的存储器组织；存储芯片的片选方法（全译码、部分译码、线选）；存储器的扩展方法（位扩展、字节容量扩展）。主要掌握的知识要点如下：
6.1.1 半导体存储器的基本知识
1.SRAM、DRAM、EPROM和ROM的区别
RAM的特点是存储器中信息能读能写，且对存储器中任一存储单元进行读写操作所需时间基本上是一样的，RAM中信息在关机后立即消失。根据是否采用刷新技术，又可分为静态RAM（SRAM）和动态RAM（DRAM）两种。SRAM是利用半导体触发器的两个稳定状态表示“1”和“0”；DRAM是利用MOS管的栅极对其衬间的分布电容来保存信息，以存储电荷的多少，即电容端电压的高低来表示“1”和“0”；ROM的特点是用户在使用时只能读出其中信息，不能修改和写入新的信息；EPROM可由用户自行写入程序和数据，写入后的内容可由紫外线照射擦除，然后再重新写入新的内容，EPROM可多次擦除，多次写入。一般工作条件下，EPROM 是只读的。
2.导体存储器芯片的主要性能指标
（1）存储容量：存储容量是指存储器可以容纳的二进制信息量，以存储单元的总位数表示，通常也用存储器的地址寄存器的编址数与存储字位数的乘积来表示。
（2）存储速度：有关存储器的存储速度主要有两个时间参数：TA：访问时间（Access Time），从启动一次存储器操作，到完成该操作所经历的时间。TMC：存储周期（Memory Cycle），启动两次独立的存储器操作之间所需的最小时间间隔。
（3）存储器的可靠性：用MTBF—平均故障间隔时间（Mean Time Between Failures）来衡量。MTBF越长，可靠性越高。
（4）性能/价格比：是一个综合性指标，性能主要包括存储容量、存储速度和可靠性。
3.半导体存储器的基本结构
半导体存储器的基本结构如下图所示。
4.存储器的数据组织
计算机系统中，作为一个整体的一次存放或取出内存储器的数据称为“存储字”，在现代计算机系统中，特别是微机系统中，内存储器一般都是以字节为单位编址，即一个存储地址对应一个8位存储单元（位）。一个16位的存储字占两个连续的8位存储单元。Intel80x86系统中，16位存储字或32位存储字的地址是2个或4个存储单元中最低端的存储单元中的地址，而此最低端存储单元中存放的是16位或32位字中最低8位。
6.1.2 半导体存储器的结构及典型的半导体存储芯片
1.RAM芯片6116的外特性
6116为2K×8位容量的SRAM芯片，片内有16K存储单元，有11条地址线A10～A0用来寻址2K(2048)个地址；8条数据线I/O1～I/O8,字长8位，2048个地址中的每一个地址对应8个存储单元（位），以8条数据线来实现8位数据的读写；3条控制线分别是片选信号、写允许信号和输出允许信号。
6116的芯片控制信号
I/O引脚方式
H X X 高阻未选中
L L H D OUT 读出
L X L D IN 写入
注：X为任意。
为有效电平是6116能工作的必要条件，相当于使芯片工作的开门信号。在有效的条件下，决定6116读或者写的主要条件是。为低电平时写入6116，为高电平，且为低电平时，从6116读出。
2.DRAM芯片2164的外特性
2164为64×1位容量的DRAM芯片，芯片内部有16条地址线，用来寻址64K个地址；1条数据线。64个地址中的每一地址对应1个存储单元，从1条数据线上实现1位数据的读
写。要实现8位数据传输，必须采用8个2164芯片，由此可组成64KB的内存。
需要注意的是，2164芯片的外部引脚只有8条地址线（A7～A0），片内有地址锁存器，可利用2条控制线（行地址选通）和（列地址选通），先由将8位行地址送到片内行地址锁存器，然后由将后送入的8位列地址送到片内列地址锁存器。而数据线只有2条，一条是输入D IN，一条是输出D OUT。
3.EPROM芯片2732的外特性
2732为4K×8位的EPROM芯片，有12条地址线A11～A0；8条数据线D7～D0；2条控制线；片选信号，用来选择需要读或者编程的芯片；输出允许信号，用来把输出数据送数据线。信号线与编程电源V PP共用二条引线，表示为/V PP。当2732工作于“读”方式时，/V PP接低电平；当2732工作于“编辑”方式时，/V PP接 +21V。而引脚接低电平时，选中该存储器芯片；引脚接高电平时，该EPROM芯片处于低功耗状态。
在2732与CPU连接时，引脚同地址译码器输出相连，/V PP引脚同CPU的读引脚相连。
6.1.3 存储器与CPU的连接
要求熟练掌握存储器接口的基本技术，特别是数据线的连接、控制信号线的连接、存储器的地址分配及片选问题、CPU与存储器的时序配合问题。
1.典型的3-8线译码器芯片74LS138的应用
74LS138是一个专用的3-8 线译码器，在存储器接口和I/O外设口中得到了广泛的应用。
74LS138有三个输入端A、B、C。三个控制端G1、、，以及8个输出端～。在作为存储器接口的地址译码器中，74LS138的C、B、A通常接CPU的高位地址线中最低3位，高位地址是指向存储器芯片的地址线连接后的地址线，若内存芯片有12条地址线，则CPU的A11～A0同芯片内的12条地址线相连，余下的8根地址线A19～A12，即高位地址线。通常74LS138的C、B、A分别同高位地址线中的A14、A13与A12相连，G1、、同余下的高位地址线以及IO/、或等控制线连接。而8个输出端～分别接8个存储器芯片的片选端（，），用来选中对应的存储器芯片。
2.采用基本门电路实现内存芯片的片选
从74LS138构成的地址译码器电路可见，74LS138的输出～中某一条线同内存芯片的片选端或相连，只要内存芯片的（或）为有效低电平，则该内存芯片可处于读/写状态，而同相连的（i可以是0～7间的一个正数）有效，是在同74LS138输入端C、B、A和控制端G1、、相连的高位地址线，以及IO/、或信号线满足一定条件而实现的，这就是片选的基本原理。
据此，我们可以用一个简单的门电路—“与非门”“或门”同样实现内存芯片的片选。
3.存储空间的地址分配和片选技术
一个2K×8位的存储芯片在8088系统的1MB的内存总地址00000H-FFFFFH中究竟占有哪一段地址，这就是地址分配问题。三种片选技术包括：
全译码法是指系统地址总线中除用于片内寻址以外的全部高位地址线参加译码，把译
码器的输出信号作为各芯片的片选信号，以实现片选。
部分译码法是将高位地址线中某几位（而不是全部）地址参加译码器译码，作为片选信号，仍用地址线低位部分直接或者通过系统总线连到存储器芯片的地址输入端实现片内寻址。
线选法是指直接用地址总线的高位地址中的某一位或几位直接作为存储器芯片的片选信号（）；用地址线的低位实现对芯片的片内寻址。
4.地址重叠现象
在采用部分译码法线选法实现片选时，未参加译码的高位地址线的状态可为任意，由此形成地址重叠现象。
5.动态存储器的连接
（1）行地址和列地址的形成
通过二选一选择器74LS158把CPU的16位地址线A15～A0分为低8位地址A7～A0（行地址）和高8位地址A15～A8（列地址）。
（2）行地址选通信号和列地址选通信号的产生
能读懂和的产生电路。该电路由两级译码电路组成，第二级译码电路由两个74LS138分别产生4个行地址选通信号（～）四个列地址选通信号（～）；第一级译码是一个256×4位的ROM，用来产生第二级译码工作所需的条件。
（3）动态RAM的接口，要了解动态RAM刷新原理。
6.控制信号的连接
CPU与存储器交换信息时，CPU都设有相应的控制信号，如、、IO/和READY（总线控制器提供存储器的控制信号有、、；PC总线提供存储器的控制信号有、等）。一般可直接连至存储器的端，连接存储器的端。如果存储器只有一根读写信号线，例如2114的，CPU的、可由外接电路组成信号，或者根据时序分析确定能否直接接至信号。
7.CPU的时序和存储器芯片的存取速度的配合问题
在存储器芯片已经确定的情况下，对慢速的存储器，需要CPU总线周期插入等待状态Tw，相应需设置等待信号的产生电路。
6.2 例题解析
1．用1024×1位RAM芯片设计一个128KB的存储系统，问需要（）片芯片组成？
A.1024
B.2048
C.128
D.256
解:在组成存储器系统时，所需存储器芯片的数目可由下面的公式确定：
芯片数 = 存储器系统的存储容量／芯片容量
这个公式对于使用上述任何一种扩展方法所组成的存储器系统的设计都是适用的。
128KB的存储系统共含有128×1024×8个存储单位，需要1024×1位的RAM芯片共128×1024×8/(1024×1)=128×8=1024片。所以选A。
2．用一片EPROM的芯片构成系统内存，其地址范围为F0000H～F0FFFH，无地址重叠，该内存的存储容量为（）。
A.2KB
B.4KB
C.8KB
D.16KB
解：在现代计算机中，特别是微机系统中，内存储器一般都是以字节为单位编址，即一个存储地址对应一个8位存储单元。对于本题而言根据EPROM芯片的地址范围，可计算出它的存储容量，即F0FFFH-F0000H+1=1000H=4KB。所以选B。
3．某单元的逻辑地址为：4B09H:5678H，则该存储单元的物理地址为：。
解:物理地址=段地址×10H+段内偏移地址
=4B09H×10H+5678H
=4B090H+5678H
=50708H
4．有一静态RAM芯片的地址线为A12～A0，数据线为D7～D0，则该存储器芯片的存储容量为（）。
A．2K×4位B．4KB C．8KB D．1K×4位
解:该静态RAM芯片共有13条地址线（寻址能力为213），8条数据线（字长为8位），因此它的存储容量为213×8=8K×8位。选择C。
5．简述EPRAM芯片Intel 2732A的各引脚功能。
答：2732A的存储容量为4K×8位，有12条地址线A11～A0，8条数据线O7～O0， 2条控制线中为芯片允许线，用来选择芯片；为输出允许线，用来把输出的数据送上数据线；只有当这两条控制线同时有效时，才能从输出端得到读出的数据。
6．8088 CPU与存储器芯片2716和6116的连接如图所示，请分别写出2片芯片的存储容量和地址范围（先用二进制表示，然后把无关位设置0后写出16进制表示）。
答：HM6116芯片的存储容量为2K×8位，2716芯片的存储容量也为2K×8位，且它们的引脚兼容。以6116为例的8088的A15～A11和A19、A18不参加译码，这些位的数值应不予考虑，当A17为1，A16为0时才能选中6116，此时，A10～Ａ0的取值可以从到。
所以存储容量：
2716为2KB ；6116为2KB 。
地址范围：
2716 为××01×××××B 至××01×××××B，即10000H ～107FFH ；
6116 为××10××××× B至××10×××××B，即 20000H ～207FFH。
6.3 习题与参考答案
1. 计算机存储器是怎样分类的？其中半导体存储器又是怎样分类的？
2.存储器有哪些技术指标？
3.存储系统的层次结构是如何构成的？试述各层次存储器的作用。
4. 试述六管静态存储电路的工作原理和特点。
5. 试述单管动态存储电路的工作原理和特点。
6. 在半导体存储器芯片中，地址双译码方式相对于地址单译码方式有什么优点？
7. 一般的半导体存储器芯片的引脚应包括哪些信号？
8. 有的RAM芯片（如Intel2164A）外部只有八根地址线，却具有64K位的寻址能力，这是为什么？其中RAS与CAS信号起着什么作用？怎样起作用的？
9. 简述ERPOM的结构与工作原理。
10.在CPU与存储器的连接时要考虑哪些方面的问题？
11.请比较全译码、部分译码和线选三种片选方式的优缺点。
12.写出下列容量的RAM芯片的地址线和数据线的条数。
（1）2K×8位（2）4K×8位（3）512K×4位（4）64K×1位
13.DRAM和SRAM的主要区别是什么？各有什么优缺点？
14.用下列芯片构成存储系统，各需多少RAM芯片？需要多少位地址作为片选地址译码？设系统为20位地址线，采用全译码方式。
（1）512×4位RAM构成16KB的存储系统；
（2）2K×4位RAM构成64KB的存储系统。
15. 有一全译码电路如图习3-1所示，试计算RAM芯片的地址范围。
16.图习
（1）若RAM1、RAM2的地址为D000H～D3FFH，不增加其它部件（除非门外），请按要求
完成图中所标识的引脚连线；
（2）请写出RAM3的地址范围。
需多少芯片？画出存储器系统的连接图。
参考答案:
1.答：存储器的分类如下：
1）按构成存储器的器件和存储介质分类
可分为磁芯存储器、半导体存储器、光电存储器、磁膜、磁泡和其他磁表面存储器以及
光盘存储器等。
2）按存取方式分类
可分为随机存取存储器RAM（Random Access Memory）、只读存储器ROM（Read Only Memory）、串行访问存储器等。
3）按在计算机中的作用分类
可分为主存储器（内部存储器）、辅助存储器（外部存储器）、缓冲存储器等。
对于半导体存储器的分类可由下图表示：
2. 答：
/价格比。
1）存储容量指存储器可以容纳的二进制信息量，以存储单元的总位数表示，通常也用存储器的地址寄存器的编址数与存储字位数的乘积来表示。如某存储芯片的容量为2K×8位，即表示其地址寄存器为11位，编址能力为211=2×1024=2048=2K，一个存储字为8位，也经常记为2KB。
2）存储速度有关存储器的存储速度主要有两个时间参数：
（1）T A：访问时间（Access Time），从启动一次存储器操作，到完成该操作所经历的时间。
（2）T MC：存储周期（Memory Cycle），启动两次独立的存储器操作之间所需的最小时间间隔。
（3）1/T MC：最大传输率，表示每秒钟从存储器输入或输出信息的最大速率。
（4）W/T MC：存储器数据传输带宽，表示每秒钟存储器能并行传输多少位信息，其中W 为存储器的数据总线宽度，反映了存储器传送信息的吞吐能力。
3）可靠性存储器的可靠性用MTBF来衡量，MTBF越长，可靠性越高。
MTBF——平均故障间隔时间（Mean Time Between Failures）。
4）性能/价格比这是一个综合性指标，性能主要包括存储容量、存储速度和可靠性。对不同用途的存储器有不同的要求，例如，对高速缓冲存储器主要要求存储速度快，而对辅
助存储器主要要求存储容量大。
3.答：存储层次的结构如下图所示：
采用这样的结构后，结构中的每种存储器不再是孤立的存储部件，它们已经组成一个有机的整体。就这个整体结构而言，可以兼顾速度、容量和价格的要求。
各层次存储器的作用如下：
主存储器（内存），用来存放CPU 当前使用或经常使用的程序和数据，CPU 可以随时对内存进行访问（读/写）。内存通常是由半导体存储器组成。
高速缓冲存储器，简称Cache 。（原理略）。这是在CPU 和常规主存储器（内存）之间增设的一级或二级高速小容量存储器，（原理略）。它使存储器系统的存储速度可以接近CPU ，而价格却接近于大容量的主存储器，很好地解决了速度和价格的矛盾。
辅助存储器（Storage ）也称外部存储器，存取速度相对较慢，但存储容量较大。 4.答：六管静态存储电路的结构可参见教材图6-5。这个电路实际上是一个双稳态位电路，通过X 地址线和Y 地址线可以中某一个位电路。
当写入时，写入信号自I/0和I/O 线输入，如要写“1”则I/O 线为“1”，而线为“0”。它们通过T 7、T 8管以及T 5、T 6管分别与A 端和B 端相连，使A ＝“1”，B ＝“0”。靠两个反相器的交叉控制，只要不掉电就能保持写入的信号“1”（过程分析略）。写入“0”时亦然。
在读出时，只要某一电路被选中，相应的T 5、T 6导通，A 点和B 点与位线D 0和D 0相通，且T 7、T 8也导通，故存储电路的信号被送至I/O 与两线上。读出时可以把I/O 与两线接到一个差动放大器，由其电流方向即可判定存储单元的信息是“1”还是“O ”；也可以只用一个输出端接到外部，以其有无电流通过而判定所存储的信息。
这种存储电路，它的读出是非破坏性的，即信息在读出后仍保留在存储电路内。所以由它来构成存储器，不需要刷新。
5.答：单管动态存储电路的结构如下图所示。
存储容量 小
存储速度 高 价格
高 大 低
低
单管动态存储电路由管子T1和电容C 组成。
写入时，字选线为“1”，T l 管导通，写入信息由位线（数据线D ）存入电容C 中，使电容C 充（放）电到数据线D 的电平（“1”或“0”）。此时，如果字选线恢复为“0”电平，则T l 管截止，而电容C 仍保持已充电的电平，这就是写入过程。
读出时，字选线为“1”电平，使T l 管导通，存储在电容C 上的电荷经T 1输出到数据线上，再通过读出放大器即可得到存储信息。
由于C ＜＜C D ，每次读出后，存储的内容被破坏，要保存原来的信息，必须采取恢复措施，即重写。动态RAM 集成度高，功耗低，但需增加外围刷新电路，适用于构成大容量存储器。
6.答：单译码方式中，存储体排列成2n ×m
的二维存储矩阵，地址译码器只有一个，译码器输出线称为字选线（简称字线），数据线称为位线，字线选择某个字的所有位。例如地址线n=4，经地址译码器译码，可译出24
=16个状态，分别对应16个字（存储单元）的地址。当某一状态有效时，对应一条字线有效，则一个字的信息由输出缓冲器读出。
双译码方式中，采用一个2n
位的X －Y 矩阵来代替单译码方式中的每一条位线，对于m 位的存储器，共需采用m 个X －Y 矩阵。为此需要提供X 地址（行地址）、Y 地址（列地址）及相应的X 译码器（行译码器）、Y 译码器（列译码器）。
若提供给X 译码器的地址线有n 1条，提供给Y 译码器的地址线为n 2条，当n = n 1 + n 2
时，则共可译出输出状态有n n n
22
22
1
=⨯个，可见，在相同存储容量时，单译码方式和双
译码方式所需地址线是相同的，只是双译码方式将地址线分成两组，分别进行译码，这使得地址译码器的输出线的数目大为减少。例如，n = n 1 + n 2 = 6 + 6 = 12，双译码输出的状态数为4096个，而译码输出线只需2×26
= 128根。
7.答：一般的半导体存储器芯片的引脚应包括地址信号（输入）、数据信号（输入/输出）、片选信号或，对于ROM ，应有输出允许信号,对于RAM ，除了信号外，还应有写入允许信号。
8.答：这是因为这种存储芯片内有地址锁存器，可利用2条控制线（行地址选通）和（列地址选通），分别将行地址和列地址送入片内，先由 将8位行地址送到片内行地址锁存器，然后由将后送入的8位列地址送到片内列地址锁存器。由此实现216
位，即64K 位的寻址能力。
9.答：（略。参见教材P.108）
10.答：存储器与CPU 连接时，原则上可以将存储器的地址线、数据线与控制信号线分别接至CPU 的地址总线、数据总线和控制总线上去。在实际应用中需要考虑如下问题：
1）CPU 总线负载能力
在小型系统中，CPU可以直接与MOS存储器相连接，即CPU输出的地址、数据信息及发出的读写命令直接送往存储芯片。而对于比较大的系统，CPU芯片的引脚通过数据总线收发器、地址锁存器、总线控制器等接口芯片与系统总线连接。若系统结构中有专用的存储总线，则CPU通过存储总线访问存储器。
2）信号线的配合与连接
当CPU（或系统总线）的各种信号要求与存储器的各种信号要求有所不同时，要配合必要的辅助电路。
（1）数据线的连接存储器的数据线一般可直接挂到CPU的数据总线（或系统总线的数据线），但是，若芯片输入、输出线是分开的，且芯片对输出线无三态驱动，就需外加三态门，才能与CPU数据总线相连，如教材图6-19所示。
（2）存储器的地址分配及片选问题微机系统中的内存通常分为RAM区和ROM区，RAM 区又分为系统区和用户区，这就需要对存储器地址进行合理的分配，并选择适当的存储器芯片。
由于单片存储芯片容量有限，因此微机系统中的存储器系统总是由多片组成。一般用地址线的高位产生片选信号，实现对存储芯片的选择，采用的基本方法有三种，即全译码、部分译码和线选法；而用地址线的低位直接实现对存储芯片内的存储单元寻址。
（3）控制信号线的连接
CPU与存储器交换信息时，CPU都设有相应的控制信号，一般可直接连至存储器的端，连接存储器的端。如果存储器只有一根读写信号线，例如2114的，CPU的、可由外接电路组成信号，如教材图6-20所示.
3)时序配合问题
11.答：存储器片选的三种方法的优缺点比较见下表：
优点缺点
全译码法地址连续，无重叠现象译码电路复杂，成本高
部分译码法译码电路相对比较简单会产生地址的重叠现象和地址
不邻接的现象
线选法电路最简单，地址确定容易会产生较严重的地址的重叠现
象和地址不邻接的现象
12.答：（1）地址线11条，数据线8条
（2）地址线12条，数据线8条
（3）地址线19条，数据线4条
（4）地址线16条，数据线1条
13.答：SRAM与DRAM的主要区别就是SRAM不需刷新，而DRAM需要刷新。其优缺点比
较如下：
优点缺点
SRAM 由双稳态电路构成，信息保持稳定基本存储电路复杂，能耗高
DRAM 基本存储电路由单管构成，简单，能耗低信息易失，需设置刷新电路定期刷新
14.解：可应用公式
芯片数 = 存储器系统的存储容量／芯片容量
（1）芯片数 = 16K×8位/（0.5K×4位）= 64，需要5位地址作为片选地址译码。
（2）芯片数 = 64K×8位/（2K×4位）= 64，需要5位地址作为片选地址译码。
15.解:可列出地址线如下:
C B A
A19 A18 A17 A16 A15 A14 A13 A12………… A0
001 1 1 0 0 1 0 0
0 1 1 1 0 0 1 1 (1)
可见图中RAM芯片的地址范围为 72000H～73FFFH，其容量为213B，即8KB。
16.解：
（1）系统连线见题图红线部分。
（2）RAM3的地址范围为：C000H ～ C3FFH。
线的高4位和低4位连接。存储系统的连接图如下（假定CPU地址线16位）：
第1章计算机系统概论 1. 什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？ 解： 计算机系统：由计算机硬件系统和软件系统组成的综合体。 计算机硬件：指计算机中的电子线路和物理装置。 计算机软件：计算机运行所需的程序及相关资料。 硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要。 2. 如何理解计算机的层次结构？ 答：计算机硬件、系统软件和应用软件构成了计算机系统的三个层次结构。 （1）硬件系统是最内层的，它是整个计算机系统的基础和核心。 （2）系统软件在硬件之外，为用户提供一个基本操作界面。 （3）应用软件在最外层，为用户提供解决具体问题的应用系统界面。 通常将硬件系统之外的其余层称为虚拟机。各层次之间关系密切，上层是下层的扩展，下层是上层的基础，各层次的划分不是绝对的。 3. 说明高级语言、汇编语言和机器语言的差别及其联系。 答：机器语言是计算机硬件能够直接识别的语言，汇编语言是机器语
言的符号表示，高级语言是面向算法的语言。高级语言编写的程序（源程序）处于最高层，必须翻译成汇编语言，再由汇编程序汇编成机器语言（目标程序）之后才能被执行。 4. 如何理解计算机组成和计算机体系结构？ 答：计算机体系结构是指那些能够被程序员所见到的计算机系统的属性，如指令系统、数据类型、寻址技术组成及I/O机理等。计算机组成是指如何实现计算机体系结构所体现的属性，包含对程序员透明的硬件细节，如组成计算机系统的各个功能部件的结构和功能，及相互连接方法等。 5. 冯?诺依曼计算机的特点是什么？ 解：冯?诺依曼计算机的特点是：P8 ●计算机由运算器、控制器、存储器、输入设备、输出设备五大 部件组成； ●指令和数据以同同等地位存放于存储器内，并可以按地址访 问； ●指令和数据均用二进制表示； ●指令由操作码、地址码两大部分组成，操作码用来表示操作的 性质，地址码用来表示操作数在存储器中的位置； ●指令在存储器中顺序存放，通常自动顺序取出执行； ●机器以运算器为中心（原始冯?诺依曼机）。
1. 什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？ 解：P3 计算机系统——计算机硬件、软件和数据通信设备的物理或逻辑的综合体。 计算机硬件——计算机的物理实体。 计算机软件——计算机运行所需的程序及相关资料。 硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要。 5. 冯?诺依曼计算机的特点是什么？ 解：冯氏计算机的特点是：P9 ? 由运算器、控制器、存储器、输入设备、输出设备五大部件组成； ? 指令和数据以同一形式（二进制形式）存于存储器中； ? 指令由操作码、地址码两大部分组成； ? 指令在存储器中顺序存放，通常自动顺序取出执行； ? 以运算器为中心（原始冯氏机）。 7. 解释下列概念： 主机、CPU、主存、存储单元、存储元件、存储基元、存储元、存储字、存储字长、存储容量、机器字长、指令字长。 解：P10 主机——是计算机硬件的主体部分，由CPU+MM（主存或内存）组成； CPU——中央处理器（机），是计算机硬件的核心部件，由运算器+控制器组成；（早期的运、控不在同一芯片上） 主存——计算机中存放正在运行的程序和数据的存储器，为计算机的主要工作存储器，可随机存取；由存储体、各种逻辑部件及控制电路组成。 存储单元——可存放一个机器字并具有特定存储地址的存储单位； 存储元件——存储一位二进制信息的物理元件，是存储器中最小的存储单位，又叫存储基元或存储元，不能单独存取； 存储字——一个存储单元所存二进制代码的逻辑单位； 存储字长——一个存储单元所存二进制代码的位数； 存储容量——存储器中可存二进制代码的总量；（通常主、辅存容量分开描述） 机器字长——CPU能同时处理的数据位数； 指令字长——一条指令的二进制代码位数； 讲评：一种不确切的答法： CPU与MM合称主机； 运算器与控制器合称CPU。 这两个概念应从结构角度解释较确切。 8. 解释下列英文缩写的中文含义： CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CPI、FLOPS 解：全面的回答应分英文全称、中文名、中文解释三部分。 CPU——Central Processing Unit，中央处理机（器），见7题； PC——Program Counter，程序计数器，存放当前欲执行指令的地址，并可自动计数形成下一条指令地址的计数器； IR——Instruction Register， 指令寄存器，存放当前正在执行的指令的寄存器；
１．如何区别存储器和寄存器？两者是一回事的说法对吗？ 解：存储器和寄存器不是一回事。存储器在CPU 的外边，专门用来存放程序和数据，访问存储器的速度较慢。寄存器属于CPU 的一部分，访问寄存器的速度很快。 ２．存储器的主要功能是什么？为什么要把存储系统分成若干个不同层次？主要有 哪些层次？ 解：存储器的主要功能是用来保存程序和数据。存储系统是由几个容量、速度和价存储系统和结构各不相同的存储器用硬件、软件、硬件与软件相结合的方法连接起来的系统。把存储系统分成若干个不同层次的目的是为了解决存储容量、存取速度和价格之间的矛盾。由高速缓冲存储器、主存储器、辅助存储器构成的三级存储系统可以分为两个层次，其中高速缓存和主存间称为Cache －主存存储层次（Cache 存储系统）；主存和辅存间称为主存—辅存存储层次（虚拟存储系统）。 ３．什么是半导体存储器？它有什么特点？ 解：采用半导体器件制造的存储器，主要有MOS 型存储器和双极型存储器两大类。半导体存储器具有容量大、速度快、体积小、可靠性高等特点。半导体随机存储器存储的信息会因为断电而丢失。 ４．SRAM 记忆单元电路的工作原理是什么？它和DRAM 记忆单元电路相比有何异 同点？ 解：SRAM 记忆单元由６个MOS 管组成，利用双稳态触发器来存储信息，可以对其进行读或写，只要电源不断电，信息将可保留。DRAM 记忆单元可以由４个和单个MOS管组成，利用栅极电容存储信息，需要定时刷新。 ５．动态RAM 为什么要刷新？一般有几种刷新方式？各有什么优缺点？ 解：DRAM 记忆单元是通过栅极电容上存储的电荷来暂存信息的，由于电容上的电荷会随着时间的推移被逐渐泄放掉，因此每隔一定的时间必须向栅极电容补充一次电荷，这个过程就叫做刷新。常见的刷新方式有集中式、分散式和异步式３种。集中方式的特点是读写操作时不受刷新工作的影响，系统的存取速度比较高；但有死区，而且存储容量越大，死区就越长。分散方式的特点是没有死区；但它加长了系统的存取周期，降低了整机的速度，且刷新过于频繁，没有充分利用所允许的最大刷新间隔。异步方式虽然也有死区，但比集中方式的死区小得多，而且减少了刷新次数，是比较实用的一种刷新方式。 ６．一般存储芯片都设有片选端CS ，它有什么用途？ 解：片选线CS用来决定该芯片是否被选中。CS ＝０，芯片被选中；CS ＝１，芯片不选中。 ７．DRAM 芯片和SRAM 芯片通常有何不同？ 解：主要区别有： ①DRAM 记忆单元是利用栅极电容存储信息；SRAM 记忆单元利用双稳态触发器来存储信息。 ②DRAM 集成度高，功耗小，但存取速度慢，一般用来组成大容量主存系统；SRAM的存取速度快，但集成度低，功耗也较大，所以一般用来组成高速缓冲存储器和小容量主存系统。 ③SRAM 芯片需要有片选端CS ，DRAM 芯片可以不设CS ，而用行选通信号RAS 、列选通CAS兼作片选信号。 ④SRAM 芯片的地址线直接与容量相关，而DRAM 芯片常采用了地址复用技术，以减少地址线的数量。 ８．有哪几种只读存储器？它们各自有何特点？ 解：MROM ：可靠性高，集成度高，形成批量之后价格便宜，但用户对制造厂的依赖性过
第六章存储器系统 本章主要讨论内存储器系统，在介绍三类典型的半导体存储器芯片的结构原理与工作特性的基础上，着重讲述半导体存储器芯片与微处理器的接口技术。 6.1 重点与难点 本章的学习重点是8088的存储器组织；存储芯片的片选方法（全译码、部分译码、线选）；存储器的扩展方法（位扩展、字节容量扩展）。主要掌握的知识要点如下： 6.1.1 半导体存储器的基本知识 1.SRAM、DRAM、EPROM和ROM的区别 RAM的特点是存储器中信息能读能写，且对存储器中任一存储单元进行读写操作所需时间基本上是一样的，RAM中信息在关机后立即消失。根据是否采用刷新技术，又可分为静态RAM（SRAM）和动态RAM（DRAM）两种。SRAM是利用半导体触发器的两个稳定状态表示“1”和“0”；DRAM是利用MOS管的栅极对其衬间的分布电容来保存信息，以存储电荷的多少，即电容端电压的高低来表示“1”和“0”；ROM的特点是用户在使用时只能读出其中信息，不能修改和写入新的信息；EPROM可由用户自行写入程序和数据，写入后的内容可由紫外线照射擦除，然后再重新写入新的内容，EPROM可多次擦除，多次写入。一般工作条件下，EPROM 是只读的。 2.导体存储器芯片的主要性能指标 （1）存储容量：存储容量是指存储器可以容纳的二进制信息量，以存储单元的总位数表示，通常也用存储器的地址寄存器的编址数与存储字位数的乘积来表示。 （2）存储速度：有关存储器的存储速度主要有两个时间参数：TA：访问时间（Access Time），从启动一次存储器操作，到完成该操作所经历的时间。TMC：存储周期（Memory Cycle），启动两次独立的存储器操作之间所需的最小时间间隔。 （3）存储器的可靠性：用MTBF—平均故障间隔时间（Mean Time Between Failures）来衡量。MTBF越长，可靠性越高。 （4）性能/价格比：是一个综合性指标，性能主要包括存储容量、存储速度和可靠性。 3.半导体存储器的基本结构 半导体存储器的基本结构如下图所示。
第6章习题参考答案 1．CPU与外部设备通信为什么要使用接口？ 答： CPU要与外部设备直接通信会存在以下两个方面的问题：首先是速度问题，CPU的运行速度要比外设的处理速度高得多，通常仅使用简单的一条输入/输出指令是无法完成CPU与外设之间的信息交换的；其次，外设的数据和控制线也不可能与CPU直接相连，如一台打印机不能将其数据线与CPU的管脚相连，键盘或者其他外设也是如此，同时外设的数据格式千差万别，也不可能直接与CPU 连接。所以，要完成CPU与外部各通信设备的信息交换，就需要接口电路以解决以上问题。 2. I/O接口有什么用途？ 答： 主要由以下几个方面的用途： a完成地址译码或设备选择，使CPU能与某一指定的外部设备通信。 b状态信息的应答，以协调数据传输之前的准备工作。 c进行中断管理，提供中断信号。 d进行数据格式转换，如正负逻辑转换、串行与并行数据转换。 e进行电平转换，如TTL电平与MOS电平间的转换。 f协调速度，如采用锁存、缓冲、驱动等。 h时序控制，提供实时时钟信号。 3.I/O端口有哪两种寻址方式？各有何优缺点？ 答： I/O端口的寻址方式有存储器映像I/O和I/O映像I/O两种寻址方式。存储器映像I/O 方式是将系统中存储单元和I/O端口的地址统一编址，这样一个I/O端口
地址就是一个存储单元地址，在硬件上没有区别，对
I/O端口的访问与存储器的访问相同。其缺点是占用了储存器的地址空间，同时由于存储器地址和I/O端口在指令形式上没有区别，增加了程序设计的难度。其优点是不需要专门为I/O端口设计电路，可与存储器地址访问硬件混合设计。另一个优点是，由于I/O端口和存储器地址是相同的形式，就可以直接使用与存储器相同的指令，这将会丰富对I/O端口的操作指令。 与存储器映像I/O相反，I/O映像I/O就必须为I/O端口设计专门的硬件电路，其端口地址也是独立于存储器，也有专门的输入/输出指令等其优缺点与存储器映像I/O正好相反。 4.在8086微机系统中有个外设，使用存储器映像的I/O寻址方式该外设地址为01000H。试画出其译码器的连接电路，使其译码器输出满足上述地址要求，译码器使用74LS138芯片。 答： 见图6-1
习题6 1.什么是接口?接口的功能是什么？ 答:位于主机与外设之间，用来协助完成数据传送和控制任务的逻辑电路称为接口电路,接口电路对输入/输出过程起缓冲和联络作用。接口的功能是有,数据缓冲功能,联络功能,寻址功能，预处理功能，中断管理功能。 2.计算机对I/O端口编址时通常采用哪两种方法？在8086系统中,用哪种方法 进行编址？ 答：I/O端口和存储器统一编址;I/Ｏ端口单独编址。80８6系统采用I／O端口单独编址方式。 3.CPＵ和输入／输出设备之间传送的信息有哪几类？ 答:数据信息,控制信息，与状态信息。 4.简述CＰU与外设进行数据交换的几种常用方式. 答:程序控制方式: 特点是依靠程序的控制来实现主机和外设的数据传送,可分为无条件传送方式和查询方式． 中断控制方式: 每次输入和输出一个数据，ＣPU都要检查外设的状态。 直接存储器存取控制方式: cｐｕ不参加数据传送，而是由DMＡ控制器来实现内存与外设，外设与外设之间的直接传递。 通道方式：可以实现对外围设备的统一管理和外围设备与内存之间的数据传送。 外围处理机方式：由ＰPＵ独立于主机工作，减少了CPU控制外设的负担。 5．无条件传送方式适用哪些场合？查询方式原理怎样？主要用在什么场合? 答:无条件传送适用于简单的输入/输出设备,CPU可以随时读取或接受状态。这些信号变化缓慢，当需要采集数据时,无需检查端口,就可以立即采集数据，直接用输入/输出指令完成。无条件传送方式主要用于控制CＰU与低俗I/O接口之间的信息交换。
６．现有一输入设备,其数据端口的地址为ＦＦE0H，并于端口ＦFE2H提供状态,当其D0位为1时表明输入数据准备好。请编写采用查询方式进行数据传送的程序段，要求从该设备读取１00B并输入到1０00Ｈ:２0００H开始的内存中。 MOV ＤX, 0FFE2H L1:IN AＬ, ＤX 这是习题6的第6题的答案， ＴＥST AＬ，01Ｈ这个程序写不出来,建议删这一问 JＺL1 MOV AX，1000Ｈ ＭOVＤＳ, AX ＭOV DX, 20０0H MＯＶCＸ,１00 MＯＶＤX, 0FFE０H L2: IＮAL, DＸ MOV[ＤX］, AL IＮＣＢX LOOPN Ｌ2 ７.查询式传送方式有什么优缺点？中断方式为什么能弥补查询方式的缺点？答:查询传送方式CPU通过程序不断查询相应设备的状态,状态不符合要求,则CPU需要等待；只有当状态信号符合要求时，CPU才能进行相应的操作。中断方式提高了计算机系统中信息处理的并行和处理器效率，中断可以实现同步操作,实时处理等功能。 1.808８/80８6中断向量表的作用是什么？ 答：中断向量表建立了不同的中断源与其相应的中断服务程序首地址之间的联系,它是CPU在响应中断时可以依据中断类型码自动转向中断服务程序。 2.什么叫中断向量？它放在哪里?对于1CH的中断向量在哪里?如果1ＣH的中 断程序从5110H开始:2030H开始，则中断向量应该怎样存放？ 答：中断向量即用来提供中断入口地址的一个指针。
第六章存储器系统本章主要讨论内存储器系统，在介绍三类典型的半导体存储器芯片的结构原理与工作特性的基础上，着重讲述半导体存储器芯片与微处理器的接口技术。 6.1 重点与难点 本章的学习重点是8088 的存储器组织；存储芯片的片选方法(全译码、部分译码、线选)；存储器的扩展方法(位扩展、字节容量扩展) 。主要掌握的知识要点如下： 6.1.1 半导体存储器的基本知识 1.SRAM DRAM EPROM和ROM勺区别 RAM 的特点是存储器中信息能读能写，且对存储器中任一存储单元进行读写操作所需时间基本上是一样的，RAM中信息在关机后立即消失。根据是否采用刷新技术，又可分为静态RAM( SRAM和动态 RAM( DRAM两种。SRAM是利用半导体触发器的两个稳定状态表示“ 1 ”和“ 0”；DRAM H利用MOS管的栅极对其衬间的分布电容来保存信息，以存储电荷的多少，即电容端电压的高低来表示“1”和“ 0”；ROM勺特点是用户在使用时只能读出其中信息， 不能修改和写入新的信息；EPROM可由用户自行写入程序和数据，写入后的内容可由紫外线 照射擦除，然后再重新写入新的内容，EPROI可多次擦除，多次写入。一般工作条件下，EPROM 是只读的。 2.导体存储器芯片的主要性能指标 ( 1)存储容量：存储容量是指存储器可以容纳的二进制信息量，以存储单元的总位数表示，通常也用存储器的地址寄存器的编址数与存储字位数的乘积来表示。 (2)存储速度：有关存储器的存储速度主要有两个时间参数：TA：访问时间(Access Time)，从启动一次存储器操作，到完成该操作所经历的时间。TMC存储周期(MemoryCycle ), 启动两次独立的存储器操作之间所需的最小时间间隔。 (3)存储器的可靠性：用MTB—平均故障间隔时间(Mea n Time Between Failures ) 来衡量。MTBF越长，可靠性越高。 ( 4)性能/ 价格比：是一个综合性指标，性能主要包括存储容量、存储速度和可靠性。 3.半导体存储器的基本结构半导体存储器的基本结构如下图所示。
一、 I/O接口的作用是使微机处理器与外设之间能够有条不紊地协调工作，打到信息交换的目的。I/O接口的功能有：数据缓冲、设备选择、信号转换、接收、解释并执行CPU命令、中断管理、可编程等功能。 二、 I/O端口是接口信息流传送的地址通道。 一般接口电路中有数据端口、命令端口、状态端口等。 三、CPU对I/O端口的编址方式有哪几种？各有什么特点？80X86对I/O端口的编址方式属 于哪一种？ CPU对I/O端口的编址方式有：统一编址和独立编址。 统一编址的微机系统中，存储器、I/O接口和CPU通常挂接在同一总线上，CPU对I/O端口 的访问非常灵活、方便，有利于提高端口数据的处理速度；但是减少了有效的存储空间。 独立编址的微机系统中，I/O地址空间和存储器地址空间可以重叠，CPU需要通过不同的命 令来区分端口的存储器。 80X86采用独立编址方式。 四、某微机系统有8个I/O接口芯片，每个接口芯片占用8个端口地址。若起始地址为9000H，8个接口芯片的地址连续分布，用74LS138作译码器，请画出端口译码电路图，并说明每个 芯片的端口地址范围。 74LS138 分析下表所列的地址分配情况，可知系统地址信号的译码情况为（图略）： ●字选：A2～A0直接与接口芯片上的地址信号线连接以寻址每个接口芯片内部的8个端口； ●片选： ⏹A5～A3接3-8译码器输入端，译码器输出端分别作为8个接口芯片的片选信号；
五、 由于CPU与外设之间的速度不匹配，所以输入需要缓冲，输出需要锁存。 输入缓冲器就是输入时在外设和CPU之间接一数据缓冲器，当读该缓冲器的控制信号有效时，才将缓冲器的三态门打开，使外设的数据进入系统的数据总线，而其他时间，三态门处于高阻状态，不影响总线上的其他操作。 输出锁存就是在CPU和外设之间接一锁存器，使得有输出指令并且选中该I/O端口时，才使总线上的数据进入锁存器，此后不管总线上的数据如何变化，只要没有再次使锁存器的信号有效，锁存器的输出端就一直保持原来的锁存信息。 六、 CPU与I/O设备之间的数据传送方式有： 1．直接程序控制方式：这种方式又可以分为无条件传送方式和条件传送方式（查询方式）； 这种方式的优点是编程简单，缺点是CPU的利用率不高；无条件控方式用在简单外设的输入/输出中；查询方式用在需要CPU与外设异步的场合中。 2．中断控制方式：这种方式的优点是CPU的利用率高，缺点是编程比较复杂且需要比较复杂的接口电路；主要用在对实时性要求比较高的场合。 3．直接存储器存取控制：这种方式的优点只需要CPU的少量干预，缺点是需要更复杂的电路来控制；用在处理内存与外设有大量数据交换的场合。 七、 便于CPU随机处理和提高工作效率的I/O方式是：中断控制方式。 数据传送最快的是：直接存储器控制方式。 八、假设一台打印机的数据输出I/O口地址为378H，状态口地址为379H，状态字节的D0位为状态位（D0=0，表示打印数据缓冲区空，CPU可以向它输出新数据；D0=1，表示数据区满）。试编写一段程序，用查询方式从内存中以BUF为首址的单元处开始，将连续1KB的数据传送给打印机，每次送1字节。 答：参考程序如下:可参考P299 LEA BX,BUF; BX指向第1个待打印的数据 MOV CX,1024; 一共要送1K个字节数据 AGAIN: MOV DX,379H IN AL,DX; 读打印机状态端口 TEST AL,01H JNZ AGAIN; 若D0位不为0，则继续查询等待 MOV AL,[BX] MOV DX,378H
习题 一、选择题 1.I/O单独编址方式下,从端口读入数据可使用_____。 A. MOV B.OUT C.IN D.XCHG 答案：C 2.可用作简单输入接口电路的是______。 A.译码器 B.锁存器 C.方向器 D.三态缓冲器 答案：D 3.CPU与I/O设备之间传送的信号有______。 A.控制信息 B.状态信息 C.数据信息 D.以上三种都有 答案：D 4.从硬件角度而言，采用硬件最少的数据传送方式是______。 A.DMA控制 B.无条件传送 C.查询传送 D.中断传送 答案：B 5.从输入设备向内存输入数据时，若数据不需经过CPU，其I/O数据传送方式是____。 A.程序查询方式 B.中断方式 C.DMA方式 D.直接传送方式 答案：C 6.主机与外设信息传送的方式分别为查询方式、中断方式、DMA方式。相比之下，中断方式的主要优点是_______。 A.接口电路简单、经济，只需少量的硬件 B.数据传输的速度最快 C.CPU的时间利用率高 D.能实时响应I/O设备的设备的输入输出请求 答案：D 7.在微机系统中，为了提高CPU系统数据总线的驱动能力，可采用_____。 A.译码器 B.多路转换器 C.双向三态缓冲器 D.采样保持器 答案：C 8.执行“IN AL, DX”指令后，进入AL寄存器的数据来自_____。 A.立即数 B.存储器 C.寄存器 D.外设端口 答案：D 二、问答题 1.CPU与外设进行数据传送时，为什么需要I/O接口电路？I/O接口电路的功能有哪些？ 答案：CPU与外部设备进行信息交换，是在控制信号的作用下通过数据总线来完成的。外部设备的种类不同，对信息传送的要求也不同，这就给计算机和外设之间的信息交换带来以下一些问题： （1）速度不匹配：CPU速度高，外设的速度低。不同的外设速度差异大，如硬盘速度高，每秒能传送兆位数量级，串行打印机每秒钟只能打印百位字符，而键盘的速度则更慢。 （2）信号不匹配：CPU的信号为数字信号，数据采集输入的是模拟信号，需要对外部信号进行模/数转换，才能被计算机处理；同样，计算机输出的是数字信号，需要输出模拟信号时，必须要通过数/模转换。
3.2 设(DS)=6000H , (ES)=2000H , (SS)=1500H , (Si) =OOAOH, ( BX)=0800H , (BP)=1200H ,数据变量VAR为0050H. 少？ 请分别指岀下列各条指令源操作数的寻址方式？它的物理地址是多 (1) MOV AX,BX ⑶ MOV AX, V AR (5) MOV AL, ' B' ⑺ MOV DX,[BP] (2) MOV DL,80H ⑷ MOV AX,VAR[BX][SI] (6) MOV DI, ES: [BX] (8) MOV BX , 20H[BX] 解：(1)寄存器寻址。因源操作数是寄存器，故寄存器BX就是操作数的地址 (2)立即寻址。操作数80H存放于代码段中指令码MOV之后。 (3)直接寻址。 )基址一变址一相对寻址. 4 (. 操作数的物理地址=(DS) X 16 + (SI) + (BX) + VAR =60000H + 00A0H + 0800H + 0050H = 608F0H (5) 立即寻址 (6) 寄存器间接寻址. 操作数的物理地址=(ES) X 16+ (BX) =20000H + 0800H = 20800H (7) 寄存器间接寻址。 操作数的物理地址=(SS) X 16 + (BP) =15000H + 1200H= 16200H (8) 寄存器相对寻址. 操作数的物理地址= (DS) X 16+ (BX) + 20H =60000H + 0800H + 20H= 60820H 3.3 假设(DS)= 212AH,(CS)= 0200H,(IP)= 1200H,(BX)= 0500H, 位移量DATA=40H , (217A0H) =2300H , (217E0H)=0400H , (217E2H) =9000H 试确定下列转移指令的转移地址
第1章计算机基础知识 3. 填空： (1) (1234)10＝( )2＝( )16 (2) (34.6875)10＝( )2＝( )16 (3) (271.33)10＝( )2＝( )16 (4) (101011001001)2＝( )10＝( )16 (5) (1AB.E)16＝( )10＝( )2 (6) (10101010.0111)2＝( )10＝( )16 【解】 (1) (1234)10＝( 10011010010 )2＝( 4D2 )16 (2) (34.6875)10＝( 100010.1011 )2＝( 22.B )16 (3) (271.33)10＝( 100001111.010101 )2＝( 10F.54 )16 (4) (101011001001)2＝( 2761 )10＝( AC9 )16 (5) (1AB.E)16＝( 427.875 )10＝(110101011.111 )2 (6) (10101010.0111)2＝( 170.4375 )10＝( AA.7 )16 4. 已知X=36，Y=－136，Z=－1250，请写出X、Y、Z的16位原码、反码和补码。 【解】 [X]原＝0000 0000 0010 0100 [Y]原＝1000 0000 1000 1000 [Z]原＝1000 0100 1110 0010 [X]反＝0000 0000 0010 0100 [Y]反＝1111 1111 0111 0111 [Z]反＝1111 1011 0001 1101 [X]补＝0000 0000 0010 0100 [Y]补＝1111 1111 0111 1000 [Z]补＝1111 1011 0001 1110 5. 已知[X]补=01010101B，[Y]补=10101010B，[Z]补=1000111111111111B，求X、Y、Z及X＋Y、Y－Z 的十进制值为多少? 【解】Y－Z运算时Y需要扩展符号位 X＝85 Y＝－86 Z＝－28673 X＋Y＝01010101B＋10101010B＝11111111B＝－1 Y－Z＝11111111 10101010B－10001111 11111111B ＝11111111 10101010B＋01110000 00000001B ＝0110 1111 1010 1011B ＝28587 7. 将下列十进制数表示为8421BCD码： (1) 8609 (2) 5254 (3) 2730 (4) 2998 【解】 (1)1000 0110 0000 1001 (2)0101 0010 0101 0100 (3)0010 0111 0011 0000 (4)0010 1001 1001 1000 8. 将下列8421BCD码表示为十进制数和二进制数： (1) 01111001 (2) 001010000101 (3) 011000000111 (4) 010********* 【解】