阻抗匹配及应用设计实战（老外的经典诠释）
阻抗匹配是指信号源或者传输线跟负载之间的一种合适的搭配方式。阻抗匹配分为低频和高频两种情况讨论。
我们先从直流电压源驱动一个负载入手。由于实际的电压源，总是有内阻的（请参看输出阻抗一问），我们可以把一个实际电压源，等效成一个理想的电压源跟一个电阻r串联的模型。假设负载电阻为R，电源电动势为U，内阻为r，那么我们可以计算出流过电阻R的电流为：I=U/(R+r)，
可以看出，负载电阻R越小，则输出电流越大。
负载R上的电压为：Uo=IR=U/[1+(r/R)]，
可以看出，负载电阻R越大，则输出电压Uo越高。
再来计算一下电阻R消耗的功率为：
P=I*I*R=[U/(R+r)]*[U/(R+r)]*R=U*U*R/(R*R+2*R*r+r*r)
=U*U*R/[(R-r)*(R-r)+4*R*r]
=U*U/{[(R-r)*(R-r)/R]+4*r}
对于一个给定的信号源，其内阻r是固定的，而负载电阻R则是由我们来选择的。注意式中[(R-r)*(R-r)/R]，当R=r时，[(R-r)*(R-r)/R]可取得最小值0，这时负载电阻R上可获得最大输出功率Pmax=U*U/(4*r)。即，
当负载电阻跟信号源内阻相等时，负载可获得最大输出功率，这就是我们常说的阻抗匹配之一。
对于纯电阻电路，此结论同样适用于低频电路及高频电路。当交流
电路中含有容性或感性阻抗时，结论有所改变，就是需要信号源与负载阻抗的的实部相等，虚部互为相反数，这叫做共厄匹配。在低频电路中，我们一般不考虑传输线的匹配问题，只考虑信号源跟负载之间的情况，因为低频信号的波长相对于传输线来说很长，传输线可以看成是“短线”，反射可以不考虑（可以这么理解：因为线短，即使反射回来，跟原信号还是一样的）。从以上分析我们可以得出结论：如果我们需要输出电流大，则选择小的负载R；如果我们需要输出电压大，则选择大的负载R；如果我们需要输出功率最大，则选择跟信号源内阻匹配的电阻R。有时阻抗不匹配还有另外一层意思，例如一些仪器输出端是在特定的负载条件下设计的，如果负载条件改变了，则可能达不到原来的性能，这时我们也会叫做阻抗失配。
在高频电路中，我们还必须考虑反射的问题。当信号的频率很高时，则信号的波长就很短，当波长短得跟传输线长度可以比拟时，反射信号叠加在原信号上将会改变原信号的形状。
如果传输线的特征阻抗跟负载阻抗不匹配（相等）时，在负载端就会产生反射。
为什么阻抗不匹配时会产生反射以及特征阻抗的求解方法，牵涉到二阶偏微分方程的求解，在这里我们不细说了，有兴趣的可参看电磁场与微波方面书籍中的传输线理论。
传输线的特征阻抗（也叫做特性阻抗）是由传输线的结构以及材料决定的，而与传输线的长度，以及信号的幅度、频率等均无关。
例如，常用的闭路电视同轴电缆特性阻抗为75欧，而一些射频设备上
则常用特征阻抗为50欧的同轴电缆。另外还有一种常见的传输线是特性阻抗为300欧的扁平平行线，这在农村使用的电视天线架上比较常见，用来做八木天线的馈线。因为电视机的射频输入端输入阻抗为75欧，所以300欧的馈线将与其不能匹配。实际中是如何解决这个问题的呢？不知道大家有没有留意到，电视机的附件中，有一个300欧到75欧的阻抗转换器（一个塑料包装的，一端有一个圆形的插头的那个东东，大概有两个大拇指那么大的）？它里面其实就是一个传输线变压器，将300欧的阻抗，变换成75欧的，这样就可以匹配起来了。这里需要强调一点的是，特性阻抗跟我们通常理解的电阻不是一个概念，它与传输线的长度无关，也不能通过使用欧姆表来测量。
为了不产生反射，负载阻抗跟传输线的特征阻抗应该相等，这就是传输线的阻抗匹配。如果阻抗不匹配会有什么不良后果呢？如果不匹配，则会形成反射，能量传递不过去，降低效率；会在传输线上形成驻波（简单的理解，就是有些地方信号强，有些地方信号弱），导致传输线的有效功率容量降低；功率发射不出去，甚至会损坏发射设备。如果是电路板上的高速信号线与负载阻抗不匹配时，会产生震荡，辐射干扰等。
当阻抗不匹配时，有哪些办法让它匹配呢？第一，可以考虑使用变压器来做阻抗转换，就像上面所说的电视机中的那个例子那样。第二，可以考虑使用串联/并联电容或电感的办法，这在调试射频电路时常使用。第三，可以考虑使用串联/并联电阻的办法。一些驱动器的阻抗比较低，可以串联一个合适的电阻来跟传输线匹配，例如高速信号线，有
时会串联一个几十欧的电阻。而一些接收器的输入阻抗则比较高，可以使用并联电阻的方法，来跟传输线匹配，例如，485总线接收器，常在数据线终端并联120欧的匹配电阻。
为了帮助大家理解阻抗不匹配时的反射问题，我来举两个例子：假设你在练习拳击——打沙包。如果是一个重量合适的、硬度合适的沙包，你打上去会感觉很舒服。但是，如果哪一天我把沙包做了手脚，例如，里面换成了铁沙，你还是用以前的力打上去，你的手可能就会受不了了——这就是负载过重的情况，会产生很大的反弹力。相反，如果我把里面换成了很轻很轻的东西，你一出拳，则可能会扑空，手也可能会受不了——这就是负载过轻的情况。另一个例子，不知道大家有没有过这样的经历：就是看不清楼梯时上/下楼梯，当你以为还有楼梯时，就会出现“负载不匹配”这样的感觉了。当然，也许这样的例子不太恰当，但我们可以拿它来理解负载不匹配时的反射情况。
确定双绞线的特性阻抗
平衡双绞传输线常用于高频信号处理应用中，如在阻抗变换器、信号合成器和功率分配器等。在高频电路与系统中，采用基于它们的这些传输线和结构，必须了解双绞线的特性阻抗。一旦，找到将这些平衡线连接到标准测试设备不平衡端口的解决方案，就有可能利用商业矢量网络分析仪(VNA)来准确测量平衡双绞传输线的特性阻抗。在分析双绞传输线的特性阻抗中采用商用VNA的关键之一，就是将由平衡线与非平衡
VNA匹配所导致的测量误差最小化。特性阻抗是双绞线的一个重要参数，在众多应用中所采用，这包括宽带阻抗变换器设计。这一过程和计算将用于分析这些遵循典型均匀传输线设计理论的平衡线。先前的作者已经提出了确定平衡双绞传输线特性阻抗的方法。其方法是根据在导体和接地平面所做的阻抗测量，并且采用其作为相应导纳值的参考。部分基于传输线导体和绝缘材料性能的特性阻抗表达式已经在几种出版
物上发表，其采用分布式传输线参数。已经采用在工作频率下负载开路和短路条件测量传输线输入阻抗的方法，获得了特性阻抗。这里所介绍的这一测量方法经实验室测试，验证了其中的可靠测量技术是必不可少的。采取特别预防措施来尽量减少测量误差。在测试频段，开路、短路及特定负载条件下，采用标准连接器校准VNA。通过在测试频带采用扫频测试信号来对散射参数(S参数)进行测量。利用输入阻抗和反射系数S11参数测量来对反射特性进行分析。使用Smith图以及设定测试频率的相应电抗值获得了输入复数阻抗。大多数商业测试设备具备不平衡端点，使其难以对平衡传输线进行评测。幸好，有不同的方法来回避这一不兼容性，例如使用平衡-不平衡转换器(巴伦)。将平衡网络转换到不平衡网络的巴伦，在当前方法中使用。几种类型的商用巴伦及其行为和特性必须采用严格程序进行检查，从而确保巴伦的电气作用并不影响到平衡传输线最后的测量结果。
根据需要，这一测试中使用的VNA采用巴伦和适当的适配器进行校准。图1表示了校准示意图。采用来自VNA的实测值，平衡传输线的特性阻抗可以采用公式1求得2、8、9：Zo-√ZocZ5c 其中，Zoc=传输线端
点开路的输入阻抗；Zsc=传输线端点短路的输入阻抗负载测量使得在开路和闭路条件下检查先前获得的值成为可能。在作这些检查方面，与传播因子相对应的传输线输入阻抗公式为公式2和3：
Zin=Zo[Z+Zotanh(y1)/Zo+ZLtanh(y1)] tanh(y1)=√Z5c/Zoc 其中，Z5c=负载阻抗;Γ=波传播因子；l=传输线长度。
其中，ZL是负载阻抗，Γ是波传播因子，而l是传输线的长度。此后，将公式1和3代入采用实测值Zoc和Zsc的公式2中。利用负载阻抗ZL可以计算输入阻抗值Zin，并与同一负载的实测值进行比较。所有的测量表明了传输线端点在开路、短路以及负载条件下，其结果具有良好的一致性。图2和图3显示出测试频带下Zin的模和幅角的实测值与计算值之间的比较。这一传输线被用作每厘米五个弯以及20厘米长度的28AWG规格导线。这些实验的负载阻抗是20V的纯电阻。
将具有串联和并联谐振的该传输线端点在短路和开路条件下，根据其线的长度与波导传输线进行了对比。实验结果表明，在这两种情况下包括了阻抗的实部和虚部。图4、5、6和7表示了在测试频段，开路和短路条件下，每根传输线另一端的输入阻抗。1对负载开路的传输线，第一谐振与一个空电抗(串联谐振)出现。对负载短路的传输线，该传输线显示出最大的阻抗(并联谐振)。该传输线在接近谐振时，阻抗显示出很大增加或减小。在理想传输线中，一个值趋于无穷大时，其他值将趋向于零，在两个值的比之间有不同的变化。在频率中，小的变化在实测的传输线参数中就显示出较大的差别，这表明为了保持准确性，应该避免这
些接近谐振条件下的测量。对这些情况，采用短路和开路负载，发现谐振频率有少许不同的值。这被认为是由于测量中传输线在非理想短路和开路条件下，其要求有轻微的变化来比较波导传输线，以确保平衡传输线与波导关系中的有效匹配。然而，平衡线的测量值与理论值之间被发现具有良好的一致性，其被用于验证测量方法。第一谐振总是出现在某个频率，其中传输线的长度等于四分之一的波长。因为谐振的存在及其导致的问题，不应该在某个点进行测量，在该点传输线的长度是四分之一波长的整数倍。这可以利用公式4来进行检查：1=k(VP/f) 其中，k=部分波长，VP=波的传播速度，f=波的频率。
如果不知道传输线中波的传播速度，可以通过利用经典方法先前测量的参数来确定。9表中所提供的例子是这里所提出的测量方法的测试结果，特征阻抗的模和幅角的值是频率的函数。作者采用同样的测量方法，还完成了已有的不同直径和弯数的其他传输线类型的结果。
平衡线在高频电路中的噪音抑制以及RFI和EMI抑制方面具有许多优势。随着通过有线和无线方式传输视频、数据、语音等的增加，高数据速率下的无噪音传送的必要性将随时间而增加，这要求对处理基于单端设计、差分设计以及二者相结合的器件和电路进行有效测量和分析的方法。这里提出的这一测量方法是基于采用已有的商用VNA系统及其校准标准，而且通过适当注重细节可用于辅助传统的测量方法。
总之，这份报告显示，实现仔细校准和测量必须使这一测量方法有效确定商用VNA的平衡传输线的特性阻抗。主要问题涉及到有害谐振，这可能降低测量精度。但是，只要小心，这一基于巴伦的测量方法可用于
确定各种平衡传输线的特性阻抗。而对于不平衡传输线，巴伦完全没有必要，但公式和测量过程是有用且有效的。作者：Antonio Alves Ferreira, Jr.，Wilton Ney Do Amaral Pereira, Jose Antonio Junstino Ribeiro
测试系统阻抗匹配与开关质量的评价
阻抗失配会引起信号反射，这是高频测试系统所不希望出现的现象。对于交流信号而言，材料之间介电常数的任何变化都会导致特性阻抗的变化和阻抗失配问题。例如，当某个正弦波沿着某条40.9-W传输线和50-W 负载传输时，它的部分能量将会反射回传输线上。掌握信号反射发生的原理有助于我们改进测试系统的配置和测量效果，这对于高频测试尤其重要。尽管由于反射导致的功率损耗是所有交流系统普遍存在的现象，但是仅当系统中传输线的长度大于其传输信号波长的1/100时，由功率损耗而导致的测量误差才值得我们关注。由于射频信号具有较短的波长，因此它们相比低频信号更容易受反射导致的功率损耗的影响。我们来对比一个1MHz的正弦波和一个1GHz的正弦波在1m长的同轴线缆上的传输特性，通过这个例子可以说明线缆长度与信号波长之间的关系。这两种信号的波长可以根据公式(1)计算出来。
其中：λ=信号的波长；f=信号频率；VF=线缆的速度因子。假设两个系统中线缆的速度因子都是0.66，那么可得以下结果：对于频率为1MHz 的信号(信号1)：
对于频率为1GHz的信号(信号2)：
相比信号1的波长，线缆的长度是相对较小的(如图1所示)。因此，线缆上不同位置的任何电势差异都是可以忽略的。由于信号1无法以波的形式在线缆上传输，因此它不存在由于反射导致的功率损耗问题。但是信号2的波长是线缆长度的1/5，因此任意时刻都有5个周期的信号2在线缆上传输。这种波长较短的信号在线缆上传输时就会呈现出波的形式，在具有不同特性阻抗的结点上就会发生反射。
射频元件的特性阻抗并不是直流电阻。相反，对于传输线上的某个点，特性阻抗可以定义为在不存在任何反射的情况下这一点上一对电流和电压波的比。实际上，信号的频率以及传输线的单位电阻、电导、电容和电感等就决定了这一电压与电流的比值。因此，这些因素也就决定了特性阻抗的大小(Zo)。传输线(如图2所示)单位长度的特性阻抗可以表示为公式(2)：其中：L=单位长度的电感，R=单位长度的电阻，G=单位长度的电导，C=单位长度的电容，ω=2pf，j=(-1)0.5 典型的射频传输系统包括一个产生信号的信号源、传输该信号的传输线以及解析或广播该信号的负载。在如图3所示的系统例子中，Pin表示源产生信号的功率，Pout表示传输线输出端的信号功率，Preflected表示由于硬件上阻抗不匹配而产生的信号反射所导致的功率损耗。由于存在制造容差和材料缺陷，真实世界中的硬件总是具有一定程度的阻抗不匹配，Preflected 的值不可能等于零。因此，在实际系统中，Pout的值总是小于Pin。
由于反射而导致的功率损耗可以用多种方法来衡量。其中一种方法是计
算回波损耗(return loss)，它是指反射回源端的信号功率与源发射功率的比值的对数：
回波损耗的取值范围从理想匹配系统(所有元件具有相同的特征阻抗值)的无穷大到开路和短路电路的零。VSWR(Voltage Standing-Wave Ratio，电压驻波比)是另外一种衡量射频系统阻抗匹配和反射功率大小的指标。正如其名所暗示的那样，VSWR是指入射波和反射波叠加之后形成的驻波上最大幅值与最小幅值二者的比值。VSWR的取值范围从理想匹配系统的1到开路或短路电路的无穷大。
为了更好的理解VSWR，我们不妨以图4中的系统为例。假设源端发出的功率恒定不变。反射回源端的信号功率的增加将会导致到达负载端信号功率的相应减少。当在75-W的同轴电缆上传输的信号波遇到50-W 的终端时，由于元件阻抗的不匹配就会导致出现反射现象。在计算这一例子的VSWR之前，我们需要首先计算出反射系数(Γ)：
反射系数的计算结果表明20%的入射波将会反射回传输线和负载之间
的不连续点。然后我们可以利用这个值来计算系统的VSWR：
对于只有几个不连续点的简单电路可以通过这些公式计算出VSWR。但是对于更加复杂的电路，在计算VSWR时需要利用VNA(Vector Network Analyzer，矢量网络分析仪)分析信号的入射、反射和合成波，判断最大驻波幅值与最小驻波幅值的比。图5给出了在两个不同时刻，在分析仪上观察到的图4的射频系统中传输信号的入射、反射、传输和驻波的波形。在第一个时刻，信号源的输出波形是一个1Vpp的正弦波，它与反射信号同相。因此，在这个时刻，驻波(1.2Vpp)的幅值是入射波(1Vpp)
和反射波(0.2Vpp)电压的矢量和。这也可能是最大的驻波幅值。在第二个时刻，入射波与反射波的相位彼此相差180度。因此，这时的驻波(0.8Vpp)幅值可能是最小的，它是入射波(1Vpp)和反射波(0.2Vpp)电压的差。
如果已知驻波的最大幅值和最小幅值，那么图4中系统的VSWR就可以按照下式计算出来了：
VSWR还可以用于计算信号的回波损耗：
总的传输线损耗通常等于导线上的功率损耗(也称为传导损耗或电阻损耗)和系统内阻抗失配引起反射导致的损耗。在如图6所示的射频系统中，50-W的源和负载通过一条1m、75-W的同轴电缆连接在一起。在这个例子中，总的功率反射是由两个阻抗不连续点导致的，第一个点位于源和传输线之间，第二个点位于传输线和负载之间。
即使假设图6中的传输线是无损的，图7中左边的图表示介入损耗也多达0.7dB，这一损耗仅仅是由系统中的阻抗不连续而造成的。该图中波峰和波谷之间的距离主要取决于所用线缆的长度。图7中右边的图假设传输线有一定的传导和电阻损耗。该图中曲线的斜率表示该线缆的传导和介电损耗，而曲线的波纹是由于回波损耗随频率的变化而造成的(在这个例子中多达0.7dB)。
反射现象不仅出现在不匹配的射频系统中，而且出现在不匹配的射频系统元件中。因此，阻抗匹配不仅仅是最终用户需要考虑的问题，而且也是射频仪器和器件(例如发生器、分析仪和开关)的制造商需要考虑的问
题。例如，一个PXI射频开关是由多个不同的元件组成的，包括
PCB(Printed-Circuit-Board，印制电路板)线路、内部线缆和射频继电器。其中任何元件之间的阻抗失配都会严重影响开关的VSWR和回波损耗指标。由于各个厂商在射频开关模块的设计和元器件的选择上各有不同，因此我们必须检查最终产品的VSWR和介入损耗这两项指标，以确保可能由开关引起的信号反射幅值符合要求，并且要分析介入损耗的大小，判断该射频开关模块是否能够满足特定测试系统的需要。高性能的射频开关在选择元器件和设计方案时会尽可能地减少阻抗失配，保证尽可能小的介入损耗和反射，以减少高频下的测量误差。射频开关中实际使用的继电器的品质对整个开关的性能有很大的影响。制造射频开关模块时最常用的两种继电器是PCB装配的继电器和同轴开关。PCB 装配的继电器有多种可能的配置，其中有一种是Form C
SPDT(single-pole double-throw，单刀双掷)继电器。将多个SPDT继电器安装在一个PCB上可以构成更大规模的开关，例如多选开关(SP4T以及更多的掷数)或者开关矩阵。例如，美国国家仪器公司(https://www.doczj.com/doc/9d14280231.html,)提供的PXI-2547型50-W、2.7GHz、8 1多选开关就是由七个Form C PCB
装配的SPDT继电器构成的。多个厂商都能够生产用于构建多选开关的PCB装配式继电器，其中某些型号的性能可达几个GHz。由于在PCB 的装配设计中，继电器的引线是焊接在PCB上的，因此开关模块的制造商必须采用一种阻抗受控的方式将I/O连接器与继电器连接在一起。这需要使用具有合适几何结构及适当长度的PCB布线，以及高品质的连接器和线缆。采用50-W PCB布线的75-W开关模块就是一个设计糟
糕的模块实例。由于PCB布线和用于构成开关的其他元件之间存在阻抗失配，所以这种产品对于高频信号会引起严重的功率损耗。因此，制造开关的设计专家对于使用PCB装配器件方式构成的开关模块的性能有着至关重要的影响。尽管继电器的内部阻抗无法改变，但是采用适当的设计技术能够最大限度地减少由于阻抗不连续而导致的反射问题。NI 公司的PXI-2547(如图8所示)采用了精心的设计方案，将介入损耗控制在3dB以下(在2.7GHz的带宽下，介入损耗通常低于1.6dB)。
使用同轴开关或“罐”式结构的模块相比基于PCB元件装配的方式具有更大的性能优势。由于整个射频传输通路都包含在外壳中，由同轴连接器提供与测试信号的接口，因此同轴开关能够实现较低的介入损耗。但是，这种结构的成本比PCB装配的继电器更高，同时占用的系统空间也更大。美国国家仪器公司的PXI-2596型26.5-GHz 双6 1多选开关就采用了同轴开关的结构，它在26.5GHz频率下的介入损耗低于0.6dB。如前所述，开关模块的设计在PCB装配式开关模块的设计中尤为重要，这是因为：与同轴开关不同，这种模块中与继电器的接口是通过分开的线缆和PCB布线实现的。连接器通常会导致信号反射，因此在选择连接器时必须十分慎重。对于大多数PCB装配式设计，某个模块需要工作的最高频率决定了所使用的连接器类型。SMA连接器具有尺寸小、性能高的特点，常用于大多数50-W的应用。它们具有50-W的特性阻抗，不适合用于75-W的开关模块中。在设计PCB装配式开关模块时，也必须考虑PCB布线的影响。PCB布线的阻抗必须与继电器和连接器的阻抗相匹配，它的大小取决于铜线的几何结构以及所使用的介质材
料。开关模块PCB设计中最常用的传输线类型包括微带、带状线和CPW(Coplanar Waveguide，共面波导)。每种类型都有其优势和弱点。例如，带状线比微带线具有更好的隔离度。但是，由于带状线需要在信号布线层的上面和下面都设置接地面，因此它需要采用通孔(很难实现阻抗匹配)来实现较好的电气连接性能。CPW在不同的布线宽度下能够保持特性阻抗不变，但是它与接地面的间隙宽带必须做相应地变化。上述各个因素对于射频开关系统的设计是非常重要的。选择高品质的射频产品对于实现高性能的射频测试系统是必不可少的。但是它们不能弥补糟糕的系统设计所带来的问题。如果在一个75-W的测试系统中传输信号，即使采用最好最昂贵的50-W射频开关也会导致严重的反射问题。因此，实现高性能的射频测量系统应该选用阻抗匹配的元件。作者：Jeremy Meier, Jaideep Jhangiani, 美国国家仪器公司(Nl)
宽带RF阻抗变压器的设计
阻抗匹配器件常常用于高频电路中，一般用来匹配元器件的阻抗和电路或系统的特性阻抗。在某些电路中，希望阻抗匹配能够实现多个八度音阶频率覆盖范围，同时插损很低。为了帮助阻抗变压器设计人员，本文对阻抗比为1:4的不平衡到不平衡(unun)宽带阻抗变压器的设计进行了探讨。这种变压器在无线通信系统(一般是混合电路、信号合分路器)中很有用，对放大器链路的级间耦合也很有益。这种宽带unun阻抗变压器对测试电路、光接收器系统、带宽带阻抗匹配的微波电路，以及天线
耦合也很有用。可用于高频电路设计及仿真的现代计算程序在自己的工具箱里就收纳了这种器件。宽带unun阻抗变压器包含了一个缠绕了双绞传输线的环形铁氧体磁芯，绕线间通过釉质膜隔离。结合常规传输线阻抗变压器的设计元件，有可能建立起一个真正的宽带组件。对1:4阻抗转换比而言，这种设计方式可提供很高的效率。
在常规阻抗变压器中，初级线圈和次级线圈之间的能量转移主要通过磁耦合发生，这也是变压器提供良好低频响应能力的原因。假设铁氧体磁芯无损，负载和源阻抗是纯电阻性的，而且只考虑其磁化电感的影响，由此获得的变压器低频简化模型可表示为图2中的结构。在最大能量转移条件下，该低频模型的响应由器件的插损决定：
这里：Pg=源的最大可用功率、Pc=负载功率、Rg=源阻抗、Xm=磁抗。最后这个参数可通过下式由工作频率f和磁芯的磁化电感Lm求得：Lm的值取决于初级线圈的匝数和磁芯的电感因子Al。通常，这个因子是由铁氧体磁芯制造商规定的，单位为纳亨/平方匝数(nH/turns2)。因此，以nH为单位的磁化电感可表示为：
把该参数带入对应的磁抗公式中，再将计算结果带入插损公式中，即可求得变压器的低端截止频率。因此：
这个值随初级线圈匝数增加而降低。给定截止频率，通过上式也可计算出正确的初级线圈匝数。为了让电感的单位为nH，这里使用了109因子。
传输线变压器初级线圈和次级线圈之间的电耦合增强了高频能量的转移。图3所示为一个传输线1:4 unun变压器的高频模型，鉴于其长度很
短，没有考虑损耗。在这种理想模型中，源和负载阻抗都假设是纯电阻性的。该高频模型响应也由它的插损来确定。此外，源功率和二次负载功率间的比率为：
这里：Rg=源阻抗、Rc=负载阻抗、Zo=传输线特性阻抗、βl=相位因子、l=kλ=传输线长度(这里λ是波长，k是小数值)。
由公式5可看出，要获得良好的宽带高频响应，Zo值的优化十分重要。对二分之一波长(λ/2)的传输线长度，能量转移是无效的，并比四分之一波长(λ/4)长度的传输线的最大值小1dB。由此可看出，传输线的长度越短，其高频响应的带宽越大。对最大功率传输而言，最佳传输线特性阻抗和负载阻抗分别为：
源和负载阻抗之间必需有1:4的转换以实现阻抗匹配。因此，传输线特性阻抗和源及负载阻抗之间的关系可表示为：
若在变压器中使用绞合传输线，通过改变传输线单元长度的绞合次数，可以调节特性阻抗，使之最适合于所需要的通带。单位长度绞合次数增加，特性阻抗将减小。图4中，对于优化和非优化的特性阻抗值，都把插损看作k的函数。相比采用了优化特性阻抗的情况，特性阻抗非优化时，插损增加，带宽减小。于是，使用绞合传输线很容易获得最佳特性阻抗值。
为了比较，我们使用了Agilent Technologies公司的ADS(Advanced Design System)计算机辅助工程(CAE)软件套件对性能进行仿真，同时用商用微波矢量网络分析仪(VNA)对设计原型进行测量。分析结果显示了负载功率和源功率之间的关系。为了测定变压器的低频响应，必需知
道铁氧体磁芯的特性，因为电感因子Al与特定频率有关。除此之外，还需获知源的内部阻抗(Rg)，这样设计人员可以求得低频截止频率(fi)，然后运用公式4就能够计算出所需要的初级线圈匝数(Np)。要确定高频响应，需要知道传输线在所需要的工作频率上的一些特性值，比如特性阻抗(Zo)，传播速度(vp)，以及相位因子(β)。有了源阻抗值(Rg)和负载阻抗(Rc)值，就可以根据公式6求出特性阻抗(Zopt)的最佳理论值。知道了传输线的各特性值，高频截止频率(fs)和传输线的实际特性阻抗Zo，就有可能计算出传播速度(vp)和相位因子(β)。利用实际的特性阻抗值Zo，它和Zopt之间的差就可以确定，最后求出fs下的插损。图4显示了如何通过实际特性阻抗(Zo)和插损求得k值。已知k、vp和fs值，就可以可通过下式计算出达到以往规格所需的传输线长度(l)：MathWorks的MATLAB数学分析软件曾被用来分析这种变压器器件模型的响应。分析中，把单独的低频(公式1)响应和高频(公式5)响应的插损响应结合在了一起。将所需的目标值代入MATLAB公式，可获得宽带变压器的最终响应。为了执行MATLAB模型数值响应的电气仿真，使用了ADS建模软件。该软件有一个很有用的内部源模型，称为XFERRUTH，其变量参数包括匝数(N)、电感因子(AL)、传输线特性阻抗(Z)、传输线电气长度(E)，以及计算传输线长度所需要的参考频率(F)。为了对变压器响应进行散射参数(S参数)仿真，ADS采用它的S_Param 建模器，按照规定的步长和刻度步长调节初始(开始)的和最终(停止)的扫频频率。源和负载阻抗由一个阻抗值为Z的、被称为Term的特殊终端表示。图5所示为ADS仿真中所用的电路。测量在Advantest的一
个商用VNA，300kHz至3.8GHz模型R3765CG上进行。这个分析仪配有50Ω端接阻抗的非平衡测试端口。由于宽带unun阻抗变压器具有非平衡终端，转换比率为1:4，为了让该器件与测试设备相匹配，需要另一个转换比率为4:1的器件来执行阻抗转换。图6和图7显示了所有的终端连接。测试终端和所有用于VNA的线缆都经过校准，以最大限度地减少它们出现错误的可能性。插损和通带响应利用表示为对数幅值形式的传输系数S21来分析。
我们对几种测量条件下的分析式(MATLAB)、数值式(ADS)和实验模型的结果进行了比较。实验中采用了Sontag Componentes Eletronicos的环形铁氧体磁芯模型E1003C5。它的几何和电磁数据包括10mm的外直径、5mm的内直径，3mm的宽度，11的相对磁导率(μr)，以及4.2nH/匝数2的电感因子(Al)。该模型专门用于500kHz~50MHz的频率范围。每厘米传输线长度绞合次数为5，使用30AWG导体传输线。在130MHz，传输线的特性阻抗为38Ω，相位因子(β)为4.5501rad/m，传播速度(vp)为1.7952x108m/s。对于50Ω的源阻抗，根据公式8，最佳特性阻抗值必然为100Ω，意味着0.38倍的关系。这种偏差和3dB插损下的k值为0.2207。构建的第一个器件线圈匝数为4，因此传输线长度为9cm。图8、9和10分别显示了分析、数值和实验三种情况下的频率插损行为。表中总结了主要的参数值，包括最大幅值、-3dB频率(fmax、fi-3dB和fs-3dB)、适当的带宽(BW)，以及相比模型值频率偏差百分比下的各种插损结果。通过分析、数值和实验方法获得的结果间的偏差非常小，信号频率最大时例外。这都是由于测量设置中噪声和其它寄生效应造成的测试系统的
局限性。在幅度基本稳定的测试频带上，信号电平的变化是几乎察觉不到的，也许这就是最大信号幅度频率的报告中出现偏差的原因。
构建的第二个器件线圈匝数为6，传输线长度11cm。随匝数的增加，低端截止频率降低，高端截止频率也因传输线长度的增加而降低。对于低端截止频率，分析方法和数值方法的结果和预期值一样。但实验响应与理论模型却非完全吻合。但高频响应的值正如预期，三种方法获得的结果吻合良好。由图11、12和13可看出，在分析、数值和实验三种情况下，插损都是频率的函数(也可从表中看出)。由于模型本身的不完善性，分析和数值结果间有微小偏差。另一方面，实验结果证明了模型的正确性，但低频限值处例外，这里出现的误差最大。其原因在于理论模型没有考虑到变压器中各元件的所有寄生因素。
为了进行进一步的比较，我们构建一个匝数为8，传输线长度为14cm 的变压器。图14、15和16分别总结了利用分析、数值和实验方法获得的结果。在低端截止频率上，分析方法和数值方法的结果一致，但实验结果与理论模型不吻合。不过，在高端截止频率获得的值彼此相近，也接近预期值。随着匝数增加，低端截止频率降低；类似地，随传输线长度增加，高端截止频率也降低。
尽管三组结果是由不同的方法求出的，但它们彼此吻合良好。分析(MATLAB)和数值(ADS)模型获得的响应与实验获得的响应(VNA测量值)比较起来十分接近。利用分析和数值方法获得的值近似相等，但与实验结果相比有少许差异。最好的解释是，理论模型没有把变压器结构中所采用的各元件的复杂特性完全考虑在内，而是按照几乎“理想”的元
件来建模的。
这些模型公式代表了一个线圈变压器的等效电路简化模型。最新研究表明，我们需要采用一种能够把电阻性和电抗性效应随频率和匝数增加的变化考虑在内的更精密的模型。
这些先进的模型还考虑到了匝间电容的影响，这种影响会降低电感的自谐频率。不过，尽管如此，本文中的简化设计公式仍可以给出很有意义的结果，能够取代1:4阻抗变压器设计中常常涉及到的更麻烦的经验式处理方法。正如这些简化公式所示，它们可用来设计频率范围很宽的(三个八度音阶)低插损、低成本变压器。
功率放大器设计的关键：输出匹配电路的性能 2008-05-15 17:51:20 作者：未知来源:电子设计技术 关键字：功率放大器匹配电路匹配网络s参数串联电阻输出功率Cout耗散功率网络分析仪高Q值对于任何功率放大器（功率放大器）设计，输出匹配电路的性能都是个关键。但是，在设计过程中，有一个问题常常为人们所忽视，那就是输出匹配电路的功率损耗。这些功率损耗出现在匹配网络的电容器、电感器，以及其他耗能元件中。功率损耗会降低功率放大器的工作效率及功率输出能力。 因为输出匹配电路并不是一个50Ω的元件，所以耗散损失与传感器增益有很大的区别。输出匹配的具体电路不同，损耗也不一样。对于设计者而言，即使他没有选择不同技术的余地，在带宽和耗散损失之间，在设计方面仍然可以做很多折衷。 匹配网络是用来实现阻抗变化的，就像是功率从一个系统或子系统传送另一个系统或者子系统，RF设计者们在这上面下了很大的功夫。对于功率放大器，阻抗控制着传送到输出端的功率大小，它的增益，还有它产生的噪声。因此，功率放大器匹配网络的设计是性能达到最优的关键。 损耗有不同的定义，但是这里我们关心的是在匹配网络中，RF功率以热量的形式耗散掉的损耗。这些损耗掉的功率是没有任何用途。依据匹配电路功能的不同，损耗的可接受范围也不同。对功率放大器来讲，输出匹配损耗一直是人们关注的问题，因为这牵涉到很大的功率。效率低不仅会缩短通话时间，而且还会在散热和可靠性方面带来很大的问题。 例如，一个GSM功率放大器工作在3.5V电压时，效率是55%，能够输出34dBm的功率。在输出功率为最大时，功率放大器的电流为1.3A。匹配的损耗在0.5dB到1dB的数量级，这与输出匹配的具体电路有关。在没有耗散损失时，功率放大器的效率为62%到69%。尽管损耗是无法完全避免的，但是这个例子告诉我们，在功率放大器匹配网络中，损耗是首要问题。 耗散损失 现在我们来看一个网络，研究一个匹配网络（图1a）中的耗散损失。电源通过无源匹配网络向无源负载传输功率。在电源和负载阻抗之间没有任何其他的限制。把匹配网络和负载合在一起考虑，电源输出一个固定量的功率Pdel 到这个网络（图1b）。输出功率的一部分以热量的形式耗散在匹配网络中。而其余的则传输到负载。Pdel是传输到匹配网络和负载（图1c）上的总功率，PL是传输到负载的那部分功率。 了解了这两个量，我们就可以知道，实际上到底有多大的一部分功率是作为有用功率从电源传输到了负载，其比例等于PL/Pdel。 这是对功率放大器输出匹配的耗散损失的正确测量，因为它只考虑了实际传输功率以及耗散功率。反射功率没有计算进去。 由此可知，这个比例就等于匹配网络工作时的功率增益GP。而工作时的功率增益完整表达式为： 这里，是负载反射系数，是匹配网络的s参数， 损失就是增益的倒数。因此，耗散损失可以定义为： Ldiss = 1/GP。 对于功率放大器而言，我们为它设计的负载一般是50Ω。通常，我们用来测量s参数的系统阻抗也是50Ω。如果系统阻抗和负载都是50Ω，那么就为0，于是，上面的表达式就可以简化为： 在计算一个匹配网络的耗散损失时，只需要知道它的传输值和反射散射参数的大小，这些可以很容易地从s参数的计算过程中得到，因为网络分析仪通常都会采用线性的方式来显示s参数的值。在评估输入和级间耗散损失时，负载的阻抗不是50Ω，但是上述的规律依然适用。 因为反射和耗散损失很容易混淆，射频工程师有时就会采用错误的方法来计算耗散损失。而最糟糕的方法就是采用未经处理的s21来进行计算。一个典型的匹配网络在1GHz（图2）时，对功率放大器而言，是数值为4+j0Ω的负载阻抗。匹配网络采用的是无损耗元件来进行模拟的，所以在匹配网络中不存在功率的耗散问题。然而，s21却是-6dB，因为在50Ω的源阻抗和4Ω的负载之间存在着巨大的不匹配问题。作为一个无损耗网络，除了一些数字噪音外，模拟的耗散损失为0dB。 在电路的模拟当中，我们可能可以采用s21来求出正确的耗散损失。这一过程包括采用复杂模拟负载线的共轭
PCB的阻抗设计 1、阻抗的定义: 在某一频率下，电子器件传输信号线中，相对某一参考层，其高频信号或电磁波在传播过程中所受的阻力称之为特性阻抗，它是电阻抗，电感抗，电容抗……的一个矢量总和。 当信号在PCB导线中传输时，若导线的长度接近信号波长的1/7，此时的导线便成为信号传输线，一般信号传输线均需做阻抗控制。PCB制作时，依客户要求决定是否需管控阻抗，若客户要求某一线宽需做阻抗控制，生产时则需管控该线宽的阻抗。 当信号在PCB上传输时，PCB板的特性阻抗必须与头尾元件的电子阻抗相匹配，一但阻抗值超出公差，所传出的信号能量将出现反射、散射、衰减或延误等现象，从而导致信号不完整、信号失真。 2、计算阻抗的工具： 目前大部分人都用Polar软件：Polar Si8000、Si9000等。 常用的软件阻抗模型主要有三种: （1）特性阻抗，也叫单端阻抗；（2）差分阻抗，也叫差动阻抗；（3）共面阻抗，也叫共面波导阻抗，主要应用于双面板阻抗设计当中。
选择共面阻抗设计的原因是：双面板板厚决定了阻抗线距离，下面的参考面比较远，信号非常弱，必须选择距离较近的参考面，于是就产生了共面阻抗的设计。 3、安装软件Polar Si9000，然后打开Polar Si9000软件。熟悉一下常用的几个阻抗模型： （1）下图是外层特性阻抗模型（也叫单端阻抗模型）：
（2）下图是外层差分阻抗模型： （3）内层差分阻抗模型常用以下三种：
下面是共面的常用模型： （4）下图是外层共面单端阻抗模型： （5）下图是外层共面差分阻抗模型：
4、怎样来计算阻抗？ 各种PP及其组合的厚度，介电常数详见PP规格表，铜厚规则按下图的要求。
何為"阻抗匹配"? 更多相关：https://www.doczj.com/doc/9d14280231.html, 阻抗匹配（Impedance matching）是微波电子学里的一部分，主要用于传输线上，来达至所有高频的微波信号皆能传至负载点的目的，不会有信号反射回来源点，从而提升能源效益。 大体上，阻抗匹配有两种，一种是透过改变阻抗力（lumped-circuit matching），另一种则是调整传输线的波长（transmission line matching）。 要匹配一组线路，首先把负载点的阻抗值，除以传输线的特性阻抗值来归一化，然后把数值划在史密夫图表上。 把电容或电感与负载串联起来，即可增加或减少负载的阻抗值，在图表上的点会沿著代表实数电阻的圆圈走动。如果把电容或电感接地，首先图表上的点会以图中心旋转180度，然后才沿电阻圈走动，再沿中心旋转180度。重覆以上方法直至电阻值变成1，即可直接把阻抗力变为零完成匹配。 由负载点至来源点加长传输线，在图表上的圆点会沿著图中心以逆时针方向走动，直至走到电阻值为1的圆圈上，即可加电容或电感把阻抗力调整为零，完成匹配 阻抗匹配则传输功率大，对于一个电源来讲，单它的内阻等于负载 时，输出功率最大，此时阻抗匹配。最大功率传输定理，如果是高频的话，就是无反射波。对于普通的宽频放大器，输出阻抗50Ω，功率传输电路中需要考虑阻抗匹配，可是如果信号波长远远大于电缆长度，即缆长可以忽略的话，就无须考虑阻抗匹配了。阻抗匹配是指在能量传输时,要求负载阻抗要和传输线的特征阻抗相等,此时的传输不会产生反射,这表明所有能量都被负载吸收了.反之则在传输中有能量损失。高速PCB布线时，为了防止信号的反射，要求是线路的阻抗为50欧姆。这是个大约的数字,一般规定同轴电缆基带50欧姆,频带75欧姆,对绞线则为100欧姆,只是取个整而已,为了匹配方便. 阻抗从字面上看就与电阻不一样，其中只有一个阻字是相同的，而另一个抗字呢？简单地说 ，阻抗就是电阻加电抗，所以才叫阻抗；周延一点地说，阻抗就是电阻、电容抗及电感抗在向量上的和。在直流电的世界中，物体对电流阻碍的作用叫做电阻，世界上所有的物质都有电阻，只是电阻值的大小差异而已。电阻小的物质称作良导体，电阻很大的物质称作非导体，而最近在高科技领域中称的超导体，则是一种电阻值几近于零的东西。但是在交流电的领域中则除了电阻会阻碍电流以外，电容及电感也会阻碍电流的流动，这种作用就称之为电抗，意即抵抗电流的作用。电容及电感的电抗分别称作电容抗及电感抗，简称容抗及感抗。它们的计量单位与电阻一样是奥姆，而其值的大小则和交流电的频率有关系，频率愈高则容抗愈小感抗愈大，频率愈低则容抗愈大而感抗愈小。此外电容抗和电感抗还有相位角度的问题，具有向量上的关系式，因此才会说：阻抗是电阻与电抗在向量上的和。 阻抗匹配是指负载阻抗与激励源内部阻抗互相适配，得到最大功率输出的一种工作状态。对于不同特性的电路，匹配条件是不一样的。 在纯电阻电路中，当负载电阻等于激励源内阻时，则输出功率为最大，这种工作状态称为匹配，否则称为失配。 当激励源内阻抗和负载阻抗含有电抗成份时，为使负载得到最大功率，负载阻抗与内阻必须满足共扼关系，即电阻成份相等，电抗成份只数值相等而符号相反。这种匹配条件称为共扼匹配。 . 在高速的设计中，阻抗的匹配与否关系到信号的质量优劣。阻抗匹配的技术可以说是丰富多样，但是在具体的系统中怎样才能比较合理的应用，需要衡量多个方面的因素。例如我们在系统中设计中，很多采用的都是源段的串连匹配。对于什么情况下需要匹配，采用什么方式的匹配，为什么采用这种方式。 例如：差分的匹配多数采用终端的匹配；时钟采用源段匹配； 1
一.阻抗匹配的研究 在高速的设计中，阻抗的匹配与否关系到信号的质量优劣。阻抗匹配的技术可以说是丰富多样，但是在具体的系统中怎样才能比较合理的应用，需要衡量多个方面的因素。例如我们在系统中设计中，很多采用的都是源段的串连匹配。对于什么情况下需要匹配，采用什么方式的匹配，为什么采用这种方式。 例如：差分的匹配多数采用终端的匹配；时钟采用源段匹配； 1、串联终端匹配 串联终端匹配的理论出发点是在信号源端阻抗低于传输线特征阻抗的条件下，在信号的源端和传输线之间串接一个电阻R，使源端的输出阻抗与传输线的特征阻抗相匹配，抑制从负载端反射回来的信号发生再次反射. 串联终端匹配后的信号传输具有以下特点： A 由于串联匹配电阻的作用，驱动信号传播时以其幅度的50％向负载端传播； B 信号在负载端的反射系数接近＋1，因此反射信号的幅度接近原始信号幅度的50％。 C 反射信号与源端传播的信号叠加，使负载端接受到的信号与原始信号的幅度近似相同； D 负载端反射信号向源端传播，到达源端后被匹配电阻吸收；？ E 反射信号到达源端后，源端驱动电流降为0，直到下一次信号传输。 相对并联匹配来说，串联匹配不要求信号驱动器具有很大的电流驱动能力。 选择串联终端匹配电阻值的原则很简单，就是要求匹配电阻值与驱动器的输出阻抗之和与传输线的特征阻抗相等。理想的信号驱动器的输出阻抗为零，实际的驱动器总是有比较小的输出阻抗，而且在信号的电平发生变化时，输出阻抗可能不同。比如电源电压为＋4.5V的CMOS驱动器，在低电平时典型的输出阻抗为37Ω，在高电平时典型的输出阻抗为45Ω[4]；TTL驱动器和CMOS驱动一样，其输出阻抗会随信号的电平大小变化而变化。因此，对TTL或CMOS电路来说，不可能有十分正确的匹配电阻，只能折中考虑。 链状拓扑结构的信号网路不适合使用串联终端匹配，所有的负载必须接到传输线的末端。否则，接到传输线中间的负载接受到的波形就会象图3.2.5中C点的电压波形一样。可以看出，有一段时间负载端信号幅度为原始信号幅度的一半。显然这时候信号处在不定逻辑状态，信号的噪声容限很低。 串联匹配是最常用的终端匹配方法。它的优点是功耗小，不会给驱动器带来额外的直流负载，也不会在信号和地之间引入额外的阻抗；而且只需要一个电阻元件。 2、并联终端匹配 并联终端匹配的理论出发点是在信号源端阻抗很小的情况下，通过增加并联电阻使负载端输入阻抗与传输线的特征阻抗相匹配，达到消除负载端反射的目的。实现形式分为单电阻和双电阻两种形式。 并联终端匹配后的信号传输具有以下特点： A 驱动信号近似以满幅度沿传输线传播； B 所有的反射都被匹配电阻吸收； C 负载端接受到的信号幅度与源端发送的信号幅度近似相同。 在实际的电路系统中，芯片的输入阻抗很高，因此对单电阻形式来说，负载端的并联电阻值必须与传输线的特征阻抗相近或相等。假定传输线的特征阻抗为50Ω，则R值为50Ω。如果信号的高电平为5V，则信号的静态电流将达到100mA。由于典型的TTL或CMOS电路的驱动能力很小，这种单电阻的并联匹配方式很少出现在这些电路中。
阻抗控制设计 1.常见的单端(线)阻抗计算模式 1）Surface Micro strip：外层阻焊前阻抗计算(外层到VCC/GND) 2）Coated Microstrip：外层阻焊后阻抗计算(外层到VCC/GND) 3)Embedded Microstrip：与外层相邻的第二个线路层阻抗计算（例如一个6层板,L1、L2均为线路层,L3为GND或VCC层,则L2层的阻抗用此方式计算.） 4)Offset stripling：两个VCC/GND夹一个线路层之阻抗计算 5)Offset stripline：两个VCC/GND夹两个线路层之阻抗计算; 例如一个6层板，L2,L5层为GND/VCC，L3,L4层为线路层需控制阻抗. 2.常见的差分(动)阻抗计算模式： 1)Edge-coupled Surface Microstrip:外层阻焊前差动阻抗计算(外层到VCC/GND) 2)Edge-coupled Coated Microstrip:外层阻焊后差动阻抗计算(外层到VCC/GND) 3)Edge-coupled Embedded Microstrip:与外层相邻的第二个线路层差动阻抗计算(外层，阻抗层，VCC/GND) 4）Edge-coupled Offset stripline：两个VCC/GND夹一个线路层之阻抗计算 5）Edge-coupled Offset stripline：两个VCC/GND夹两个线路层之阻抗计算:例如一个6层板,L2、L5层为GND/VCC,L3、L4层为线路层需控制阻抗 6）Edge-coupled Offset stripline：两个VCC/GND夹两个线路层之阻抗计算:例如一个6层板,L2、L5层为GND/VCC,L3、L4层为线路层需控制阻抗（含线间填充树脂） 3.常见的共面阻抗计算模式： 1）Surface coplanar waveguide：外层蚀刻后单线共面阻抗，参考层与阻抗线在同一层面，即阻抗线被周围GND/VCC包围，周围GND/VCC即为参考层面。而次外层（innerlayer2）为线路层，非GND/VCC（即非参考层）。 2）Coated coplanar strips：：阻焊后单线共面阻抗，参考层与阻抗线在同一层面，即阻抗线被周围GND/VCC包围，周围GND/VCC即为参考层面。而次外层（innerlayer2）为线路层，非GND/VCC（即非参考层）。 3）Surface coplanar waveguide with ground：外层蚀刻后单线共面阻抗，参考层为同 一层面的GND/VCC和次外层GND/VCC层。（阻抗线被周围GND/VCC包围，周围GND/VCC即为参考层面）。 4）Coated coplanar waveguide with grond：阻焊后单线共面阻抗，参考层为同一层面 的GND/VCC和次外层GND/VCC层。（阻抗线被周围GND/VCC包围，周围GND/VCC即为参考层面）。 5）Embedded coplanar waveguide：内层单线共面阻抗，参考层为同一层面的GND/VCC（阻抗线被周围GND/VCC包围，周围GND/VCC即为参考层面）。而与其邻近层为线路层，非GND/VCC。6）Embedded coplanar waveguide with ground：内层单线共面阻抗,参考层为同一层面的GND/VCC及与其邻近GND/VCC层。（阻抗线被周围GND/VCC包围，周围GND/VCC即为参考层面）。 7）Offset coplanar waveguide：内层单线共面阻抗,参考层为同一层面的GND/VCC及与其
阻抗匹配概念 阻抗匹配是指负载阻抗与激励源内部阻抗互相适配，得到最大功率输出的一种工作状态。对于不同特性的电路，匹配条件是不一样的。 在纯电阻电路中，当负载电阻等于激励源内阻时，则输出功率为最大，这种工作状态称为匹配，否则称为失配。 当激励源内阻抗和负载阻抗含有电抗成份时，为使负载得到最大功率，负载阻抗与内阻必须满足共扼关系，即电阻成份相等，电抗成份只数值相等而符号相反。这种匹配条件称为共扼匹配。 阻抗匹配（Impedance matching）是微波电子学里的一部分，主要用于传输线上，来达至所有高频的微波信号皆能传至负载点的目的，不会有信号反射回来源点，从而提升能源效益。 大体上，阻抗匹配有两种，一种是透过改变阻抗力（lumped-circuit matching），另一种则是调整传输线的波长（transmission line matching）。 要匹配一组线路，首先把负载点的阻抗值，除以传输线的特性阻抗值来归一化，然后把数值划在史密夫图表上。 改变阻抗力 把电容或电感与负载串联起来，即可增加或减少负载的阻抗值，在图表上的点会沿著代表实数电阻的圆圈走动。如果把电容或电感接地，首先图表上的点会以图中心旋转180度，然后才沿电阻圈走动，再沿中心旋转180度。重覆以上方法直至电阻值变成1，即可直接把阻抗力变为零完成匹配。 调整传输线
由负载点至来源点加长传输线，在图表上的圆点会沿著图中心以逆时针方向走动，直至走到电阻值为1的圆圈上，即可加电容或电感把阻抗力调整为零，完成匹配 阻抗匹配则传输功率大，对于一个电源来讲，单它的内阻等于负载时，输出功率最大，此时阻抗匹配。最大功率传输定理，如果是高频的话，就是无反射波。对于普通的宽频放大器，输出阻抗50Ω，功率传输电路中需要考虑阻抗匹配，可是如果信号波长远远大于电缆长度，即缆长可以忽略的话，就无须考虑阻抗匹配了。阻抗匹配是指在能量传输时,要求负载阻抗要和传输线的特征阻抗相等,此时的传输不会产生反射,这表明所有能量都被负载吸收了.反之则在传输中有能量损失。高速PCB布线时，为了防止信号的反射，要求是线路的阻抗为50欧姆。这是个大约的数字,一般规定同轴电缆基带50欧姆,频带75欧姆,对绞线则为100欧姆,只是取个整而已,为了匹配方便. 阻抗从字面上看就与电阻不一样，其中只有一个阻字是相同的，而另一个抗字呢？简单地说，阻抗就是电阻加电抗，所以才叫阻抗；周延一点地说，阻抗就是电阻、电容抗及电感抗在向量上的和。在直流电的世界中，物体对电流阻碍的作用叫做电阻，世界上所有的物质都有电阻，只是电阻值的大小差异而已。电阻小的物质称作良导体，电阻很大的物质称作非导体，而最近在高科技领域中称的超导体，则是一种电阻值几近于零的东西。但是在交流电的领域中则除了电阻会阻碍电流以外，电容及电感也会阻碍电流的流动，这种作用就称之为电抗，意即抵抗电流的作用。电容及电感的电抗分别称作电容抗及电感抗，简称容抗及感抗。它们的计量单位与电阻一样是奥姆，而其值的大小则和交流电的频率有关系，频率愈高则容抗愈小感抗愈大，频率愈低则容抗愈大而感抗愈小。此外电容抗和电
PCB阻抗设计及叠层 目录 前言 (4) 第一章阻抗计算工具及常用计算模型 (7) 1.0 阻抗计算工具 (7) 1.1 阻抗计算模型 (7) 1.11. 外层单端阻抗计算模型 (7) 1.12. 外层差分阻抗计算模型 (8) 1.13. 外层单端阻抗共面计算模型 (8) 1.14. 外层差分阻抗共面计算模型 (9) 1.15. 内层单端阻抗计算模型 (9) 1.16. 内层差分阻抗计算模型 (10) 1.17. 内层单端阻抗共面计算模型 (10) 1.18. 内层差分阻抗共面计算模型 (11) 1.19. 嵌入式单端阻抗计算模型 (11) 1.20. 嵌入式单端阻抗共面计算模型 (12) 1.21. 嵌入式差分阻抗计算模型 (12) 1.22. 嵌入式差分阻抗共面计算模型 (13) 第二章双面板设计 (14) 2.0 双面板常见阻抗设计与叠层结构 (14) 2.1. 50 100 || 0.5mm (14) 2.2. 50 || 100 || 0.6mm (14) 2.3. 50 || 100 || 0.8mm (15) 2.4. 50 || 100 || 1.6mm (15) 2.5. 50 70 || 1.6mm (15) 2.6. 50 || 0.9mm || Rogers Er=3.5 (16) 2.7. 50 || 0.9mm || Arlon Diclad 880 Er=2.2 (16) 第三章四层板设计 (17) 3.0. 四层板叠层设计方案 (17) 3.1. 四层板常见阻抗设计与叠层结构 (18) 3.10. SGGS || 50 55 60 || 90 100 || 0.8mm 1.0mm 1.2mm 1.6mm 2.0mm (18) 3.11. SGGS || 50 55 60 || 90 100 || 0.8mm 1.0mm 1.2mm 1.6mm 2.0mm (19) 3.12. SGGS || 50 55 60 || 90 95 100 || 1.6mm (20) 3.13. SGGS || 50 55 60 || 85 90 95 100 || 1.0mm 1.6mm (21) 3.14. SGGS || 50 55 75 || 100 || 1.0mm 2.0mm (22) 3.15. GSSG || 50 || 100 || 1.0mm (22)
差分的匹配多数采用终端的匹配；时钟采用源端匹配； 1、串联终端匹配 串联终端匹配的理论出发点是在信号源端阻抗低于传输线特征阻抗的条件下，在信号的源端和传输线之间串接一个电阻R，使源端的输出阻抗与传输线的特征阻抗相匹配，抑制从负载端反射回来的信号发生再次反射. 串联终端匹配后的信号传输具有以下特点： A 由于串联匹配电阻的作用，驱动信号传播时以其幅度的50％向负载端传播； B 信号在负载端的反射系数接近＋1，因此反射信号的幅度接近原始信号幅度的50％。 C 反射信号与源端传播的信号叠加，使负载端接受到的信号与原始信号的幅度近似相同； D 负载端反射信号向源端传播，到达源端后被匹配电阻吸收；？ E 反射信号到达源端后，源端驱动电流降为0，直到下一次信号传输。 相对并联匹配来说，串联匹配不要求信号驱动器具有很大的电流驱动能力。 选择串联终端匹配电阻值的原则很简单，就是要求匹配电阻值与驱动器的输出阻抗之和与传输线的特征阻抗相等。理想的信号驱动器的输出阻抗为零，实际的驱动器总是有比较小的输出阻抗，而且在信号的电平发生变化时，输出阻抗可能不同。比如电源电压为＋4.5V的CMOS驱动器，在低电平时典型的输出阻抗为37Ω，在高电平时典型的输出阻抗为45Ω[4]；TTL驱动器和CMOS驱动一样，其输出阻抗会随信号的电平大小变化而变化。因此，对TTL 或CMOS 电路来说，不可能有十分正确的匹配电阻，只能折中考虑。 链状拓扑结构的信号网路不适合使用串联终端匹配，所有的负载必须接到传输线的末端。否则，接到传输线中间的负载接受到的波形就会象图3.2.5中C点的电压波形一样。可以看出，有一段时间负载端信号幅度为原始信号幅度的一半。显然这时候信号处在不定逻辑状态，信号的噪声容限很低。 串联匹配是最常用的终端匹配方法。它的优点是功耗小，不会给驱动器带来额外的直流负载，也不会在信号和地之间引入额外的阻抗；而且只需要一个电阻元件。 2、并联终端匹配 并联终端匹配的理论出发点是在信号源端阻抗很小的情况下，通过增加并联电阻使负载端输入阻抗与传输线的特征阻抗相匹配，达到消除负载端反射的目的。实现形式分为单电阻和双电阻两种形式。 并联终端匹配后的信号传输具有以下特点： A 驱动信号近似以满幅度沿传输线传播； B 所有的反射都被匹配电阻吸收； C 负载端接受到的信号幅度与源端发送的信号幅度近似相同。 在实际的电路系统中，芯片的输入阻抗很高，因此对单电阻形式来说，负载端的并联电阻值必须与传输线的特征阻抗相近或相等。假定传输线的特征阻抗为50Ω，则R值为50Ω。如果信号的高电平为5V，则信号的静态电流将达到100mA。由于典型的TTL或CMOS电路的驱动能力很小，这种单电阻的并联匹配方式很少出现在这些电路中。 双电阻形式的并联匹配，也被称作戴维南终端匹配，要求的电流驱动能力比单电阻形式小。这是因为两电阻的并联值与传输线的特征阻抗相匹配，每个电阻都比传输线的特征阻抗大。考虑到芯片的驱动能力，两个电阻值的选择必须遵循三个原则：
用LC 元件设计L 型的阻抗匹配网络 一 设计要求： 用分立LC 设计一个L 型阻抗匹配网络，使阻抗为Z s =25-j*15 Ohm 的信号源与阻抗为Z L =100-j*25 Ohm 的负载匹配，频率为50Mhz 。（L 节匹配网络） 二 阻抗匹配的原理 用两个电抗元件设计L 型的匹配网络，应该是匹配网络设计中最简单的一种， 但仅适用于较小的频率和电路尺寸的范围，即L 型的匹配网络有其局限性 在RF 理论中，微波电路和系统的设计（包括天线，雷达等），不管是无源电路还是有源电路，都必须考虑他们的阻抗匹配（impedance matching ）问题。阻抗匹配网络是设计微波电路和系统时采用最多的电路元件。其根本原因是微波电路传输的是电磁波，不匹配会引起严重的反射，致使严重损耗。所以在设计时，设计一个好的阻抗匹配网络是非常重要的。阻抗匹配是指负载阻抗与激励源内部阻抗互相适配，得到最大功率输出的一种工作状态。对于不同特性的电路，匹配条件是不一样的。在纯电阻电路中，当负载电阻等于激励源内阻时，则输出功率为最大，这种工作状态称为匹配，否则称为失配。 根据最大功率传输定理，要获得信号源端到负载端的最大传输功率，需要满足信号源阻抗与负载阻抗互为共轭的条件，即L L S S iX R iX R +=+。若电路为纯电阻电路则0==L S X X ， 即L S R R =。而此定理表现在高频电路上，则是表示无反射波，即反射系数为0.值得注意的是，要得到最佳效率的能量传输并不需要负载匹配，此条件只是避免能量从负载端到信号源端形成反射的必要条件。当RL=Rs 时可获得最大输出功率,此时为阻抗匹配状态。无论负载电阻大于还是小于信号源内阻,都不可能使负载获得最大功率,且两个电阻值偏差越大,输出功率越小. 阻抗匹配是无线电技术中常见的一种工作状态，它反映了输人电路与输出电路之间的功率传输关系。当电路实现阻抗匹配时，将获得最大的功率传输。反之，当电路阻抗失配时，不但得不到最大的功率传输，还可能对电路产生损害。阻抗匹配常见于各级放大电路之间、放大器与负载之间、测量仪器与被测电路之间、天线与接收机或发信机与天线之间，等等。 为了使信号和能量有效地传输，必须使电路工作在阻抗匹配状态，即信号源或功率源的内阻等于电路的输人阻抗，电路的输出阻抗等于负载的阻抗。在一般的输人、输出电路中常含有电阻、电容和电感元件，由它们所组成的电路称为电抗电路，其中只含有电阻的电路称为纯电阻电路。 L 型匹配网络通常不用于高频电路中，以及如果在窄带射频中选用了L 型匹配网络，也应该注意他的匹配禁区，在这个禁区中，无法在任意负载阻抗中和源阻抗之间实现预期的匹配，即应选择恰当的L 型匹配网络以避开其匹配禁区。 三 设计过程 1新建ADS 工程，新建原理图，在元件面板列表中选择“simulation S--param ”在原理图中
1、高频信号布线时要注意哪些问题？ 答：信号线的阻抗匹配；与其他信号线的空间隔离；对于数字高频信号，差分线效果会更好； 2、在布板时，如果线密，过孔就可能要多，当然就会影响板子的电气性能，请问怎样提高板子的电气性能？ 答：对于低频信号，过孔不要紧，高频信号尽量减少过孔。如果线多可以考虑多层板； 3、是不是板子上加的去耦电容越多越好？ 答：去耦电容需要在合适的位置加合适的值。例如，在你的模拟器件的供电端口就进加，并且需要用不同的电容值去滤除不同频率的杂散信号； 4、一个好的板子它的标准是什么？ 答：布局合理、功率线功率冗余度足够、高频阻抗阻抗、低频走线简洁. 5、通孔和盲孔对信号的差异影响有多大？应用的原则是什么？ 答：采用盲孔或埋孔是提高多层板密度、减少层数和板面尺寸的有效方法，并大大减少了镀覆通孔的数量。但相比较而言，通孔在工艺上好实现，成本较低，所以一般设计中都使用通孔。 6、在涉及模拟数字混合系统的时候，有人建议电层分割，地平面采取整片敷铜，也有人建议电地层都分割，不同的地在电源源端点接，但是这样对信号的回流路径就远了，具体应用时应如何选择合适的方法？ 答：如果你有高频>20MHz信号线，并且长度和数量都比较多，那么需要至少两层给这个模拟高频信号。一层信号线、一层大面积地，并且信号线层需要打足够的过孔到地。这样的目的是：1）对于模拟信号，这提供了一个完整的传输介质和阻抗匹配；2）地平面把模拟信号和其他数字信号进行隔离；3）地回路足够小，因为你打了很多过孔，地有是一个大平面。 7、在电路板中，信号输入插件在PCB最左边沿，MCU在靠右边，那么在布局时是把稳压电源芯片放置在靠近接插件（电源IC输出5V经过一段比较长的路径才到达MCU），还是把电源IC放置到中间偏右（电源IC的输出5V的线到达MCU就比较短，但输入电源线就经过比较长一段PCB板）？或是有更好的布局？ 答：首先你的所谓信号输入插件是否是模拟器件？如果是是模拟器件，建议你的电源布局应尽量不影响到模拟部分的信号完整性．因此有几点需要考虑：1）首先你的稳压电源芯片是否是比较干净，纹波小的电源．对模拟部分的供电，对电源的要求比较高；2）模拟部分和你的ＭＣＵ是否是一个电源，在高精度电路的设计中，建议把模拟部分和数字部分的电源分开；3）对数字部分的供电需要考虑到尽量减小对模拟电路部分的影响． 8、在高速信号链的应用中，对于多ASIC都存在模拟地和数字地，究竟是采用地分割，还是不分割地？既有准则是什么？哪种效果更好？ 答：迄今为止，没有定论。一般情况下你可以查阅芯片的手册。ADI所有混合芯片的手册中都是推荐你一种接地的方案，有些是推荐公地、有些是建议隔离地。这取决于芯片设计。 9、何时要考虑线的等长？如果要考虑使用等长线的话，两根信号线之间的长度之差最大不能超过多少？如何计算？ 答：差分线计算思路：如果你传一个正弦信号，你的长度差等于它传输波长的一半是，相位差就是180度，这时两个信号就完全抵消了。所以这时的长度差是最大值。以此类推，信号线差值一定要小于这个值。 10、高速中的蛇形走线，适合在那种情况？有什么缺点没，比如对于差分走线，又要求两组信号是正交的。 答蛇形走线，因为应用场合不同而具不同的作用： 1）如果蛇形走线在计算机板中出现，其主要起到一个滤波电感和阻抗匹配的作用，提高电路的抗干扰能力。计算机主机板中的蛇形走线，主要用在一些时钟信号中，如PCI-Clk,AGPCIK,IDE,DIMM等信号线；2）若在一般普通PCB板中，除了具有滤波电感的作用外，还可作为收音机天线的电感线圈等等。如2.4G的对讲机中就用作电感；3）对一些信号布线长度要求必须严格等长，高速数字PCB板的等线长是为了使各信号的延迟差保持在一个范围内，保证系统在同一周期内读取的数据的有效性（延迟差超过一个时钟周期时会错读下一周期的数据）。如INTELHUB架构中的HUBLink，一共13根，使用233MHz的频率，要求必须严格等长，以消除时滞造成的隐患，绕线是惟一的解决办法。一般要求延迟差不超过1/4时钟周期，单位长度的线延迟差也是固定的，延迟跟线宽、线长、铜厚、板层结构有关，但线过长会增大分布电容和分布电感，使信号质量有所下降。所以时钟IC引脚一般都接;" 端接，但蛇形走线并非起电感的作用。相反地，电感会使信号中的上升沿中的高次谐波相移，造成信号质量恶化，所以要求蛇形线间距最少是线宽的两倍。信号的上升时间越小，就越易受分布电容和分布电感的影响。4）蛇形走线在某些特殊的电路中起到一个分布参数的LC滤波器的作用。 11、在设计PCB时，如何考虑电磁兼容性EMC/EMI，具体需要考虑哪些方面？采取哪些措施？
ADS软件学习及阻抗匹配电路的仿真设计 专业班级：电子信息科学与技术3班 姓名： 学号： 一、实验内容 用分立LC设计一个L型阻抗匹配网络，实现负载阻抗（30+j*40）(欧姆) 到50(欧姆)的匹配，频率为1GHz。 二、设计原理 阻抗匹配是指负载阻抗与激励源内部阻抗互相适配，得到最大功率输出的一种工作状态，它反映了输入电路与输出电路之间的功率传输关系。 要实现最大的功率传输，必须使负载阻抗与源阻抗匹配，这不仅仅是为了减小功率损耗，还具有其他功能，如减小噪声干扰、提高功率容量和提高频率响应的线性度等。通常认为，匹配网络的用途就是实现阻抗变换，就是将给定的阻抗值变换成其他更合适的阻抗值。 基本阻抗匹配理论: ——（1） ——（2），由（1）与(2)可得：——（3）
当RL=Rs时可获得最大输出功率，此时为阻抗匹配状态。无论负载电阻大于还是小于信号源内阻，都不可能使负载获得最大功率，且两个电阻值偏差越大，输出功率越小。 广义阻抗匹配： 阻抗匹配概念可以推广到交流电路，当负载阻抗ZL与信号源阻抗Zs共轭时，即ZL=Zs，能够实现功率的最大传输，称作共轭匹配或广义阻抗匹配。 如果负载阻抗不满足共轭匹配条件，就要在负载和信号源之间加一个阻抗变换网络N，将负载阻抗变换为信号源阻抗的共轭，实现阻抗匹配。 三设计过程 1、新建ADS工程，新建原理图。在元件面板列表中选择“Simulation S--param”,在原理图中放两个Term和一个S-Parameters控件，分别把Term1设置成Z=5Oohm,Term2 设置成Z=30+j*40ohm，双击S-Parameters控件，弹出设置对话框，分别把Start设置成10MHz,Stop设置成2GHz，Step-size设置成1MHz。 2、在原理图里加入Smith Chart Matching 控件，并设置相关的频率和输入输出阻抗等参数。 3、连接电路。 4、在原理图设计窗口，执行菜单命令tools->Smith Chart,弹出Smart Component，选择“Update SmartComponent from Smith Chart Utility”，单击“OK”。 5、设置Freq=0.05GHz，Z0=50ohm。单击DefineSource /load Network terminations 按钮，弹出“Network Terminations”对话框，设置源和负载阻抗，然后依次单击“Apply”和“OK”。 6、采用LC分立器件匹配。 7、单击“Build ADS Circuit”按钮，即可以生成相应的电路。 8、进行仿真，要求其显示S(1,1)和S(2,1)单位为dB的曲线。
我来大概概括一下ADC输入阻抗的问题： 1:SAR型ADC这种ADC内阻都很大，一般500K以上。即使阻抗小的ADC，阻抗也是固定的。所以即使只要被测源内阻稳定，只是相当于电阻分压，可以被校正。 2:开关电容型，如TLC2543之类。他要求很低的输入阻抗用于对内部采样电容快速充电。这时最好有低阻源，否则会引起误差。实在不行，可以外部并联一很大的电容，每次被取样后，大电容的电压下降不多。因此并联外部大电容后，开关电容输入可以等效为一个纯阻性阻抗，可以被校正。 3：FLASH.html">FLASH型（直接比较型）。大多高速ADC都是直接比较型，也称闪速型（FLASH），一般都是低阻抗的。要求低阻源。对外表现纯阻性，可以和运放直接连接 4：双积分型大多输入阻抗极高，几乎不用考虑阻抗问题 5：Sigma-Delta型。这是目前精度最高的ADC类型，也是最难伺候的一种ADC。重点讲一下要注意的问题： a.内部缓冲器的使用。SigmaDelta型ADC属于开关电容型输入，必须有低阻源。所以为了简化外部设计，内部大多集成有缓冲器。缓冲器打开，则对外呈现高阻，使用方便。但要注意了，缓冲器实际是个运放。那么必然有上下轨的限制。大多数缓冲器都是下轨50mV，上轨AVCC-1.5V。在这种应用中，共莫输入范围大大的缩小，而且不能到测0V。一定要特别小心！一般用在电桥测量中，因为共模范围都在1/2VCC附近。不必过分担心缓冲器的零票，通过内部校零寄存器
很容易校正的。 b.输入阻抗问题。SigmaDelta型ADC属于开关电容型输入，在低阻源上工作良好。但有时候为了抑制共模或抑制乃奎斯特频率外的信号，需要在输入端加RC滤波器，一般DATASHEET上会给一张最大允许输入阻抗和C和Gain的关系表。这时很奇怪的一个特性是，C越大，则最大输入阻抗必须随之减小！刚开始可能很多人不解，其实只要想一下电容充电特性久很容易明白的。还有一个折衷的办法是，把C取很大，远大于几百万倍的采样电容Cs(一般4~20PF),则输入等效纯电阻，分压误差可以用GainOffset寄存器校正。 c.运放千万不能和SigmaDelta型ADC直连！前面说过，开关电容输入电路电路周期用采样电容从输入端采样，每次和运放并联的时候，会呈现低阻，和运放输出阻抗分压，造成电压下降，负反馈立刻开始校正，但运放压摆率(SlewRate)有限，不能立刻响应。于是造成瞬间电压跌落，取样接近完毕时，相当于高阻，运放输出电压上升，但压摆率使运放来不及校正，结果是过冲。而这时正是最关键的采样结束时刻。 所以，运放和SD型ADC连接，必须通过一个电阻和电容连接（接成低通）。而RC的关系又必须服从5.c里面所述规则。 d.差分输入和双极性的问题。SD型ADC都可以差分输入，都支持双极性输入。但这里的双极性并不是指可以测负压，而是Vi+Vi-两脚之间的电压。假设Vi-接AGND，那么负压测量范围不会超过-0.3V。正确的接法是Vi+Vi-共模都在-0.3~VCC之间差分输入。一个典型的
PCB 阻抗设计及叠 层 目 录 、八— 刖言 ............................... 第一章阻抗计算工具及常用计算模型 1.0阻抗计算工具 .............. 1.1阻抗计算模型 ............... 1.11. 1.1 2. 1.13. 1.14. 1.15. 1.16. 1.17. 1.18. 1.19. 1.20. 1.21. 1.2 2. 外层单端阻抗计算模型 ............ 外层差分阻抗计算模型 ............ 外层单端阻抗共面计算模型 ........ 外层差分阻抗共面计算模型 ........ 内层单端阻抗计算模型 ............ 内层差分阻抗计算模型 ............ 内层单端阻抗共面计算模型 ........ 内层差分阻抗共面计算模型 ........ 嵌入式单端阻抗计算模型 .......... 嵌入式单端阻抗共面计算模型 ..... 嵌入式差分阻抗计算模型 .......... 嵌入式差分阻抗共面计算模型 ..... 8 9 .9 10 10 11 11 第二章双面板设计 ................................. 2.0双面板常见阻抗设计与叠层结构 ............ 2.1.50 100 II 0.5mm ...................... 2.2. 50 II 100 II 0.6mm .................... 2.3. 50 II 100 II 0.8mm .................... 2.4. 50 II 100 II 1.6mm .................... 2.5. 50 70 II 1.6mm ....................... 2.6. 50 II 0.9mm II Rogers Er= 3.5 .......... 2.7. 50 II 0.9mm || Arlo n Diclad 880 Er=2.2 第三章四层板设计 ................................. 3.0.四层板叠层设计方案 ..................... 3.1.四层板常见阻抗设计与叠层结构 ........... 12 12 13 14 14 14 14 15 15 15 16 16 17 17 18 3.10. SGGS II 50 55 60 || 90 100 || 0.8mm 1.0mm 1.2mm 1.6mm 2.0mm 3.11. SGGS II 50 55 60 || 90 100 || 0.8mm 1.0mm 1.2mm 1.6mm 2.0mm 3.12. SGGS II 50 55 60 || 90 95 100 || 1.6mm ............................. 3.13. SGGS II 50 55 60 II 85 90 95 100 II 1.0mm 1.6mm .................... 3.1 4. SGGS II 50 55 75 II 100 II 1.0mm 2.0mm ............................. 3.1 5. GSSG II 50 II 100 II 1.0mm ......................................... 18 19 20 21 22 22
差分线对在高速PCB设计中的应用 时间:2007-04-28 来源: 作者:王延辉谢锘点击：3269 字体大小:【大中小】 摘要:在高速数字电路设计过程中，工程师采取了各种措施来解决信号完整性问题，利用差分线传输高速数字信号的方法就是其中之一。在PCB中的差分线是耦合带状线或耦合微带线，信号在上面传输时是奇模传输方式，因此差分信号具有抗干扰性强，易匹配等优点。随着人们对数字电路的信息传输速率要求的提高，信号的差分传输方式必将得到越来越广泛的应用。 1 用差分线传输数字信号 如何在高速系统设计中考虑信号完整性的因素，并采取有效的控制措施，已成为当今国内外系统设计工程师和PCB设计业界的一个热门课题。利用差分线传输数字信号就是高速数字电路中控制破坏信号完整性因素的一项有效措施。 在印刷电路板上的差分线，等效于工作在准TEM模的差分的微波集成传输线对，其中，位于PCB顶层或底层的差分线等效于耦合微带线；位于多层PCB的内层的差分线，正负两路信号在同一层的，等效于侧边耦合带状线，正负两路在相邻层的，等效于宽边耦合带状线。数字信号在差分线上传输时是奇模传输方式，即正负两路信号的相位相差180°，而噪声以共模的方式在一对差分线上耦合出现，在接受器中正负两路的电压(或电流)相减，从而可以获得信号，消除共模噪声。而差分线对的低压幅或电流驱动输出实现了高速集成功耗的要求。 2 差分线的阻抗匹配 差分线是分布参数系统，因此在设计PCB时必须进行阻抗匹配，否则信号将会在阻抗不连续的地方发生反射，信号反射在数字波形上主要表现为上冲、下冲和振铃现象。式(1)是一个信号的上升沿(幅度为E G)从驱动端经过差分传输线到接收端的频率响应： 其中信号源的电动势为E G，内阻抗为：Z G，负载阻抗为Z L；Hl(ω)为传输线的系统函数；ΓL和ΓG分别是信号接收端和信号驱动端的反射系数，由以下两式表示： 由式(1)可以看出，传输线上的电压是由从信号源向负载传输的入射波和从负载向信号源传输的反射波的叠加。只要我们通过阻抗匹配使ΓL和ΓG等于0，就可以消除信号反射现象。在实际工程应用中，一般只要求ΓL=0，这是因为只要接收端不发生信号反射，就不会有信号反射回源端并发生源端反射。