下载文档原格式
基于FPGA的伪随机序列的生成方法及应用
张金宝;李新阳;陈波
【期刊名称】《微计算机信息》
【年(卷),期】2009(025)029
【摘要】通过分析各种伪随机序列生成方法,提出了一种基于M序列的连续抽样方法,可以生成满足自适应光学系统SPGD控制算法要求的多路、相互独立以及服从伯努利分布的伪随机序列.该方法适合于用FPGA等超大规模集成电路实现,且具有占用硬件资源较少,实现方便等优点.用FPGA实现了用于61单元自适应光学系统SPGD控制算法的伪随机序列,并将此方法应用于基于SPGD控制算法的自适应光学系统实验中,实验表明,该方法能够满足自适应光学系统SPGD算法的需求,系统实现成功闭环.
【总页数】3页(P153-155)
【作者】张金宝;李新阳;陈波
【作者单位】610209,成都,中国科学院光电技术研究所;100039,北京,中国科学院研究生院;610209,成都,中国科学院光电技术研究所;610209,成都,中国科学院光电技术研究所;100039,北京,中国科学院研究生院
【正文语种】中文
【中图分类】TP301.6;TP331.1+1
【相关文献】
1.基于余数系统与置换多项式的高速长周期伪随机序列生成方法 [J], 马上;刘剑锋;杨泽国;张艳;胡剑浩
2.基于非规则二值化的伪随机序列生成方法 [J], 陈亚如;张雪锋
3.基于随机序列统计特性的伪随机序列生成方法 [J], 柏森;周龙福;郭辉;闫兵;
4.基于FPGA的Leap-forward型线性反馈移位寄存器在伪随机序列算法中的应用[J], 郝洪伟;
5.基于海绵函数的快速伪随机序列生成方法 [J], 赵磊; 郑东; 任方
因版权原因，仅展示原文概要，查看原文内容请购买。
DVB-T中伪随机序列扰码器的FPGA实现作者：***来源：《现代信息科技》2024年第07期收稿日期：2023-07-20DOI：10.19850/ki.2096-4706.2024.07.003摘要：伪随机序列在伪码测距、导航、数字数据扰乱器、噪声产生器、通信加密中有着广泛的应用。
在这些实际应用中，常常利用现场可编程门阵列（FPGA）来产生伪随机序列，这便于系统设计和测试的实现。
针对数字地面电视广播（DVB-T）标准，以线性反馈移位寄存器电路为基础，设计了一种并行伪随机序列产生方法，该方法简单而高效地实现DVB-T系统码流数据的扰码。
实验结果表明，MATLAB扰码算法结果与FPGA扰码模块仿真结果和硬件实现结果一致，该设计方法切实可行。
关键词：伪随机序列；DVB-T；MATLAB；FPGA；Verilog中图分类号：TN914.3 文献标识码：A 文章编号：2096-4706（2024）07-0011-05FPGA Implementation of Pseudo-random Sequence Scrambler in DVB-TCHEN Zhenlin（Electronic Information School， Foshan Polytechnic， Foshan 528137， China）Abstract： Pseudo-random sequence is widely used in pseudo-code ranging， navigation，digital data scramblers， noise generators and communication encryption. In the practical application， the FPGA is usually used to generate pseudo-random sequences， which can bring great convenience to system design or testing. Aiming at the DVB-T standard， based on the linear feedback shift register circuit， a simple and efficient parallel pseudo-random sequence generation method is designed to realize the scrambling of DVB-T system code flow data. The experimental results show that the MATLAB scrambling algorithm results are consistent with the FPGA scrambling module simulation results and hardware implementation results， so the design method is feasible.Keywords： pseudo-random sequence; DVB-T; MATLAB; FPGA; Verilog0 引言目前，数字通信已经成为当代通信技术的主流，数字通信的应用越来越广泛，人们开始追求更高的通信质量。
fpga 伪随机二进制序列作用FPGA（现场可编程逻辑门阵列）是一种可重构的硬件平台，可以实现定制的数字逻辑电路功能。
FPGA在许多领域都有广泛应用，其中之一是生成伪随机二进制序列（Pseudo Random Binary Sequence，PRBS）。
伪随机二进制序列是一种特殊的数字序列，具有类似于随机序列的特征，但实际上是根据特定算法生成的。
在现实世界中，我们经常需要使用具有随机性质的序列，比如在通信系统中进行数据调制和解调、信号分析和测试等。
FPGA生成伪随机二进制序列的过程基于特定的算法和初始种子值。
常见的算法有线性反馈移位寄存器（Linear Feedback Shift Register，LFSR）和伪随机数发生器（Pseudo Random Number Generator，PRNG）。
下面，我们将探讨伪随机二进制序列在不同领域的应用。
首先，在通信系统中，伪随机二进制序列被广泛应用于数据调制和解调。
调制是将数字信号转换为模拟信号的过程，解调则是将模拟信号转换为数字信号的过程。
在数字调制中，我们需要将原始数据通过一系列的变换映射到不同的频率或相位上，以便在传输过程中提供更好的抗干扰性能。
伪随机二进制序列可以用作调制器和解调器之间的同步信号，确保数据在传输过程中正确地被解调。
其次，信号分析也是伪随机二进制序列的重要应用领域之一。
信号分析是指对特定信号进行检测、测量和解释的过程，以从中获得关键信息。
在通信和雷达领域，我们经常需要对信号进行频谱分析，以检测其中的频率成分和特征。
伪随机二进制序列可以用作信号激励源，通过将其与待分析信号混合，可以提取出待分析信号的频谱特征。
最后，在测试和验证领域，伪随机二进制序列发挥着至关重要的作用。
在芯片设计和电路板测试中，我们经常需要对电路进行功能测试和故障诊断。
伪随机二进制序列可以用作测试源，通过将其输入待测试电路，我们可以观察电路的输出响应，并判断电路是否正常工作。
基于FPGA的伪随机序列发生器设计方案1基本概念与应用1)1FSR：线性反馈移位寄存器(1inear feedbackshiftregister,1FSR)是指给定前一状态的输出，将该输出的线性的薮再用作输入的移位寄存器。
异或运算是最常见的单比特线性函数：对寄存器的某些位进行异或操作后作为输入，再对寄存器中的各比特进行整体移位。
1FSR产生的两种形式为伽罗瓦(Ga1ois)和斐波那契(FibonaCCi)两种形式。
也有成为外部(Ex隹rna1)执行方式和内部(Interna1)执行方式。
(1)伽罗瓦方式(Interna1)X0X4X17! ! TepCount ,-Θ□□EF-Γ>4300000000Θ{3B0-*~*DaiaFtowW>)∙ι.x4.χ“(Ga1oisImp1ementation)Ga1ois方式特征数据的方向从左至右，反馈线路是从右至左。
其中XCo项(本原多项式里面的T'这一项)作为起始项。
按照本原多项式的指示确定异或门(XOR)在移位寄存器电路上的位置。
如上图所示XM。
因此Ga1ois方式也有人称作线内或模类型(M-型)1FSRo(2)斐波那契方式(Externa1)TapCountB*0;E3t3-⅛QEHIH30GHZHHDGIFSHpcivncrTMrig(M)-X14.X,>♦X n»1(Fibonacciimp1ementation)从图中我们可以看到Fibonacci方式的数学流向和反馈形式是恰好跟Ga1ois方式相反的，按照本原多项式，其中XCO这一项作为最后一项，这里需要一个XOR∏,将本原多项式中所给的taps来设定它的异或方式。
因此Fibonacci方式也被叫做线外或者简型(S-型)1FSR。
2)本原多项式本原多项式是近世代数中的一个概念，是唯一分解整环上满足所有系数的最大公因数为1的多项式。
本原多项式不等于零，与本原多项式相伴的多项式仍为本原多项式。
0 引言伪随机序列现已广泛应用于密码学、扩频通讯、导航、集成电路的可测性设计、现代战争中的电子对抗技术等许多重要领域。
伪随机序列的伪随机性表现在预先的可确定性、可重复产生与处理。
伪随机序列虽然不是真正的随机序列，但是当伪随机序列周期足够长时，它便具有随机序列的良好统计特性。
在已有的序列中，m序列的应用最为成熟和广泛，为此，本文给出线性m序列和基于m序列的非线性m子序列的FPGA实现方法。
由于FPGA的内部逻辑功能是通过向内部静态存储器单元加载配置数据来实现的，其配置文件决定了逻辑单元的逻辑功能以及模块间或与I／O间的连接，故可最终决定FPGA实现的功能。
FPGA的这种结构允许多次编程，并享有快速有效地对新设计进行优化的灵活性，为此，本文选用了altera 的cvclone系列FPGA芯片EPlC12-240PQFP，该芯片内部有12060个逻辑单元、239616 bit RAM、两个锁相环(PLL)。
本文应用移位寄存器理论来产生序列，其算法的关键是找到线性m序列和非线性m子序列移位寄存器的反馈逻辑式。
1 m序列的实现1.1 基于FPGA的m序列实现利用反馈移位寄存器产生0、1序列时，其n位反馈移位寄存器的逻辑功能如图1所示。
图中，xi蕾表示寄存器所处的状态，通常用0和1来代表两个可能的状态，并且把0和1看成是有限域GF(2)的两个元素。
f(x0，x1，…，xn-1)刻划了移位寄存器反馈逻辑的功能，它可以看成一个定义在GF(2)上并且在GF(2)中取值的n元函数，当f(x0，x1…，xn-1)可以表示成一线性齐次函数时。
即，相应的反馈移位寄存器是线性的，而由线性移位寄存器产生的序列就称为线性移位寄存器序列。
m序列就是线性移位寄存器序列。
对于一个n级m序列移位寄存器来说。
它在每一时刻的内部状态都可以看做有限域GF(2)上的一个n维向量，而反馈函数就是刻划了从每一时刻的状态到下一时刻状态的转移规律，或者说反馈函数定义了n维向量空间上的一个线性变换。
基于FPGA的ｍ序列发生器摘要ｍ序列广泛应用于密码学、通信、雷达、导航等多个领域，本文提出了一种基于FPGA的伪随机序列产生方法，应用移位寄存器理论从序列的本原多项式出发，获得产生该序列的移位寄存器反馈逻辑式，结合FPGA芯片结构特点，在序列算法实现中采用元件例化语句。
算法运用VHDL语言编程，以A1tera的QuartusⅡ软件为开发平台，给出了序列的仿真波形。
序列的统计特性分析表明：该方法产生的序列符合ｍ序列的伪随机特性，验证了算法的正确性。
关键词：ｍ序列；移位寄存器理论；VHDL语言1 m序列m序列是伪随机序列的一种 ,结构简单 ,实现方便。
在现代工程实践中 , m 序列在通讯、导航、雷达、通信系统性能的测量等领域中有着广泛的应用。
例如 , 在连续波雷达中可用作测距信号 , 在遥控系统中可用作遥控信号 , 在多址通信中可用作地址信号 , 在数字通信中可用作群同步信号 ,还可用作噪声源及在保密通信中起加密作用等。
伪噪声发生器在测距、通信等领域的应用日益受到人们重视。
目前，m序列产生实现方法主要有3种：(1)门电路实现该方法设计简单，但随移位寄存器级数的增长，电路装调困难，且占用的印制板面积较大。
(2)DSP编程实现该方法专业性过强，不适合一般用户。
(3)VHDL与CPLD实现由于CPLD的高集成度，而且VHDL语言编程较为方便，故可以大大减少电路的装调的困难。
文章提出VHDL语言实现，，l序列电路是周期、初相位可编程变化的，其应用较为灵活，通过微处理器对其进行适当的初始化，即可产生用户所需周期、初相位的m序列输出。
用软件方式构成的特点是采用灵活的数据查询方式可以获得任意级数 n 的本原多项式系数 ,从而实现 m 序列的产生 , 但速度受到单片机工作速度的限制。
而 FPGA 具有硬件电路实现的优点 , 又具有设计上的灵活性 , 并且由于FPGA 便于实现大规模的数字系统。
1.1 理论基础m 序列是最长线性反馈移位寄存器序列的简称，它是由带线性反馈的移位寄存器产生的周期最长的一种序列。
摘要：通过分析各种伪随机序列生成方法，提出了一种基于M 序列的连续抽样方法，可以生成满足自适应光学系统SPGD 控制算法要求的多路、相互独立以及服从伯努利分布的伪随机序列。
该方法适合于用FPGA等超大规模集成电路实现，且具有占用硬件资源较少，实现方便等优点。
用FPGA 实现了用于61 单元自适应光学系统SPGD 控制算法的伪随机序列，并将此方法应用于基于SPGD 控制算法的自适应光学系统实验中，实验表明，该方法能够满足自适应光学系统SPGD 算法的需求，系统实现成功闭环。
1 引言
随机序列是一组满足特定统计学规律的数据，在信号理论分析中应用非常普遍。
由于精确的随机序列生成方法较为复杂，产生的随机序列不具有可重复性等特点，在很多应用场合使用伪随机序列。
伪随机序列在扩频通信、信息加密和系统测试等诸多领域中都有着广泛的应用。
在自适应光学SPGD 算法中，伪随机序列亦有相当重要的作用。
Vorontsov 等人在1997 年将SPGD 算法引入到自适应光学领域[2]。
国内在近几年开始了对 SPGD 算法在自适应光学系统应用的研究，并且在计算机上用软件编程实现了算法，进行了自适应光学的系统实验[3]。
自适应光学SPGD 控制算法的研究趋势是使用专用的信号处理硬件电路作为算法的实现平台，以获得更高的迭代速度和更好的收敛效果。
Cauwenberghs等人设计了专用的模拟超大规模集成电路实现SPGD 控制算法，并且在一些应用领域进行了实验[5]。
目前自适应光学系统的规模普遍达到几十上百单元。
针对多单元自适应光学系统SPGD 控制算法的特殊要求，本文提出了一种适合于用FPGA 硬件电路产生满足算法要求的多路伪随机序列的生成方法，完成了FPGA 电路的硬件实现，并将其用于实现61 单元自适应光学SPGD控制算法，同时进行自适应光学的闭环实验。
2 自适应光学 SPGD 控制算法对伪随机序列的要求
SPGD(the Stochastic Parallel Gradient Descent algorithm)算法通过对多路的控制参数加入随机并行的扰动，使用性能指标测量值的变化量与控制参数的变化量进行控制参数的梯度估计，以迭代方式在梯度下降方向上进行控制参数的搜索。
在自适应光学SPGD 算法中，控制参数为变形镜的控制电压，随机并行的扰动通过多路伪随机序列模拟。
SPGD 算法中随机并行扰动的特性，对伪随机序列也提出了相应的要求[5]：
(1) 路数多。
路数等于变形镜单元数(即变形镜上驱动单元的数目)。
例如在一个61 单元的自适应光学系统中，就需要产生61 路的伪随机序列。
(2) 伪随机序列两两相互独立。
相互独立可避免变形镜各驱动单元间的相互耦合。
(3) 伪随机序列符合伯努利分布，两个样本值出现的概率各为0.5。
3 硬件电路实现伪随机序列的传统方法
传统的生成伪随机序列的方法较多，如线性反馈移位寄存器法(LFSR，可产生M 序列)，乘同余法，线性同余法，Gold 序列等[6],[7]。
M 序列是一种常用的随机序列，符合SPGD 算法中单路随机序列伯努利分布的要求。
但使用M 序列作为SPGD 算法中多路随机序列在实现上存在难点：算法要求多路伪随机序列，用多个不同的LFSR 结构去生成多路的伪随机序列，需要耗费大量的硬件资源，并且构造多路不同的LFSR 结构需耗费巨大的工作量。
Gold 序列优点在于只由两个M 序列构造，能够节省资源；并且改变两个M 序列模二和的相对位置即可构成多个Gold 序列，从而满足SPGD 算法中多路伪随机序列的要求。
但在实际工程中如何方便改变两个M 序列的相对位置以产生多路的Gold 序列亦有难度。
同时，Gold 序列亦存在非平衡性问题，不完符合伯努利分布。
国外最早使用模拟超大规模集成电路(Analog VLSI)做出SPGD 控制算法的Vorontsov 等人设计的随机数发生器，其本质也是LFSR 结构，使用了抽头的方法从而可以用一个 LFSR 结构同时产生19 路的伪随机序列[8],[1]。
这种方法的缺陷是如果伪随机序列的路数序列超过19 路后，则用这个电路结构产生的各路伪随机数之间不是完全相互独立的。
4 连续抽样生成多路伪随机序列的方法
通过以上对M 序列，Gold 序列的分析，结合M 序列易于硬件实现，Gold 序列可生成多路序列的优点，以及基于时间抽样的思想，设计了如图1 所示硬件结构的68 路伪随机Gold 序列发生器。
图中所示结构包括两个时钟，两个相同的线性反馈移位寄存器，N 进制计数器，以及N 路伪随机序列的存取单元。
两个时钟有特殊的关系，即时钟1 是时钟2 的N 分频。
N 进制计数器的输出作为N 路伪随机序列存取单元的存储地址。
存取单元及地址译码器可视为一个整体，在实现时使用深度为N，宽度为1bit 的双端口RAM 代替（一个端口存数据，另一个端口取数据）。
此外，图中的“＋”表示模二和。
结构中的N 值，为本原抽样数，即使用N 对M 序列抽样后，可得到另一同周期的M 序列。
上述结构产生多路Gold 序列的原理如下：
⑤将这N个不同相位的M2 序列与M1 序列模二和，生成N 个不同的Gold 序列。
该方法需要选定两个可构成Gold 序列的理想M 序列对，之后将能够从一个M 序列抽样出另一M 序列的本原抽样数N 预先计算出来。
由于是预先计算，不需在硬件内实现，不占用硬件资源。
因此该方法占用的资源较少，同时结构化的设计也适合于用硬件描述语言进行设计。
5 实验及结果分析
为验证上述伪随机序列生成方法的可行性，在FPGA 内对上述结构进行了硬件设计，并搭建了基于SPGD 控制算法的自适应光学系统平台。
自适应光学系统实验平台的结构如下图3 所示，主要由激光器和扩束系统、倾斜镜TM、变形镜DM、CCD 相机、基于FPGA 的SPGD 算法控制处理器、数字到模拟转换器DAC和高压放大器HVA 等组成。
光源从激光器发出后经TM 和DM 反射至CCD 相机，相机将图像数据传输给FPGA 板进行算法迭代，再输出电压至数模转换，最后经高压放大后控制61 单元的变形镜DM(驱动器的排布见图(3)和倾斜镜TM，完成闭环控制。
连续抽样法结构的主要参数： LFSR1 和LFSR2 对应的本原多项式为：
本原抽样数N 为68。
该设计可
产生68路，
周期为1023 的Gold 序列。
该参数设计主要以实验为主，本原多项式1F (x)的选取原则是反馈少，实现简单。
本原抽样数要比61 稍大，保证能产生足够多的Gold 序列，如果过大亦会造成资源的浪费。
SPGD 算法包括伪随机序列发生器都在Xilinx公司的VII3000 FPGA 内实现。
通过ChipScope 在线逻辑分析仪记录68 路Gold 序列，经计算验证这68 路Gold 满足相互独立的要求。
针对Gold 序列的非平衡性问题，根据序列的周期性及对偶性，实验运用了一个简单的方法加以解决：将偶数周期的两个样本值互相交换，即应该输出1 时输出0，应该输出0 时输出1。
因此每两个周期内的两个样本值出现的概率各为0.5，只要序列发生的时间足够长，长期统计平均，其概率亦各为0.5。
因此通过实验验证表明连续抽样方法能够满足自适应光学SPGD 算法的要求。
自适应光学系统实验方面，以均值半径作为本实验中SPGD 算法的性能指标[4]，向极小的方向进行梯度搜索，性能指标的收敛曲线如图4(a)所示。
在迭代1000 次后，曲线就已接近极小值。
图4(b)和7(c)是进行校正前后，CCD 相机中获取的远场光斑的光强分布图。
校正前的峰值为96，校正后的峰值为230，校正后的远场光斑接近艾里斑，结果说明使用 SPGD 算法对静态的波前畸变达到了良好的效果，同时也验证了本方法所产生的伪随机序列能够在实际的SPGD 控制算法中正常工作。
6 结论
利用FPGA硬件电路生成了61单元自适应光学系统SPGD控制算法要求的68路伪随机序列。
开展了基于SPGD控制算法自适应光学系统实验，系统能够实时闭环，结果表明了该方法的实用性。
同时，该方法除了满足自适应光学系统SPGD控制算法的专用性外，也为生成大量的、任意多路的伪随机序列提供了一种通用的方法，在信号处理、信号加密等工程领域也具有一定的实际意义。
本文作者创新点：针对自适应光学系统的SPGD 控制算法对伪随机序列的要求，分析了两种适合于硬件实现的伪随机序列――M 序列及Gold 序列的特点，及直接用于SPGD 控制算法存在的问题。
在M 序列抽样方法的基础上，提出了一种连续抽样生成多路Gold 序列的方法。
该方法在对时间未要求的基础上，以时间来换取空间资源，减少了空间资源的占用，只需要两个LFSR 结构，解决了生成大量LFSR 结构的工作量问题，方便地实现了SPGD 控制算法要求的多路、独立伪随机序列的生成，并提出了解决了Gold 序列非平衡性问题的方法。
