授课课题：外部存储器 授课时间：月日第周星期第节 授课班级： 授课类型：理论课 教学目标、要求： 1、认识计算机的外部存储器 2、掌握外部存储器的相关参数 教学重难点： 1、认识计算机的外部存储器 2、掌握外部存储器的相关参数 教学方法：讲授 教学手段：多媒体 教时安排：2课时 参考资料：无 教学过程： 外部存储器即外存，也称辅存，主要作用是长期存放计算机工作所需的系统文件、应用程序、用户程序、文档和数据等。 外存储器是指除计算机内存以及CPU缓存以外的存储器，一般断电后任然能保存数据。常见的有硬盘、软盘、光盘、U盘等。 1、硬盘
硬盘的存储容量较大，目前流行的硬盘容量一般在80GB—1.5TB 之间，存取速度比早起的硬盘有了很大的提高，是目前计算机系统配置中必不可少的外存储器，由一个或者多个玻璃制的碟片组成，这些碟片外部覆盖有铁磁性材料。绝大多数硬盘都是固定硬盘，被永久性地密封固定在硬盘驱动器中。 2、硬盘的主要性能技术指标 作为计算机系统的数据存储器，容量是硬盘最主要的参数。 硬盘的容量以兆字节或千兆字节为单位，计算机是以1024为换算的，但硬盘厂商通常是以1000为换算单位，所以硬盘上标称的容量在计算机中显示的要小一点。 转速时硬盘内电机主轴的旋转速度，也就是硬盘盘片在一分钟内所能完成的最大转数，转速决定硬盘内部传输率和需找文件的速度。单位是每分钟多少转。 平均访问时间是指磁头从其实位置到达目标磁道位置，并且从目标磁道上找到要读写的数据扇区所需的时间。 目前硬盘的平均寻道时间通常在8—12MS之间，决定着硬盘的访问速度快慢。 传输速率是指硬盘的数据传输率，硬盘的读写数据的速度，单位为兆比特每秒，包括内部数据传输率和外部数据传输率。 内部传输率也称为持续传输率或借口传输率，标称的是系统总线与硬盘缓冲区之间的数据传输率，外部数据传输率与硬盘借口类型和硬盘缓存的大小有关。
专题：存储器与接口设计 存储器接口类型可分为：异步存储器接口和同步存储器接口2大类型 异步存储器接口类型是最常见的，也是我们最熟知的，MCU一般均采用此类接口。相应的存储器有：SRAM、Flash、NvRAM……等，另外许多以并行方式接口的模拟／数字I/O器件，如A/D、D/A、开入／开出等，也采用异步存储器接口形式实现。 同步存储接口相对比较陌生，一般用于高档的微处理器中，TI DSP中只有C55x 和C6000系列DSP包含同步存储器接口。相应的存储器有：同步静态存储器：SBSRAM和ZBTSRAM，同步动态存储器： SDRAM，同步FIFO等。SDRAM可能是我们最熟知的同步存储器件，它被广泛用作PC机的内存。 C2000、C3x、C54x系列DSP只提供异步存储器接口，所以它们只能与异步存储器直接接口，如果想要与同步存储器接口，则必须外加相应的存储器控制器，从电路的复杂性和成本的考虑，一般不这么做。C55x、C6000系列DSP不仅提供了异步存储器接口，为配合其性能还提供了同步存储器接口。 C55x和C6000系列DSP的异步存储器接口主要用于扩展Flash和模拟／数字I/O，Flash主要用于存放程序，系统上电后将Flash中的程序加载到DSP片内或片外的高速RAM 中，这一过程我们称为BootLoader同步存储器接口主要用于扩展外部高速数据或程序RAM，如SBSRAM、 ZBTSRAM或SDRAM等。 现在的问题是如何设计DSP系统的外部存储器电路，即DSP如何正确地与各种类型的存储器芯片接口。在DSP外部存储器电路设计中经常会遇到下列一些问题：DSP提供的外部存储器接口信号与存储器芯片所需要的接口信号不完全一致某 些DSP支持多种数据宽度的访问，如8／16／32位数据宽度等，存储器电路中如何实现？数据、地址线在PCB布线时，为了走线方便，经常会进行等效交换，哪些存储器可以作等效交换、哪些不行？ 下面我们将按存储器类型分别来解答这些问题 异步存储器：Flash 对于flash,读操作与SRAM相同;擦除和写入操作以命令序列形式给出，厂商不同，命令序列可能稍有不同写入命令序列后，Flash自动执行相应操作，直到完成，随后自动转为读状态。在完成相应操作前，读Flash得到操作是否完成的状态信息，而非存储单元数据. 对于flash，因为擦除跟写入操作以命令序列形式给出，可以对进行编程，包括两种方式： 1、在线，load2段程序，把要烧写的程序当作文件写入到Flash中 2、离线，通过JTAG烧写 3.3V、16位宽度的、工业标准Flash有4种，它们的引脚兼容，均为48引脚的TSOP封装在PCB布线时，以最大容量1M×16位Flash布线，则可根据容量需要安装如何一种FlashFlash的数据和地址线不可以等效交换BootLoader考虑Flash应定位于特殊的位置，设计时应参考相应器件的数据手册 1、VC33，Flash应定位在PAGE0的1000H、或PAGE1的400000H、或PAGE3的FFF000H，可支持8／16／32位数据宽度
存储器的种类、特性和结构 一、分类 按元件组成：半导体M，磁性材料存储器（磁芯）， 激光存储器 按工作性质：内存储器：速度快，容量小（64K?8Gbyte） 外存储器：速度慢，容量大（20MB?640GB）二、半导体存储分类 RAM SRAM 静态 DRAM 动态 IRAM 集成动态 ROM 掩膜ROM PROM 可编程 EPROM 可改写 E PROM 可电擦除 三、内存储器性能指标 1. 容量M可容纳的二进制信息量，总位数。 总位数=字数×字长bit，byte，word 2. 存取速度 内存储器从接受地址码，寻找内存单元开始，到它 取出或存入数据为止所需的时间，T A。 T A越小，计算机内存工作速度愈高，半导体M存储 时间为几十ns?几百ns ns=mus 3.功耗 维持功耗操作功耗 CMOS NMOS TTL ECL （低功耗.集成度高）（高速.昂贵.功耗高） 4、可靠性 平均故障间隔时间 MTBF（Mean Time Between Failures） 越长，可靠性越高.跟抗电磁场和温度变化的能力有关. 5、集成度 位/片1K位/片?1M位/片
在一块芯片上能集成多少个基本存储电路 （即一个二进制位） 四、存储器的基本结构 随机存储器RAM 或读写存储器 一、基本组成结构 存储矩阵 寄存二进制信息的基本存储单元的集合体，为便于读写，基本存储单元都排列成一定的阵列，且进行编址。 N×1—位结构：常用于较大容量的SRAM，DRAM N×4 N×8 —字结构常用于较小容量的静态SRAM
2、地址译码器 它接收来自CPU的地址信号，产生地址译码信号。选中存储矩阵中某一个或几个基本存储单元进行读/写操作 两种编址方式： 单译码编址方式. 双译码编址方式 （字结构M）（复合译码） 存储容量
存储器类型综述及DDR接口设计的实现 存储器类型综述及DDR接口设计的实现 存储器综述 在过去的数年里，电子市场，确切地说是存储器市场，经历了巨大的变化。在 2000 年电子工业低迷时期之前，设计师很少考虑他们下一个设计中元器件的成本，而更关注它们能够达到的最高性能。 今天，竞争的加剧以及利润率的下降迫使系统设计师在降低下一代产品成本的同时，保持、甚至提高系统的性能种转变的结果，有一个工业部门经历了实质性的增长，它就是 DRAM 存储器，尤其是双倍数据速率(DDR) S DRAM 存储DDR存储器最初是一种高性能、低成本的存储器解决方案，主要用于个人计算机和其它成本敏感的消费品市场。于施加在整个电子工业上的经济压力，非消费产品也开始采用DDR存储器了（图 1）。 图 1 来源：IC Insights DDR是一种基于S DRAM 的革命性的存储器技术。DDR S DRAM 的存取速度是S DRAM 的两倍，因为DDR的数据传时钟的所有两个边沿。而S DRAM 仅在时钟的上升沿传送数据。因此，DDR能够传送数据的速度高达2133MB/s。与传统AM 相比，DDR还具有更低的功耗。它的工作电压是直流2.5V，而S DRAM 是直流 3.3V 。 市场分析表明，在当今所有的电子系统中，超过50%采用了DDR存储器，并且预计在接下来的几年中将增长到80不是，并且永远也不会是一种针对所有设计的技术。DDR存储器非常适用于那些高读写比率的设计。而诸如四倍数据器，适用于50%读写比率的应用。图2确定了多种顶尖的存储器技术以及它门各自所属的读/写曲线。
图 2 不同存储器类型的读/写率的比较 如上所述，每个系统有各自独特的存储器要求。在服务器应用的例子中，读写趋于较高的比率，表示需要DDR。理器与支持大数据包的MAC的接口例子中，在处理之前，这些数据包需要进行缓冲和存储，接近1:1的读写比率，表一个合适的存储器结构。 图3展示了一个通用通信线卡印刷电路板的例子。基于系统设计者的要求，这张结构图上指出了在哪里一些通用型可以被采用。在很多系统中采用了相似的决策过程，从而选择合适的存储器结构。 图 3 下面的目录指出了针对不同的系统和功能的合适的存储器结构。这些选择基于系统结构和各自的性能/成本综合要·查找-快速的开关/访问时间 -临界延时，以读取为导向，较小的总线宽度(32/64位)
https://www.doczj.com/doc/807060806.html,/news/html/70/show1598.htm 摘要：介绍美国Cygnal公司生产的C8051F02X系列单片机的外部存储器接口、I/O 端口配置方法和有关注意的问题；在此基础上列举两个关于EMIF、I/O的配置应用。 关键词：C8051F02X EMIF I/O 交叉开关 美国Cygnal公司C8051F02X系列单片机是集成在一起芯片上的混合信号系统级单片机。该单片机具有32/64位数字I/O端口（引脚）、25MIPS高速流水线式8051微控制器内核、64KB在系统可编程Flash存储器、64KB地址的外部存储器接口、4352（4096+256）B片内RAM、各自独立的SPI、SMBUS/I2C和两个UART串行接口等特点。其最突出的优点就是，通过设置交叉开关寄存器控制片内数字资源映射到外部I/O引脚，这就允许用户根据自己的特定应用，选择通用I/O端口和所需要数字资源。当然，在设置数字交叉开关寄存器时，应该首先考虑EMIF的配置问题。其配置不同，将导致单片机通过不同的端口（低或高）访问片外存储器和存储器映像的I/O部件，以及数字交叉开关是否分配外部设备给P0.7(WR)、P0.6（RD）、P0.5（ALE）引脚。（如图EMIF设置为多路器模式。） 1 EMIF和I/O配置方法 1.1 外部存储器接口（EMIF）配置 C8051F02X系列MCU有4KB的RAM可以只映射在片内，也可以映射在64KB外部数据存储器地址空间，还可以同时映射到片内和片外（4KB地址以内在片内存储器空间访问，4KB以上经过EMIF访问）三种方式。对于后两种存储器工作模式，需通过外部存储器接口使用MOVX和DPTR或MOVX和R0（R1）指令访问外部数据存储器和存储器映像的I/O设备。但是对于高8位地址，必须由外部存储器接口寄存器（EMI0CN）提供；而EMIF可将外部数据存储器接口映射到低端口（P0～P3）（F020/2/3系列）或高端口（P4～P7）（F020/2系列），以及配置为复用模式或非复用模式等。配置外部存储器接口的步骤下： *设置EMIF为低端口或高端口； *设置EMIF为复用模式或非复用模式；
纠结了这么久，现在总算有点儿头绪了，先把它整理到这里先，有几点还是j经常被弄糊涂：地址和数据，地址/数据复用，地址的计算，总线的概念，执行指令跟脉冲的关系，哎呀呀，看来计算机组成和原理不看不行啊，得找个时间瞧瞧，过把瘾了解了解。。。 使用ALE信号作为低8位地址的锁存控制信号。以PSEN信号作为扩展程序存储器的读选通信号，在读外部ROM是PSEN是低电平有效，以实现对ROM 的读操作。 由RD和WR信号作为扩展数据存储器和I/O口的读选通、写选通信号。 ALE/PROG: 当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节。 在FLASH编程期间，此引脚用于输入编程脉冲。 在平时，ALE端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的1/6。因此它可用作对外部输出的脉冲或用于定时目的。然而要注意的是：每当用作外部数据存储器时，将跳过一个ALE脉冲。如想禁止ALE的输出可在SFR8EH地址上置0。此时，ALE只有在执行MOVX，MOVC指令是ALE才起作用。另外，该引脚被略微拉高。如果微处理器在外部执行状态ALE禁止，置位无效。 当访问外部存储器时，ALE作为锁存扩展地址的低8位字节的控制信号。 当访问外部数据存储器时，ALE以十二分之一振荡频率输出正脉冲，同时这个引脚也是EPROM编程时的编程脉冲输入端。] 当非访问外部数据存储器时，ALE以六分之一振荡频率固定输出正脉冲，8051一个机器周期=6个状态周期=12个振荡周期，若采用6MHz的晶体振荡器，则ALE会发出1MHz的固定的正脉冲。因此它可以用来做外部时钟或定时。如果我们把这个功能应用与实际，可能给我们的设计带来简化，降低生产成本。 ALE脚是在使用MOVX、MOVC指令时才会变成有效（这些指令都使用到外部RAM或ROM 的地址。这些指令都有一个特点：地址和数据分时出现在P0口）。使用Ｃ写程序时，要使用它有效，可用访问内部RAM地址的方法。如：uVariable=*((char *)0x12C),把0x12C地址的内容给uVariable变量。这个过程有效的脚为ALE、RD。 这个信号线的信号生成是MCU硬件电路实现的，不可以人工控制。 在某些内置TOM的MCU里，可以关闭ALE信号输出，以降低EMI。
TMS320C32 DSP 的存储器接口设计方案 TMS320C32 是美国TI 公司生产的一款浮点数字信号处理器（DSP），是TMS320 系列浮点数字信号处理器的新产品，其CPU 是在TMS320C30 和TMS320C31 的基础上进行了简化和改进。在结构上的改进主要包括可变宽度 的存储器接口、更快速的指令周期时间、可设置优先级的双通道DMA 处理器、灵活的引导程序装入方式、可重新定位的中断向量表以及可选的边缘/电平触发 中断方式等。 1 TMS320C3 2 的外部存储器接口的特点 TMS320C32 是一个32 位微处理器，它可以通过24 位地址总线、32 位数据总线和选通信号对外部存储器进行访问。其外部存储器接口结构如下图l 所示。 在图l 中，引脚（引脚，又叫管脚，英文叫Pin。就是从集成电路（芯片）内部电路引出与外围电路的接线，所有的引脚就构成了这块芯片的接口）PRGW 是用来配置外部程序存储器的宽度的。当PRGW 引脚为低电平时程序 存储器宽度为16 位；当PRGW 引脚为高电平时程序存储器宽度为32 位。STRBO 和STRBl 各为一组访问外部存储器的选通信号，各有4 个信号引脚（STRBx_B3／A_1、STRBx_B2／A_2、STRBx_Bl 和STRBx_B0）。从图l 中我们可以看出，选通信号STRB0 和STRBl 能从8／16／32 位存储器中访问 8／16/32 位数据，或从16／32 位存储器中执行32 位程序；IOSTRB 是外设 I／O 的选通信号引脚，它只能从32 位宽度的存储器中访问32 位的数据和程序。 可以通过对STRBx 和IOSTRB 的设置，从8／16／32 位的存储器中访
第四课内存储器 第一节内存的类型 内存是一组，或多组具有数据输入/输出和数据存储功能的集成电路。存根据其存储信息的特点，主要有两种基本类型： 第一种类型是只读存储器ROM（Read Only Memory），只读存储器强调其只读性，这种内存里面存放一次性写入的程序和数据，只能读出，不能写入； 第二种类型是随机存取存储器RAM（Random Access Memory），它允许程序通过指令随机地读写其中的数据。 1. 只读存储器ROM 存储在ROM中的数据理论上是永久的，既使在关机后，保存在ROM中的数据也不会丢失。因此，ROM中常用于存储微型机的重要信息，如主板上的BIOS等。常见类型如下： (1) ROM 这是标准ROM，用于存储不随外界的因素变化而永久性保存的数据。在ROM中，信息是被永久性融刻在ROM单元中的，这使得ROM在完成融刻工作之后，不可能将其中的信息改变。 (2) PROM（Programmable Rom）
即可编程ROM，它的工作情况与CD-R相似，允许一次性地写入其中的数据，一旦信息被写入PROM后，数据也将被永久性地融刻其中了，其他方面与上面介绍的ROM就没有什么两样了。 (3) EPROM（Erasable Programmable Rom） 即可擦写、可编程ROM，它可以通过特殊的装置（通常是紫外线）反复擦除，并重写其中的信息。 (4) EEPROM（Electrically Erasable Programmable Rom） 即电可擦写、可编程ROM，可以使用电信号来对其进行擦写。因此便于对其中的信息升级，常用于存放系统的程序和数据。 (5) Flash Memory Flash Memory 即闪存存储器，又称闪存，是目前取代传统的EPROM和EEPROM的主要非挥发性存储器，目前主板上的BIOS 都是使用Flash Memory。它的存取时间仅为30ns，并具有体积小，高密度，低成本和控震性能好的优点，是目前为数不多的同时具有大容量、高速度、非易失性、可在线擦写特性的存储器。Flash Memory 除用于系统的BIOS外，在移动存储器和HUB、路由器等网络设备中也得到了广泛的应用。 2. 随机存取存储器RAM
常用存储器芯片设计指南 现代通讯产品中，各种存储器的应用已经是越来越广泛，可以这么说，产品中包含的存储器的特性的好坏，直接关系到产品整体性能。因此，存储器芯片的设计，在通讯产品的设计中，也显得愈发重要。 目前在通讯产品中应用的存储器，主要有FLASH、SSRAM、SDRAM、串行PROM等，由此延伸出去还有在接口电路中经常应用的FIFO、双口RAM等，下面的内容就是这些常用存储器芯片的原理介绍和在产品中的设计指南。 FLASH介绍 一、BOOT ROM简介 我们在CPU最小系统中一般采用AM29LV040B-90 // SST39VF040-90-4C-NH （代码：10300067，512kB，8位总线宽度，PLCC32封装，3.3V供电）作为BOOT ROM。 BOOT ROM中存放的是系统自举程序，实现CPU系统的自举。当系统上电后，CPU 首先运行BOOT ROM中的程序，完成对CPU系统的初始化。 图1 AM29LV040B-90 // SST39VF040-90-4C-NH引脚图 该FLASH芯片可在线读写，但作为BOOT ROM时，我们一般用烧录机烧写入程序，不对其进行在线写。其读操作时序如图2所示。
图2 读操作时序 下面给出一个MPC860最小系统的应用例子。 图3 MPC860 BOOT电路图 因为我们不需要在线写，所以为防止BOOT FLASH的程序被改写，一般将/WE信号接高电平。 MPC860用8位数据口的方式访问BOOT，经缓冲之后的数据线为BD00-BD07。MPC860地址线使用A31-A13，经一级驱动与BOOT相连。使用/CS0片选端，地址范围0x0800 0000~0x0807 FFFF，使用内部等待，等待周期为8。 BOOT ROM中存放的是系统自举程序，实现MPC860系统的自举。当系统上电后，MPC860首先运行BOOT ROM中的程序，该程序首先完成MPC860的初始化，然后根据参数，将Flash ROM中的应用程序复制到SDRAM空间中，然后将控制权移交给该应用程序运行；或准备应用程序加载，进入调试状态。
存储器及其接口
存储器的种类、特性和结构 一、分类 按元件组成：半导体M，磁性材料存储器（磁芯），激光存储器 按工作性质：内存储器：速度快，容量小（64K?8Gbyte）外存储器：速度慢，容量大（20MB?640GB） 二、半导体存储分类 RAM SRAM 静态 DRAM 动态 IRAM 集成动态 ROM 掩膜ROM PROM 可编程 EPROM 可改写 E PROM 可电擦除 三、内存储器性能指标 1. 容量 M可容纳的二进制信息量，总位数。 总位数=字数×字长 bit，byte，word 2. 存取速度 内存储器从接受地址码，寻找内存单元开始，到它
取出或存入数据为止所需的时间，T A。 T A越小，计算机内存工作速度愈高，半导体M存储时间为几十ns?几百ns ns=mus 3.功耗 维持功耗操作功耗 CMOS NMOS TTL ECL （低功耗.集成度高）（高速.昂贵.功耗高） 4、可靠性 平均故障间隔时间 MTBF（Mean Time Between Failures） 越长，可靠性越高.跟抗电磁场和温度变化的能力有关. 5、集成度 位/片 1K位/片?1M位/片 在一块芯片上能集成多少个基本存储电路 （即一个二进制位） 四、存储器的基本结构
随机存储器 RAM 或读写存储器 一、基本组成结构 存储矩阵 寄存二进制信息的基本存储单元的集合体，为便于读写，基本存储单元都排列成一定的阵列，且进行编址。 N×1—位结构：常用于较大容量的SRAM，DRAM
N×4 N×8 —字结构常用于较小容量的静态SRAM 2、地址译码器 它接收来自CPU的地址信号，产生地址译码信号。选中存储矩阵中某一个或几个基本存储单元进行读/写操作 两种编址方式： 单译码编址方式. 双译码编址方式 （字结构M）（复合译码） 存储容量
目录 1、课程设计目的 (2) 2、课程设计内容和要求 2.1、设计内容 (2) 2.2、设计要求 (2) 3、设计方案 (2) 3.1、设计思路 (2) 3、1、 1 外部存储器的扩展 (2) 3、1、2静态RAM 6264扩展 (3) 3、1、3地址空间的分配 (3) 3.2、工作原理及硬件框图 (6) 3、2、1单片机系统的工作原理 (6) 3、2、2、6264芯片引脚和内部结构 (7)
3、2、3、74LS373引脚图内部结构原理图和电路连接图 (9) 3、2、4、74ls138芯片功能 (10) 3.3、硬件电路原理图 (11) 3.4、PCB版图设计 (12) 4、课程设计总结 (12) 5、参考文献 (13) 1、设计目的 1、1、掌握电子电路的一般设计方法和设计流程； 1、2、学习简单电路系统设计，掌握Protel99的使用方法； 1、3、掌握单片机、存储器的应用； 1、4、学习掌握硬件电路设计的全过程。 2、课程设计内容和要求 2、1、设计内容 对8051单片机实现外扩16KB RAM，采用两片6264作外扩RAM； 2、2、设计要求 2、2、1、学习掌握单片机及静态存储器SRAM的工作原理及应用；
2、2、2、熟练掌握应用Protel99设计原理图及制作PCB图的过程； 2、2、 3、整理设计内容，编写设计说明书。 3、设计方案 3、1、设计思路 3、1、1 、外部存储器的扩展 外部数据存储器的扩展方法及时序 扩展外部RAM电路原理图 读外部数据RAM时序
写外部数据RAM时序 3、1、2、静态RAM 6264扩展 6264是8K×8位的静态随机存储器芯片，它采用CMOS工艺制造，单一+5V供电，额定功耗200mW，典型存取时间200ns。 3、1、3、地址空间的分配 地址空间的分配，实际是16位地址线的具体安排与分配，是应用系统统硬件设计中至关重要的一个问题。它与外部扩展的存储器容量及数量、功能接口芯片部件的数量等等有关，必须综合考虑，合理分配。 在外部扩展多片存储和功能部件接口芯片时，主机通过地址总线发出的地址是用来选择某一个存储单元或某一个功能部件接口芯片（或芯片中的某一个寄存器）的。要完成这一功能，必须进行两种选择：一是必须选择出指定的芯片（称之为片选）；二是必须选择出该芯片的某一个存储单元。第二种选择由地址总线来完成，现在讨论第一种选择，即选中该芯片。通常有两种片选的方法：线选法和译码法。 线选法 线选法就是将多余的地址总线（即除去存储容量所占用的地址总线外）中的某一根地址线作为选择某一片存储或某一个功能部件接口芯片的片选信号线。一定会有一些这样的地址线，否则就不存在所谓的“选片”的问题了。每一块芯片均需占用一根地址线，这种方法适用于存储容量较小，外扩芯片较少的小系统，其优点是不需地址译码器，硬件节省，成本低。缺点是外扩器件的数量有限，而且地址空间是不连续的。
第五章外部存储器 [教学目标] 1．了解硬盘、光驱和软驱的基本结构。 2．掌握硬盘、光驱主从跳线的设置。 3．了解选购硬盘、光驱时要注意的问题。 [教学重点] 1、掌握硬盘型号的含义及读懂硬盘的标识。 2、掌握依据CPU合理选配主板的方法。 [教学难点] 掌握双硬盘的合理连接方法，以及区分不同接口的硬盘。 [分析学生] 学生对新购买的硬盘标出的容量和电脑检测出来的容量并不相符，容易产生疑惑。对DVD盘片与CD 盘片结构产生疑问。 [教学用具] 计算机，投影仪，已拆解的光驱和硬盘各一个。 [课时安排] 4课时 [教学过程] 一、导入新课 通过前面的学习，我们已经清楚断电后，内存中的信息就会丢失。完成保存信息的任务现阶段只能有硬盘、光盘这些外部存储设备完成。 提问学生：现今为什么硬盘、光盘成为了最主要的外部存储设备？ 引导学生思考、回答并相互补充。 教师总结归纳硬盘、光盘存储容量大、可靠性高、价格适中、技术成熟。因此它们在电脑中成为不可或缺的标准配置。 二、新课教学
第五章外部存储器 5.1硬盘存储器 5.1.1 基础知识：认识硬盘 提问：1同学们可能了解硬盘的外部模样，但我们现在请同学们仔细观察硬盘的内部结构之后，说一说硬盘是如何工作的？ 2硬盘内部是真空的么？ 学生思考、看书、回答； 教师总结： 第一个问题：硬盘由头盘组件与印刷电路板组件组成。磁头定位的驱动方式主要有步进电机驱动（已淘汰）和音圈电机驱动两种。其盘片及磁头均密封在金属盒中，构成一体，不可拆卸，金属盒内是高纯度气体。 在硬盘的正面都贴有硬盘的标签，标签上一般都标注与硬盘相关的信息，如产品型号、产地、出厂日期、产品序列号等。而硬盘的背面则是控制电路板，该板大都采用贴片式焊接，包括主轴调速电路、磁头驱动与伺服定位电路、读写电路、控制与接口电路等。在电路板上还有一块ROM芯片，里面固化的程序可以进行硬盘的初始化，执行加电和启动主轴电机，加电初始寻道、定位以及故障检测等。 第二个问题：因为根据硬盘的工作原理来分析，硬盘内部的磁头其实是处于悬浮状态的。而之所以会实现悬浮状态，其实是利用了空气流体动力学原理来实现的。如果硬盘的内部真空，那磁头悬浮的基本条件就被破坏了。实际上没有空气，磁头根本不能浮起来，也就无法工作。 ⑴硬盘接口类型 ①PATA接口 ②SATA接口 ⑵硬盘跳线 ⑶电源接口 ⑷硬盘数据线 5.1.2 硬盘技术指标 提问：硬盘的品牌繁多，一般在选购硬盘时都要参考一些主要的技术指标。同学们都了解哪些指标？学生思考、看书、回答； 教师总结： 硬盘的一些性能指标 1.主轴转速
TMS320C32的存储器接口设计 1 TMS320C32的外部存储器接口的特点 TMS320C32是一个32位微处理器，它可以通过24位地址总线、32位数据总线和选通信号对外部存储器进行访问。其外部存储器接口结构如下图l所示。 图1，TMS320C32的外部存储器接口图 在图1中，引脚(引脚，又叫管脚，英文叫Pin。就是从集成电路(芯片)内部电路引出与外围电路的接线，所有的引脚就构成了这块芯片的接口)PRGW是用来配置外部程序存储器的宽度的。当PRGW引脚为低电平时程序存储器宽度为16位;当PRGW引脚为高电平时程序存储器宽度为32位。STRBO和STRBl各为一组访问外部存储器的选通信号，各有4个信号引脚(STRBx_B3/A_1、STRBx_B2/A_2、STRBx_Bl和STRBx_B0)。从图l中我们可以看出，选通信号STRB0和STRBl能从8/16/32位存储器中访问8/16/32位数据，或从16/32位存储器中执行32位程序;IOSTRB是外设I/O的选通信号引脚，它只能从32位宽度的存储器中访问32位的数据和程序。 可以通过对STRBx和IOSTRB的设置，从8/16/32位的存储器中访问8/16/32位数据或程序。也就是说，可以从任何一个外部存储器中访问任何一种类型的数据。这就说明可以通过设置IOSTRB、STRB0和STRB1的选通信号来寻址整个外部存储器空间。例如，一个32位外部存储器可以被设定为只存放一个32位的双字，但是也可以被分为具有2个连续地址的16位字或者4个连续地址的8位字节。反之，一个32位双字可以放在一个32位外部存储器中，也可以放在2个16位或4个8位宽度的外部存储器中。 TMS320C32内部总共提供了64 MB的存储器映射空间。其中，STRB0所对应的存储映像区间是不连续的两段区问，一段是03FH～7FFFFFH(共31.999 MB)，另一段是880000H～8FFFFFH(共2 MB);STRBl所对应的存储映像区间是900000H～FFFFFFH(共28 MB);IOSTRB所对应的存储映像区间是810000H～82FFFFH(共512KB)。当外部总线访问这些空间时，相应的选通信号就使能。 负责控制信号的输入和输出叫做使能，是一个动词，英文‘Enable’。使能通俗点说就是一个“允许”信号，进给使能也就是允许进给的信号，也就是说当进给使能信号有效的时候电机才能转动。一般的数控系统会将电机的进给使能信号跟急停开关和行程限位开关串联起来，当按下急停开关或者电机运转超出行程后，进给使能信号被断开，电机不能继续转动，从而保护机床在安全的行程内运行。 2 TMS320C32的3种存储器设计方案 2.1 8位存储器宽度 设计为8位的存储器，其硬件接线方案。STRBx_B3/Al_1和STRBx_B2/A_2引脚作为地址引脚，STRBx_B0引脚作为片选引脚，而STRBx_B1则不用。 图2，8位存储器的硬件接线图 图3，16位存储器的硬件接线图 设计为16位的存储器，其硬件接线方案。STRBx_B3/A_1引脚作为地址引脚，STRBx_B0
存储器类型综述及DDR接口设计的实现 技术分类：微处理器与DSP | 2004-12-30 Laxmi Vishwanathan；Dan Schaffer；Jock Tomlinson，莱迪思半导体公司 存储器综述 在过去的数年里，电子市场，确切地说是存储器市场，经历了巨大的变化。在 2000年电子工业低迷时期之前，电子系统设计师很少考虑他们下一个设计中元器件的成本，而更关注它们能够达到的最高性能。 今天，竞争的加剧以及利润率的下降迫使系统设计师在降低下一代产品成本的同时，保持、甚至提高系统的性能。作为这种转变的结果，有一个工业部门经历了实质性的增长，它就是DRAM存储器，尤其是双倍数据速率(DDR) SDRAM存储器。 DDR存储器最初是一种高性能、低成本的存储器解决方案，主要用于个人计算机和其它成本敏感的消费品市场。近来，由于施加在整个电子工业上的经济压力，非消费产品也开始采用DDR存储器了（图 1）。 图 1 来源：IC Insights DDR是一种基于SDRAM的革命性的存储器技术。DDR SDRAM的存取速度是SDRAM的两倍，因为DDR的数据传送发生在时钟的所有两个边沿。而SDRAM仅在时钟的上升沿传送数据。因此，DDR能够传送数据的速度高达2133MB/s。与传统的SDRAM相比，DDR还具有更低的功耗。它的工作电压是直流2.5V，而SDRAM是直流3.3V。 市场分析表明，在当今所有的电子系统中，超过50%采用了DDR存储器，并且预计在接下来的几年中将增长到80%。DDR不是，并且永远也不会是一种针对所有设计的技术。DDR存储器非常适用于那些高读写比率的设计。而诸如四倍数据速率存储器，适用于50%读写比率的应用。图2确定了多种顶尖的存储器技术以及它门各自所属的读/写曲线。
第五章存储器及其接口 1.单项选择题 （1）DRAM2164(64K╳1)外部引脚有（） A.16条地址线、2条数据线 B.8条地址线、1条数据线 C．16条地址线、1条数据线 D.8条地址线、2条数据线 (2)8086能寻址内存贮器的最大地址范围为() A.64KB B.512KB C.1MB D.16KB （3）若用1K╳4b的组成2K╳8b的RAM，需要（）。 A．2片 B.16片 C.4片 D.8片 （4）某计算机的字长是否2位，它的存储容量是64K字节编址，它的寻址范围是（）。 A．16K B.16KB C.32K D.64K （5）采用虚拟存储器的目的是（） A．提高主存的速度 B.扩大外存的存储空间 C．扩大存储器的寻址空间 D.提高外存的速度 （6）RAM存储器器中的信息是（） A．可以读/写的 B.不会变动的 C.可永久保留的 D.便于携带的 （7）用2164DRAM芯片构成8086的存储系统至少要（）片 A．16 B.32 C.64 D.8 （8）8086在进行存储器写操作时，引脚信号M/IO和DT/R应该是（） A．00 B。01 C。10 D。11 （9）某SRAM芯片上，有地址引脚线12根，它内部的编址单元数量为（）A．1024 B。4096 C。1200 D。2K （11）Intel2167(16K╳1B)需要（）条地址线寻址。 A．10 B.12 C.14 D.16 （12）6116（2K╳8B）片子组成一个64KB的存贮器，可用来产生片选信号的地址线是（）。 A．A 0~A 10 B。A ~A 15 C。A 11 ~A 15 D。A 4 ~A 19 （13）计算一个存储器芯片容量的公式为（） A．编址单元数╳数据线位数B。编址单元数╳字节C．编址单元数╳字长D。数据线位数╳字长（14）与SRAM相比，DRAM（） A．存取速度快、容量大B。存取速度慢、容量小 C．存取速度快，容量小D。存取速度慢，容量大 （15）半导动态随机存储器大约需要每隔（）对其刷新一次。A．1ms B.1.5ms C.1s D.100μs （16）对EPROM进行读操作，仅当（）信号同时有效才行，。A．OE、RD B。OE、CE C。CE、WE D。OE、WE 2．填空题 （1）只读存储器ROM有如下几种类型：_________. （2）半导体存储器的主要技术指标是_________。
1.外扩存储器 （1）如选27512，不用译码器，可外扩多大容量？ 答：最大可扩1024K。因为27512是ROM芯片，它与8051单片机连接时，8051单片机的必须接低电平，8051单片机的接27512的,27512的低8位地址线---分别接8051单片机口的 —,---分别接单片机的---,外扩各片 ROM的片选分别接8051单片机的口和口（如：外扩第一片ROM的与的相连，第二片ROM的与的相连......,第八片ROM的与的相连，....,第十六片的ROM的与的相连），数据线接口--分别接单片机, 所以最大可扩容量 =64K16=1024K. （2）如选62512，不用译码器，可外扩多大容量？ 答：最大可扩896K.。因为62512是RAM芯片，RAM同时具有读和写的功能，它与8051单片机连接时，8051单片机的必须接低电平，单片机的（）和()分别接62512的和,62512的低8位地址线---分别接8051单片机口的—,高8位地址线---分别接单片机的---,外扩各片RAM的片选分别接单片机的口和口（如：外扩第一片RAM的与的相连，第二片RAM的与的相连......,第八片RAM的与的相连，....,第十四片的RAM的与的相连）, 数据线接口--分别接单片机所以最大可 扩容量=64K14=896K. (3) 如果突破地址界限，如何连接2MB的芯片？ 答：所用的2MB的芯片是MBM29F016，连接图及管脚分布如下图所示： ①2M存储器芯片MBM29F016地址线引脚为：A0~A20 ； ②单片机P0.0~P0.7经过锁存器74LS373依次与A0~A7相连，P2.0~P2.7依次
几种DSP与外接存储器的连接方法 俞斌贾雅琼 引言 存储器接口分为ROM接口和RAM接口两种。ROM包括EPROM和FLASH，而RAM主要是指SRAM。TMS320C5409具有32K字的片内RAM和16K字的掩膜ROM。但是在DSP 应用的很多场合，尤其是带信号存储的DSP应用来说，TMS320C5409的片内存储资源是远远不够用的。因此，设计一个TMS320C5409硬件系统一般应该包括其与EPROM/FLASH和SRAM的接口设计，以存放程序和数据。本文介绍TMS320C5409与存储器的接口设计方案。 2 DSP与SRAM的接口设计 除了内部32k字RAM和16K字ROM之外,TMS320C5409还可以扩展外部存储器。其中,数据总空间总共为64k字（0000H～FFFFH）,I/O空间为64K字（0000H～FFFFH），程序空间为8M。8M的程序空间的寻址是通过额外的7根地址线（A16～A22）实现的,由XPC寄存器控制。根据程序和数据的空间配置,扩展的方法主要有3种。 2.1 分开的程序和数据空间配置 这种方案是采用外接一个128k×16位的RAM，将程序区和数据区分开，如图1所示。采用程序选通线接外部RAM的A16地址线实现，因此，程序区为RAM的前64k字（0000H～FFFFH），数据区为RAM的后64k字（10000H～1FFFFH）。对DSP而言，程序区和数据区的地址范围均为0000H～FFFFH。 采用这种配置方法需要注意：如果内部RAM设置为有效，则相同地址的外部RAM自动无效；当外部RAM不能全速运行时，需要根据速度设置插入等待状态（设置SWWSR）。 2.2 混合的程序和数据空间配置 这种方案是令OVLY=1，此时内部RAM既是数据区也是程序区。这样设置的优点是程序可以在内部全速运行，缺点是由于程序和数据是共用的，因此存储区就变小了。此外，在链接时必须将程序和数据分开，以避免重叠。 这种配置方法如图2所示。将和信号接至一与非门，形成PDS信号，这个信号不论是有效还
CME-M5 外部存储器接口（EMIF）总线使用指南 一、EMIF 总线概述 外部存储器总线(EMIF, External Memory Interface)总线是京微雅格(CME) 的8051 硬核与FPGA 之间的并行8 位总线接口，主要的信号有6 个，分别为： memaddr[22:0]：23 位地址总线，对应8M 地址空间; memdatao[7:0]：8 位数据输出总线; memdatai[7:0]：8 位数据输入总线; memrd：总线读信号; memwr：总线写信号; memack：总线应答信号;与EMIF 操作时序有关的8051 的内部寄存器为CKCON 寄存器，一般8051 的初始化程序需 要在主函数的初始化更改该寄存器的初始化值，以实现最快的总线访问效率。 1. EMIF 总线相关的MCU 寄存器：CKCON CKCON 主要作用是设置存储器地址总线memaddr[22:0]和读写memwr/ memerd 信号的宽度，已实现对不同外设时序的操作，若宽度仍不够，也可以 通过memack 实现硬件延时，理论上可以实现任意宽度的地址总线地址和读写 信号。 CKCON 寄存器的默认值为：0x71 通过设置CKCON 的第4-6 位，可以改变CPU 的运行效率，最小值 是001，不可设置为000;当设置为111，运行的效率最慢;所以推荐客户在CPU 开始运行就改变4-6 位的值为001，以使CPU 运行的效率最快。 通过设置CKCON 的第0-2 位，可以改变EMIF 总线的 memrd,memwr,memaddr 的宽度，最小值是000，对应memrd,memwr,memaddr 的宽度为1 个时钟周期;当设置为111 时，对应memrd,memwr,memaddr 的宽度为8 个时钟周期;所以推荐客户在CPU 开始运行就改变4-6 位的值为000，以使
存储器接口分析与设计举例 ?利用EPROM 2732(4K×8位)、SRAM6116(2K×8位)及译码器74LS138设计一个存储容量为16KB ROM和8KB RAM的存储子系统。要求ROM的地址范围为F8000H～FBFFFH，RAM的地址范围为FC000H～FDFFFH。 ?系统地址总线20位(A19～A0)，数据总线8位(D7～D0)，控制信号为RD、WR、M IO(低为访问存储器，高为访问I/O接口)。 ?解: ?(1) 所需存储芯片数及地址信号线的分配 ?16KB ROM需用4片2732构成，8KB RAM需用4片6116构成。 ?2732容量为4K×8位：用12条地址线作片内地址(A0～A11)； 用8条地址线作片外地址(A12～A19)；?6116容量为2K×8位：用11条地址线作片内地址(A0～A10)； 用9条地址线作片外地址(A11～A19)。?用74LS138作片选译码器，其输入、输出信号的接法依存储芯片的地址范围要求而定。 ? (2) 地址范围 ?A19 A18 A17 A16 A15 A14 A13 A12 A11 A10～A0 1 1 1 1 1 0 0 00 0 ～0 (F8000H) 1 1 1 1 1 0 1 1 1 1 ～ 1 (FBFFFH) ?EPROM1～EPROM4(16KB) 1 1 1 1 1 1 0 0 0 0 ～0 (FC000H) 1 1 1 1 1 1 0 0 1 1 ～ 1 (FCFFFH) ?SRAM1、SRAM2(4KB) 1 1 1 1 1 1 0 1 0 0 ～0 (FD000H) 1 1 1 1 1 1 0 1 1 1 ～ 1 (FDFFFH) ?SRAM3、SRAM4(4KB)