集成电路中器件互联线的研究 王锴 摘要：集成电路的互连线问题当今集成电路领域的一个研究热点,随着半导体器件和互连线尺寸的不断缩小,越来越多的关键设计指标，如性能、抗扰度等将主要取决于互连线,或受互连线的严重影响。为了加强对于互连线技术的了解和对互连线问题的进行研究,文章讨论了互连线发展的缘由和互连线材料。 关键词：:超大规模集成电路互连线问题建模金属互连线 1引言 集成电路工业作为信息产业的基础,对国民经济和社会发展产生着日益重要的影响。而在集成电路发展的大部分时间里，芯片上的互连线几乎总像是“二等公民”，它们只是在特殊的情形在或当进行高精度分析时才以予考虑。随着深亚微米半导体工艺的出现，这一情形已发生了迅速的变化。由导线引起的寄生效应所显示的尺寸缩小特性并不与如晶体管等有源器件相同，随着器件尺寸的缩小和电路速度的提高，它们常常变得非常重要。事实上它们已经开始支配数字集成电路一些相关的特性指标，如速度、能耗和可靠性。这一情形会由于工艺的进步而更加严重，因为后者可以经济可行地生产出更大尺寸的芯片，从而加大互连线的平均长度以及相应的寄生效应。因此仔细深入得分析半导体工艺中互连线的作用和特性不仅是人们所希望的，也是极为重要的。这使得互连线影响、或以互连线为中心的集成电路设计方法学和计算机辅助设计技术成为了集成电路领域的研究热点。2 集成电路互连线发展缘由 一般认为，硅材料的加工极限是10nm 线宽。我们都知道，从工艺水平来看，集成电路发展实现了从微米级别（0.5um，0.35um，0.18um，0.13um）到纳米级别（100nm，90nm，65nm，45nm，28nm，22nm）的跨越。目前Intel、Samsung、TSMC等跨国跨地区企业先后进入22nm工业化量产工艺节点。随着集成电路向超深亚微米的迈进，即制造工艺由已经可以规模量产的28nm 进一步朝22nm，18nm提升，并向10nm逼近时，摩尔定律在集成电路技术发展中的适用性开始受到挑战。 由于器件特征尺寸的进一步微缩，虽然电路的门延迟减小，但是特征尺寸的减小将导致互连引线横截面和线间距的减小。互连线的横截面和间距的减小，将不可避免的使得互连延迟效应变得更加严重。为了应对特征尺寸进一步缩小而带来的互连延迟的问题，产业界开始通过研发新材料、新结构、
集成电路封装中的引线键合技术研究 发表时间：2019-08-30T17:12:20.510Z 来源：《基层建设》2019年第16期作者：吴栋华 [导读] 摘要：本文以集成电路封装系统为研究对象，对其中的引线键合技术的工艺内容进行研究分析。 晟碟信息科技（上海）有限公司上海 200241 摘要：本文以集成电路封装系统为研究对象，对其中的引线键合技术的工艺内容进行研究分析。在简要介绍引线键合技术基础的前提下，分析多种类型的键合技术，并重点在键合技术基础条件上，就温度、时间、键合工具、引线材料、键合机理这四方面内容进行细化说明。 关键词：集成电路；封装处理；引线缝合 引言 集成电路封装技术，受到电气设备高速发展的影响，在行业领域与科技条件的带动下，呈现出了高速率的发展条件。为了适应整体行业的发展状态，需要对其中的技术条件进行升级，尤其在键合技术内容中，需在简要介绍基本概念内容的基础上，引出整体技术应用要点，为相关研究提供参阅材料。 一、引线键合技术概述 引线键合技术，将技术细线作为材料与技术基础，通过对热、压力、超声波等能量条件的利用，实现金属引线与基板焊盘之间的紧密焊合状态。此项技术，是芯片技术领域中极为常见的技术手段，是维护电力互联状态、执行信息通信功能的基础性技术条件。在理性的控制状态下，引线与极板之间，会出现电子共享或原子扩散，并在联众金属间，出现原子量级的键合状态。功能属性上，引线键合技术，将核心元件作为工作对象，对其行使导出与引入功能，以此展示自身技术条件在集成电路封装中的技术应用价值。 二、多类型键合技术分析 集成电路的设置，可以分为多道操作工艺，并在磨片、划片、装片、烘箱、键合、塑封等多项技术工序中，完成整体的技术管理。在IC封装技术条件下，芯片与引线之间的连接状态，是电源与信息号连接的基础，在连接方式上，呈现出倒装焊、载带自动焊、引线键合三种技术类型。在应用条件上，引线键合表现出明显的技术优势。而在传统封装条件下，引线键合技术也表现出一定的特异化内容，通常会使用球形焊接的流程工艺形式。 球形焊接技术，首先要设置第一点焊接，并将其位置固定在芯片表面。然后通过线弧的成型处理，引导出第二点焊接，并将其设置在引线框架或者基板的表面。技术原理上，通过离子化的空气间隙，引导出“电子火焰熄灭”现象，并在形成金属球的过程中，产生所谓的自由空气球，表现出技术条件下独有的特征属性。而在键合处理的过程中，这一技术条件，表现出了明显的精度优势，可以分别在不同的方向上作出补偿控制点，以此保证整体焊接处理的合理状态[1]。 整体角度出发，键合技术需遵照基本的工艺条件设置需求，在基础设备、键合时间、键合温度等多方面内容的控制条件下，保证整体键合操作工艺的合理化状态。尤其在键合机台压与功率的控制上，应尊重超声功率的基本应用条件，将焊线与接触面保持在相对较为松软的条件下，在输入能量的同时，保证物质分子态结构之间的嵌合，完成新形状的塑造。 三、键合技术的基础条件说明 （一）温度条件 温度是控制键合操作的重要指标，对整体技术的应用合理性状态，有着直接且绝对的影响。适当的温度条件，是执行引线键合的基础。在键合处理中，温度所产生的能量条件，会消除在键合接触面中产生的氧化物质，可以有效地提高键合处理的技术效果。针对这一问题，技术领域进行了大量的研究实践分析，并确定了统一的键合操作最优温度状态。通常情况下，将200℃-240℃，作为最优化的键合消耗条件，如果键合处理中的环境温度低于这一温度条件，就无法发挥消除氧化层的技术处理效果。反之，如果高于这一温度区间，对键合技术的应用条件，也会造成危害，并在接触面上，增加出现氧化物的概率。因此，需要对键合的温度进行系统化的控制，使其在相应的温度区间中，维护键合技术处理的有效性，提高整体集成封装技术的适应性条件。 （二）时间条件 键合操作，是一个流程化的技术过程中，虽然所用的时间相对较为短暂，但在整体的键合处理中，也会随着键合点位置的变化，表现出明显的差异性条件。通常情况下，键合处理所消耗的实践越长，键合球吸收的能量也就相对越多，这一条件，直接增加了键合接触界面的直径参数。此时，会对键合界面的强度起到明显的强化效果，但是这种条件也会相应的缩减键合的强度。同时，如果键合的时间过长，会大大的增加键合点的范围，增加键合空洞的形成概率。因此，键合处理的技术过程中，需要对实际技术条件进行分析，在确定具体应用环境的同时，合理控制键合时间，以此保证整体键合处理的有效性，为整体集成电路封装处理的优化奠定基础。 （三）键合工具 引线键合处理中，需要使用特定的提供具设备，在执行能量传递工作的过程中，保证操作界面的良性键合效果。通常情况下，键合设备工具，需要针对键合技术的应用形式，分别对超声波、热量、压力等不同类型的能量形态进行传递了，同时还需要将键合所用的引线材料固定的工具上，以此保证技术操作处理的有效性。而不同的键合处理方法与流程，所选用的键合工具也有所差异[2]。例如，在楔形键合技术中，主要通过楔形劈刀设备，完成键合操作，而其材质，主要由碳钛合金或者钨碳材料组成。又如，在球形键合技术中，会将毛细管劈刀设备作为操作工具，而其材质大多为陶瓷材料，明显的区别于楔形键合设备。另外，无论是哪一种键合工具，其应用中的大小型号，都会对整体键合处理的精度与稳定性状态产生影响，需要得到相关技术人员的重视，并在应用作出必要的调整。 （四）引线材料 引线材料是键合技术处理中的基础，常见的引线多为铜、铝、金等技术材料。铜线的应用最为普遍，在经过键合处理之后，通常无需进行二次封装处理。同时，在使用铜线进行键合处理的过程中，可以有效地降低杂物的出现概率，避免劈刀出现堵塞问题，保证良好的运行状态。在键合处理的过程中，需要重点关注铜丝结构的强度属性与延展性状态，并在优化铜丝纯度的同时，使其应用价值得到保证。另外，在实践过程中发现，在铜丝的引线材料中，适当的加入其它元素的金属物质，会使铜丝在键合处理中发生明显的质量变化，并展现出差异化特征。 以金线为材料基础的键合技术，在实际应用中，也有明显的技术优势，并在封装实务操作中，具有一定代表性。技术操作中，用于金
集成电路用引线框架材料研究 【摘要】随着电子技术飞跃发展，集成电路成为了电路中尤为重要的部件。因此，对集成电路的研究上升到了一定的高度。引线框架作为集成电路是重要组成部分，运到了新机遇及新挑战，研究引线框架材料成为相关专家与学者研究的重要课题。本文阐述了当今引线框架的研究进展，介绍了引线框架的基本特征及研发动态，就集成电路用引线框架材料发展前景做了展望。 【关键词】引线框架材料;集成电路;研究 0.前言 在集成电路中，就是依靠进线框架连接外部元件与芯片，其作用至关重要。主要起到支撑及固定芯片，保护内部元件，把IC组装成为一个整体；同时将芯片和外部电路连接起来传递信号，有效进行导电导热。因此，集成电路与各个组装程序必然依据框架才能成为一种整体。鉴于引线框架材料在集成电路中的重要，许多相关人士将研究集成电路用引线框架材料成为了热点话题。在这种形势下，本文对集成电路用引线框架材料研究具有实际价值。 1.集成电路用引线框架概述 随着电力技术快速发展，信息产品正朝着轻量化、高速化、薄型化、小型化以及智能化等方向发展，而作为封装材料也得到长足发展，尤其是半导体的集成电路封装更是突飞猛进。 如今，引线框架的封装密度及引线密度是越来越高，同时封装引线的脚数也快速增多，让引线的节距逐年降低，如今已近达到了0.1mm，同时超薄型成为了热门，从过去的0.25mm降至到0.05-0.08mm,而引线的框架也朝着轻、短、薄、多引线、高精细度以及小节距方向发展。 集成电路用引线框架的性能: ①具备较高强度与硬度；因为引线框架逐步小型，但是其内部容纳的电路依然是那么多，而且容纳的东西应该是越来越多，这就为其材料提出了较高强度及硬度要求。 ②良好的导热性；随着集成电路逐渐变小，功能足部增大，随着工作效率提高必然产生热量越多，必然要具备加好导热性。 ③较好的导电性；要消除电感及电容造成的影响，材料就必然要求较好导电性，才能降低框架上的阻抗，也有效散热。 除了具备如上一些功能特性之外，引线框架还要具备良好的冷热加工性能，较好的微细加工和刻蚀性能及较好的钎焊性能等。一般而言，较为理想引线框架材料的强度不能够低于600MPa，其硬度HV不能小于130，而其电导率不能小于80%。 2.研究引线框架材料进展 随着集成电路朝着小型化及高集成化以及安装方式变化等等方向上发展，为引线框架材料特性及质量要求是逐渐增强，必然要投入更多人力物力来开发与研究新材料。自从上世纪60年代集成电路研发成功以来，相关人士就在不断的开发优质集成材料，电子封装材料及各类引线框架也不断产生，针对引线框架材料较多的是高铜合金及铁镍合金开发比较成功，本文就是以这两种材料作为例子进行阐述。 2.1铁镍合金
UESTC-Ning Ning 1 Chapter 2 Chip Level Interconnection 宁宁 芯片互连技术 集成电路封装测试与可靠性
UESTC-Ning Ning 2 Wafer In Wafer Grinding (WG 研磨)Wafer Saw (WS 切割)Die Attach (DA 黏晶)Epoxy Curing (EC 银胶烘烤)Wire Bond (WB 引线键合)Die Coating (DC 晶粒封胶/涂覆) Molding (MD 塑封)Post Mold Cure (PMC 模塑后烘烤)Dejunk/Trim (DT 去胶去纬) Solder Plating (SP 锡铅电镀)Top Mark (TM 正面印码)Forming/Singular (FS 去框/成型) Lead Scan (LS 检测)Packing (PK 包装) 典型的IC 封装工艺流程 集成电路封装测试与可靠性
UESTC-Ning Ning 3 ? 电子级硅所含的硅的纯度很高，可达99.9999 99999 % ? 中德电子材料公司制作的晶棒( 长度达一公尺，重量超过一百公斤 )
UESTC-Ning Ning 4 Wafer Back Grinding ?Purpose The wafer backgrind process reduces the thickness of the wafer produced by silicon fabrication (FAB) plant. The wash station integrated into the same machine is used to wash away debris left over from the grinding process. ?Process Methods: 1) Coarse grinding by mechanical.(粗磨)2) Fine polishing by mechanical or plasma etching. (细磨抛光 )
混合集成电路的外引线键合技术 混合集成电路的外引线键合技术 1.引言混合集成电路多采用引线键合的方式实现基板与管壳引线柱之间的互连，即混合电路的外引线键合。实现外引线键合的方式通常有以下几种；SiAl丝超声焊、Au丝热压焊、Au丝球焊、Au丝点焊、粗Al丝超声焊、Cu丝超声焊和Cu丝点焊等。与混合集成电路内引线键合不同，外引线键合时，键合丝的1端在厚膜或薄膜的金属化层上，另一端不在IC芯片上，而在管壳的引线柱上。有关内引线键合研究的文献报道很多 [1][2][3]。大家从键合的机理、键合工艺、键合机器、键合丝材料以及IC的金属化层、薄膜金属化层、厚膜金属化层等各个不同的角度对内引线键合的质量进行研究。对引线键合可靠性的研究基本上都集中在金属间化合物的形成、生长，金属焊区的清洗等方面。有关外引线键合的研究，大多都集中在金属管壳的镀层结构、材料和镀层厚度对键合质量的影响[4]。本文针对混合集成电路的外引线键合，对不同的键合工艺及其对应的金属学系统进行研究，并对Au丝球焊、Au丝点焊和SiAl丝超声焊的结果进行了对比，认为采用Au丝点焊工艺键合混合电路外引线的效果最佳。2.实验方法选取某电路所用的基片和配套的TP13管壳13套，管壳的引脚采用可伐镀金工艺。采用正常的组装工艺进行操作。制作实验用的电路样品，每只样品有10个外引线镀金引脚。在每1只实验样品中，分别采用 40μm的SiAl丝超声焊、40μm的Au丝球焊和40μm的Au丝点焊3种键合方式进行键合。其中每个实验样品中，SiAl丝超声焊和Au丝点焊各3个外引线引脚，Au丝球焊4个外引线引脚。键合完成后，抽取1只样品在室温下做破坏性键合强度实验，剩余的12只样品分为3组，每组4只样品，分别做300℃、1h，300℃、2h和300℃、3h的高温存贮实验。然后再做破坏性键合强度实验，对比3种键合方式的键合强度的实验结果。3.实验结果采用上述3种键合方式键合的样品，经过常温和300℃不同时间存贮后的键合强度值如表1所示。表1中，失效模式正常是指从键合点的颈部或键合丝的中部断裂。镀金层脱焊是指从外引线柱顶端的镀金层处脱落。表1 3种键合方式的键合强度的比较样品金丝焊球金丝热压焊硅铝丝超声焊常温 1 ＃ 14.712.813.715.5 13.613.215.0 11.813.614.3 300℃1h 2 ＃ 13.715.114.411.5 12.912.011.5 1.00.42.2 3 ＃ 14.615.213.514.4 12.514.514.5 0.40.60.1 4 ＃ 15.317.915.516.2 13.516.115.1 0.30.30.5 5 ＃ 13.916.115.217.0 10.111.618.0 0.80.50.9 300℃2h 6 ＃ 14.013.515.112.9 15.014.614.3 1.10.91.3 7 ＃ 16.316.414.114.3 18.318.218.7 2.41.41.6 8 ＃ 12.212.816.716.2 17.313.415.0 0.80.52.2 9 ＃ 15.315.615.715.8 21.017.116.4 3.41.61.7 300℃2h 10 ＃ 16.313.711.913.8 14.413.914.3 1.70.30.3 11 ＃ 13.915.64.815.2 18.313.010.4 0.50.21.5 12 ＃ 15.213.811.312.7 14.110.215.0 0.30.90.8 13 ＃ 13.111.14.813.4 22.622.614.5 1.80.20.0 失效模式正常正常镀金层脱 焊常温时，Au丝球焊，Au丝点焊和SiAl丝超声焊3种键合方式的键合强度平均值几乎没有差别，分别为14.18gf，13.93gf和13.20gf。经过300℃、1h的高温存贮后，
集成电路技术及其发展趋势 摘要目前，以集成电路为核心的电子产业已超过以汽车、石油、钢铁为代表的传统工业成为第一大产业，成为改造和拉动传统产业迈向数字时代的强大引擎和雄厚基石。作为当今世界竞争的焦点，拥有自主知识产权的集成电路已日益成为经济发展的命脉、社会进步的基础、国际竞争的筹码和国家安全的保障。 关键词集成电路系统集成晶体管数字技术
第一章绪论 1947年12月16日，基于John Bardeen提出的表面态理论、Willianm Shockley给出的放大器基本设想以及Walter Brattain设计的实验，美国贝尔实验室第一次观测到具有放大作用的晶体管。1958年12月12日，美国德州仪器公司的Jack 发明了全世界第一片集成电路。这两项发明为微电子技术奠定了重要的里程碑，使人类社会进入到一个以微电子技术为基础、以集成电路为根本的信息时代。50多年来，集成电路已经广泛地应用于军事、民用各行各业、各个领域的各种电子设备中，如计算机、手机、DVD、电视、汽车、医疗设备、办公电器、太空飞船、武器装备等。集成电路的发展水平已经成为衡量一个国家现代化水平和综合实力的重要标志[1]。 现代社会是高度电子化的社会。在日常生活中，小到电视机、计算机、手机等电子产品，大到航空航天、星际飞行、医疗卫生、交通运输等行业的大型设备，几乎都离不开电路系统的应用。构成电路系统的基本元素为电阻、电容、晶体管等元器件。早期的电路系统是将分立的元器件按照电路要求，在印刷电路板上通过导线连接实现的。由于分立元件的尺寸限制，在一块印刷电路板上可容纳的元器件数量有限。因此，由分立元器件在印刷电路板上构成的电路系统的规模受到限制。同时，这种电路还存在体积大、可靠性低及功耗高等问题。 半导体集成电路是通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容等无源器件，按照一定的电路规则，互连“集成”在一块半导体单晶片上。封装在一个外壳内，执行特定的电路或系统功能。与印刷电路板上电路系统的集成不同，在半导体集成电路中，构成电路系统的所有元器件及其连线是制作在同一块半导体材料上的，材料、工艺、器件、电路、系统、算法等知识的有机“集成”，使得电路系统在规模、速度、可靠性和功耗等性能上具有不可比拟的优点，已经广泛的应用于日常生活中。半导体集成电路技术推动了电子产品的小型化、信息化和智能化进程。它彻底改变了人类的生活方式，成为支撑现代化发展的基石[2]。 1959年，英特尔(Intel)的始创人，Jean Hoerni 和Robert Noyce，在Fairchild Semiconductor开发出一种崭新的平面科技，令人们能在硅威化表面铺上不同的物料来制作晶体管，以及在连接处铺上一层氧化物作保护。这项技术上的突破取代了以往的人手焊接。而以硅取代锗使集成电路的成本大为下降，令
材料与器件櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶 Materials and Devices DOI ：10.3969/j.issn.1003－353x.2011.11.003 基金项目：国家科技重大专项资助项目（2011ZX02705－004） 集成电路互连线用高纯铜靶材及相关问题研究 高岩1，2，王欣平1，2，何金江1，2，董亭义1，2，蒋宇辉1，2，江轩 1，2 （1.北京有色金属研究总院，北京100088； 2.有研亿金新材料股份有限公司，北京102200）摘要：随着半导体技术的发展，芯片特征尺寸缩小到深亚微米和纳米时，铜互连技术在集成电路的设计和制造中成为主流技术，从而对高纯铜靶材的要求越来越高。从靶材制造的角度利用材料学的知识对铜靶材的晶体结构、纯度、致密度、微观组织及焊接性能等方面作了分析，并且较全面地分析了可能影响靶材溅射性能的很多关键因素，从而为靶材供应商和集成电路制造商对于铜靶材的了解搭建了桥梁，为进一步开发超大尺寸的高纯铜靶材打下基础。 关键词：集成电路IC ；互连线；焊接强度；铜靶材；溅射中图分类号：TG146.11 文献标识码：A 文章编号：1003－353X （2011）11－0826－05 Research on Copper Sputtering Targets in ULSI and Related Problems Gao Yan 1，2，Wang Xinping 1，2，He Jinjiang 1，2，Dong Tingyi 1，2，Jiang Yuhui 1，2，Jiang Xuan 1， 2 （1.General Research Institute for Non-Ferrous Metals ，Beijing 100088，China ； 2.GRIKIN Advanced Materials Co．，Ltd．，Beijing 102200，China ） Abstract ：With the development of semiconductor technology ，the dimension of CMOS chip reduces into micrometer and nanometer．The technology of copper interconnection is the mainstream technology ，so the requests of the copper target are more and more rigor．From the point of view of the target in manufacture ，crystal structure ，purity ，compact ability ，microstructure and bonding of copper target capability are analyzed ，using the knowledge of material．The key factors influenced the performances of target sputtering are analyzed．A bridge between the copper target provider and the factory of CMOS chip is put up ，and the base for the next generation copper targets is built． Key words ：integrated circuit （IC ）；interconnection ；solder strength ；copper target ；sputter EEACC ：0530 0引言 随着集成电路特征尺寸的不断减小，互连线的 RC 延时成为影响电路速度的主要问题。因此，寻找电阻率较低的导电材料和介电常数较低的介质材料成为超大规模集成电路工艺的一大发展方向。因此铜材料成为替代铝材料的最优选择。 铜布线与铝布线相比有如下优点：铜的电阻率比铝低；铜导电性好，易冷却，在较大温度范围内 保持好的可靠性；铜与低介电常数（k ≤3）材料的结合要比铝与SiO 2（k =4）的结合好，它能减少IC 布线的层数；铜布线能提高IC 芯片的速度，在逻辑IC 中速度可提高4倍；铜布线工艺步骤少，能降低成本，一般铜布线制造成本是铝布线的70% 80%等。因此，铜布线替代铝布线是一种发展趋势 ［1］ 。 目前，世界上生产130nm 逻辑器件的公司大多数使用的是铜互连工艺，所淀积的铜质量的好坏直接关系到铜电阻率的大小以及抗电迁移性能的好坏。因此如何在高宽比越来越大的深亚微米刻槽中
芯片互联技术的研究现状与发展趋势 许健华 （桂林电子科技大学机电工程学院，广西桂林） 摘要：概述了芯片级互联技术中的引线键合、载带自动键合、倒装芯片，其中倒装芯片技术是目前半导体封装的主流技术，从微电子封装技术的发展历程可以看出，IC芯片与微电子封装互联技术是相互促进、协调发展、密不可分的，微电子封装技术将向小型化、高性能并满足环保要求的方向发展。将介绍芯片互联一些技术与未来发展趋势。 关键词：微电子封装；芯片互联；倒装焊；微组装技术；发展现状 Chipinterconnection technology research status and development trend Xu Jian-hua (Gulin university of electronic technology institute of electrical and mechanical engineering,Guilin,China) Abstract:Summarizes the wire bonding of chip-level interconnection technology,loaded with automatic bonding,flip-chip,including flip-chip technology is the mainstream of the semiconductor packaging technology.Can be seen from the development of microelectronics packaging technology;IC chip and microelectronic package interconnection technology is mutual promotion,coordinated development, inseparable, microelectronics packaging technology to the direction of miniaturization,high performance and meet the requirements of environmental protection. Key words: Microelectronics packaging; Chip interconnection;Flip-chipbonded;Microassemblytechnology;Development situation 前言： 从上世纪九十年代以来，以计算机（computer）、通信（comunication）和家用电器等消费类电子产品（consumer electronics）为代表的IT产业得到迅猛发展。微电子产业已成为当今世界第一大产业，也是我国国民经济的支柱产业。现代微电子产业逐渐演变为设计、制造和封装三个独立产业。微电子封装技术是支持IT产业发展的关键技术，作为微电子产业的一部分，近年来发展迅速：微电子封装是将数十万乃至数百万个半导体元件（即集成电路芯片）组装成一个紧凑的封装体，由外界提供电源，并与外界进行信息交流。微电子封装可以保证IC在处理过程中芯片免受机械应力：环境应力例如潮气和污染以及静电破坏。封装必须满足器件的各种性能要求，例如在电学（电感、电容、串扰）、热学（功率耗散、结温、质量）、可靠性以及成本控制方面的各项性能指标要求。 现代电子产品高性能的普遍要求，计算机技术的高速发展和LSI，VLSI，ULSI的普及应用，对PCB 的依赖性越来越大，要求越来越高。PCB制作工艺中的高密度、多层化、细线路等技术的应用越来越广。 其中集成电路IC封装设备的发展与芯片技术的发展是相辅相成的。新一代IC的出现常常要求有新的封装形式，而封装形式的进步又将反过来促成芯片技术向前发展。它已经历了三个发展阶段：第一阶段为上世纪80年代以前，封装的主体技术是针脚插装；第二阶段是从上世纪80年代中期开始，表面贴装技术成为最热门的组装技术，改变了传统PTH插装形式，通过微细的引线将集成电路芯片贴装到基板上，大大提高了集成电路的特性，而且自动化程度也得到了很大的提高；第三阶段为上世纪90年代，随着器件封装尺寸的进一步小型化，出现了许多新的封装技术和封装形式，其中最具有代表性的技术引线键合、载带自动焊、有球栅阵列、倒装芯片和多芯片组件等，这些新技术大多采用了面阵引脚，封装密度大为提高，在此基础上，还出现了芯片规模封装和芯片直接倒装贴装技术，因此芯片互联技术得到大力发展。
为了便于安装和焊接，提高装配质量和效率，加强电子设备的防震性，在 安装前，根据安装位置的特点及技术方面的要求，要预先把原件引线弯成一定 的形状。 在没有专用工具或加工少量元器件引线时，可使用鸭嘴钳或镊子等工具进 行成型加工；在进行大批量生产时，可采用成型的专用设备（如：手动、电动 和气动线线成型机），以提高加工效率和一致性。 元器件引线成型的常见形式 元器件引线成型的常见形式有以下几种： （1）电阻引线的成型。要求弯曲点到原件端面的最小距离不小 于2mm，弯曲半径应大于或等于2倍的引线直径，以减小机械应力，防止引线折断或拔出。立式安装时高度大于等于2mm，卧式安装时高度等于0mm到2mm。（2）晶极管和圆形外壳集成电路引线的成型。 （3）扁平封装（贴片SMT）集成芯片引线成型。 （4）元器件安装孔距不合适或用于插装发热元件情况下的引线 成型要求半径大于等于2倍引线直径，元件与印制板有2mm到5mm的距离，多 用于双面印制板或发热器件。 引线成型技术要求 （1）引线成型后，元件本体不就产生破裂，表面封装不应损坏， 引线弯曲部分不允许出现模印、压痕和裂纹。 （2）引线成型后，其直径的减少或变形不应超过10%，其表面镀 层剥落长度不应大于引线直径的1/10. （3）若引线上有熔接点和元件本体之间不允许有弯曲点，熔接 点到弯曲点之间应保持2mm的间距。 （4）引线成型尺寸应符合安装的要求。无论是水平安装还是垂 直安装，无论是三极管还是集成电路，通常引线成型尺寸都有具体要求。 图1-1是印制板上装配元器件的部分实例，其中大部分需在装插前弯曲成型。弯曲成型的要求取决于元器件本身的封装外形和印制板上的安装位置，有时也因整个印制板安装空间限定元件安装位置。
1 Chapter 2 Chip Level Interconnection 芯片互连技术 集成电路封装测试与可靠性
UESTC-Ning Ning 2 Wafer In Wafer Grinding (WG 研磨)Wafer Saw (WS 切割)Die Attach (DA 黏晶)Epoxy Curing (EC 银胶烘烤)Wire Bond (WB 引线键合)Die Coating (DC 晶粒封胶/涂覆) Molding (MD 塑封)Post Mold Cure (PMC 模塑后烘烤)Dejunk/Trim (DT 去胶去纬) Solder Plating (SP 锡铅电镀)Top Mark (TM 正面印码)Forming/Singular (FS 去框/成型) Lead Scan (LS 检测)Packing (PK 包装) 典型的IC 封装工艺流程 集成电路封装测试与可靠性
UESTC-Ning Ning 3 ? 电子级硅所含的硅的纯度很高，可达99.9999 99999 % ? 中德电子材料公司制作的晶棒( 长度达一公尺，重量超过一百公斤 )
UESTC-Ning Ning 4 Wafer Back Grinding ?Purpose The wafer backgrind process reduces the thickness of the wafer produced by silicon fabrication (FAB) plant. The wash station integrated into the same machine is used to wash away debris left over from the grinding process. ?Process Methods: 1) Coarse grinding by mechanical.(粗磨)2) Fine polishing by mechanical or plasma etching. (细磨抛光 )
超大规模集成电路铜互连电镀工艺 摘要:介绍了集成电路铜互连双嵌入式工艺和电镀铜的原理;有机添加剂在电镀铜中的重要作用及对添加剂含量的监测技术;脉冲电镀和化学电镀在铜互连技术中的应用 ;以及铜互连电镀工艺的发展动态。关键词:集成电路,铜互连,电镀,阻挡层 1.双嵌入式铜互连工艺随着芯片集成度的不断提高,铜已经取代铝成为超大规模集成电路制造中的主流互连技术。作为铝的替代物,铜导线可以降低互连阻抗,降低功耗和成本,提高芯片的集成度、器件密度和时钟频率。由于对铜的刻蚀非常困难,因此铜互连采用双嵌入式工艺,又称双大马士革工艺(Dual Damascene),如图1所示,1)首先沉积一层薄的氮化硅(Si3N4)作为扩散阻挡层和刻蚀终止层,2)接着在上面沉积一定厚度的氧化硅(SiO2),3)然后光刻出微通孔(Via),4)对通孔进行部分刻蚀,5)之后再光刻出沟槽(Trench),6)继续刻蚀出完整的通孔和沟槽,7)接着是溅射(PVD)扩散阻挡层(TaN/Ta)和铜种籽层(Seed Layer)。Ta的作用是增强与Cu的黏附性,种籽层是作为电镀时的导电层,8)之后就是铜互连线的电镀工艺,9)最后是退火和化学机械抛光(CMP),对铜镀层进行平坦化处理和清洗。图1 铜互连双嵌入式工艺示意图电镀是完成铜互连线的主要工艺。集成电路铜电镀工艺通常采用硫酸盐体系的电镀液,镀液由硫酸铜、硫酸和水组成,呈淡蓝色。当电源加在铜(阳极)和硅片(阴极)之间时,溶液中产生电流并形成电场。阳极的铜发生反应转化成铜离子和电子 ,同时阴极也发生反应,阴极附近的铜离子与电子结合形成镀在硅片表面的铜,铜离子在外加电场的作用下,由阳极向阴极定向移动并补充阴极附近的浓度损耗,如图2所示。电镀的主要目的是在硅片上沉积一层致密、无孔洞、无缝隙和其它缺陷、分布均匀的铜。图2 集成电路电镀铜工艺示意图 2. 电镀铜工艺中有机添加剂的作用由于铜电镀要求在厚度均匀的整个硅片镀层以及电流密度不均匀的微小局部区域(超填充区)能够同时传输差异很大的电流密度,再加上集成电路特征尺寸不断缩小,和沟槽深宽比增大,沟槽的填充效果和镀层质量很大程度上取决于电镀液的化学性能,有机添加剂是改善电镀液性能非常关键的因素,填充性能与添加剂的成份和浓度密切相关,关于添加剂的研究一直是电镀铜工艺的重点之一[1,2]。目前集成电路铜电镀的添加剂提供商有Enthone、Rohm&Haas等公司,其中Enthone公司的ViaForm系列添加剂目前应用较广泛。ViaForm系列包括三种有机添加剂:加速剂(Accelerator)、抑制剂(Suppressor)和平坦剂(Leverler)。当晶片被浸入电镀槽中时,添加剂立刻吸附在铜种籽层表面,如图3所示。沟槽内首先进行的是均匀性填充,填充反应动力学受抑制剂控制。接着,当加速剂达到临界浓度时,电镀开始从均匀性填充转变成由底部向上的填充。加速剂吸附在铜表面,降低电镀反应的电化学反应势,促进快速沉积反应。当沟槽填充过程完成后,表面吸附的平坦剂开始发挥作用,抑制铜的继续沉积,以减小表面的粗糙度。加速剂通常是含有硫或及其官能团的有机物,例如聚二硫二丙烷磺酸钠(SPS),或3-巯基丙烷磺酸(MPSA)。加速剂分子量较小,一般吸附在铜表面和沟槽底部,降低电镀反应的电化学电位和阴极极化,从而使该部位沉积速率加快,实现沟槽的超填充。抑制剂包括聚乙二醇(PEG)、聚丙烯二醇和聚乙二醇的共聚物,一般是长链聚合物。抑制剂的平均相对分子质量一般大于1000,有效性与相对分子质量有关,扩散系数低,溶解度较小,抑制剂的含量通常远大于加速剂和平坦剂。抑制剂一般大量吸附在沟槽的开口处,抑制这部分的铜沉