第四章组合逻辑电路 1. 解： (a)(b)是相同的电路，均为同或电路。 2. 解：分析结果表明图(a)、(b)是相同的电路，均为同或电路。同或电路的功能：输入相同输出为“1”；输入相异输出为“0”。因此，输出为“0”(低电平)时，输入状态为AB＝01或10 3. 由真值表可看出，该电路是一位二进制数的全加电路，A为被加数，B为加数，C为低位向本位的进位，F1为本位向高位的进位，F2为本位的和位。 4. 解：函数关系如下： AB S F+ ⊕ = + + A BS S S A B B 将具体的S值代入，求得F 3 1 2 值，填入表中。
A A F B A B A B A A F B A B A A F A A F AB AB F B B A AB F AB B A B A B A AB F B A A AB F B A B A B A F B A AB AB B A B A F B B A B A B A B A B A B A F AB BA A A B A A B A F F B A B A F B A B A F A A F S S S S =⊕==+==+⊕===+⊕===⊕===⊕===+⊕===+=+⊕===⊕==+==⊕==Θ=+=+⊕===+++=+⊕===+=⊕===⊕==+=+⊕==+=+⊕===⊕==01111 1110 1101 01100 01011 1010 1001 1000 00111 0110 )(0101 0100 1010011 10010 10001 10000 0123
5. （1）用异或门实现，电路图如图(a)所示。 (2) 用与或门实现，电路图如图(b)所示。 6. 解因为一天24小时，所以需要5个变量。P变量表示上午或下午，P＝0为上午，P=1为下午；ABCD表示时间数值。真值表如表所示。 利用卡诺图化简如图(a)所示。 化简后的函数表达式为
第七章半导体存储器 一、选择题 1．一个容量为1K ×8的存储器有个存储单元。 A.8 B.8K C.8000 D.8192 2．要构成容量为4K ×8的R AM ，需要片容量为256×4的R AM 。 A.2 B.4 C.8 D. 32 3．寻址容量为16K ×8的RAM 需要根地址线。 A.4 B. 8 C.14 D. 16 E.16K 4．若R AM 的地址码有8位，行、列地址译码器的输入端都为4个，则它们的 输出线（即字线加位线）共有条。 A.8 B.16 C.32 D.256 5．某存储器具有8根地址线和8根双向数据线，则该存储器的容量为。 A.8×3 B.8K ×8 C. 256×8 D. 256×256 6. 采用对称双地址结构寻址的1024×1的存储矩阵有。 A.10行10列 B.5行5列 C.32行32列 D. 1024行1024列 7．随机存取存储器具有功能。 A. 读/写 B. 无读/写 C. 只读 D. 只写 8．欲将容量为128×1的R AM 扩展为1024×8，则需要控制各片选端的辅助译
码器的输出端数为。 A.1 B.2 C.3 D. 8 9．欲将容量为256×1的R AM 扩展为1024×8，则需要控制各片选端的辅助译 码器的输入端数为。 A.4 B.2 C.3 D. 8 10．只读存储器ROM 在运行时具有功能。 A. 读/无写 B. 无读/写 C. 读/写 D. 无读/无写 11．只读存储器R OM 中的内容，当电源断掉后又接通，存储器中的内容。 A. 全部改变 B. 全部为0 C. 不可预料 D. 保持不变 12．随机存取存储器RAM 中的内容，当电源断掉后又接通，存储器中的内容。 A. 全部改变 B. 全部为1 C. 不确定 D. 保持不变 13．一个容量为512×1的静态RAM 具有。 A. 地址线9根，数据线1根 B. 地址线1根，数据线9根 C. 地址线512根，数据线9根 D. 地址线9根，数据线512根 14．用若干R AM 实现位扩展时，其方法是将相应地并联在一起。 A. 地址线 B. 数据线 C. 片选信号线 D. 读/写线 15．PROM 的与陈列（地址译码器）是。 A. 全译码可编程阵列 B. 全译码不可编程阵列
第四章 习题 4.4 由两个与非门构成的基本RS 触发器的输入如图P4.4所示，画出Q 和Q 端的波形。 图 P4.4 4.5 由两个或非门构成的基本RS 触发器的输入波形如图P4.5所示，画出输出Q 和Q 的波形。 图 P4.5 4.6 图P4.6是一个防抖动输出的开关电路。当拨动开关S 时，由于开关触点接通瞬间发生振颤。 D S 和D R 的电压波形如图中所示，试画出Q 、Q 端对应的电压波形。
图P4.6 4.7 在同步RS触发器中，若CP、S、R的电压波形如图P4.7所示。画出Q和Q端的波形。设触发器的初始状态为Q=0。 图 P4.7 4.10 主从型JK触发器输入波形如图P4.10所示，画出输出端Q和Q的波形。设触发器初始状态Q=0。
4.11 主从型JK 触发器组成图P4.11（a ）所示电路，输入波形如图P4.11（b ）所示，画出各触 发器Q 端的波形。 （a ） 解：AB J 1 ，先画出J 的波形，然后画Q.。 4.12 主从型RS 触发器的CP 、S 、R 、D R 各输入的电压波形如图P4.12所示，画出端Q 和Q 端
对应的电压波形。 图 P4.12 4.14 维持阻塞D触发器构成图P4.14所示的电路，输入波形如图P4.14（b）所示。画出各触发器Q段的波形。触发器的初态均为0。 （b） 图 P4.14
4.16 上升沿触发的维持阻塞型D触发器74LS74组成图（a）所示电路，输入波形如图（b）所示，画出Q1和Q2的波形，设Q初态为0。 4.20 画出图P4.20电路在图中所示CP、 R信号作用下Q1、Q2、Q3的输出电压波形，并说明 D Q1、Q2、Q3输出信号的频率与CP信号频率之间的关系。 CP 1/2 1/4 Q Q Q 频率的 、1/8 。 、 和 的频率分别是 、 1 3 2
可编程逻辑器件数字电子技术第章存储器与可编程逻辑器件习题及答 案
第8章 存储器与可编程逻辑器件 8.1存储器概述 自测练习 1．存储器中可以保存的最小数据单位是（）。 2．（a）位（b）字节（c）字 3．指出下列存储器各有多少个基本存储单元？多少存储单元？多少字？字长多少？ （a）2K×8位（）（）（）（） （b）256×2位（）（）（）（） （c）1M×4位（）（）（）（） 3．ROM是（）存储器。 （a）非易失性（b）易失性 （c）读/写（d）以字节组织的 4．数据通过（）存储在存储器中。 （a）读操作（b）启动操作 （c）写操作（d）寻址操作 5．RAM给定地址中存储的数据在（）情况下会丢失。 （a）电源关闭（b）数据从该地址读出 2
（c）在该地址写入数据（d）答案（a）和（c） 6．具有256个地址的存储器有（）地址线。 （a）２５６条（b）６条（c）8条（d）16条 7．可以存储２５６字节数据的存储容量是（）。 （a）２５６×１位（b）２５６×８位 （c）１Ｋ×４位（d）２Ｋ×１位 答案： 1．a 2．（a）2048×8；2048；2048；8 （b）512；256；256；2 （c）1024×1024×4；1024×1024；1024×1024；4 3．a 4．c 5．d 6．c 7．b 8.2随机存取存储器（RAM） 自测练习 1.动态存储器（DRAM）存储单元是利用（）存储信息的，静态存储器（SRAM）存 储单元是利用（）存储信息的。
2.为了不丢失信息，DRAM必须定期进行（）操作。 3.半导体存储器按读、写功能可分成（）和（）两大类。 4.RAM电路通常由（）、（）和（）三部分组成。 5.6116RAM有（）根地址线，（）根数据线，其存储容量为（）位。 答案： 1．栅极电容，触发器 2．刷新 3．只读存储器，读/写存储器 4．地址译码，存储矩阵，读/写控制电路 5．11，8，2K×8位 8.3只读存储器（ROM） 自测练习 1．ROM可分为（）、（）、（）和（）几种类型。 2．ROM只读存储器的电路结构中包含（）、（）和（）共三个组成部分。 3．若将存储器的地址输入作为（），将数据输出作为（），则存储器可实现组合逻辑电路的功能。 4．掩膜ROM可实现的逻辑函数表达式形式是（）。 5．28256型EEPROM有（）根地址线，（）根数据线，其存储容量为（）位，是以字节数据存储信息的。 6．EPROM是利用（）擦除数据的，EEPROM是利用（）擦除数据的。 4
分析计算题 1、组合电路如图所示，分析该电路的逻辑功能。 真值表解：P=(ABC)’L=(A=B=C)P L=(ABC)’(A+B+C)=(ABC+(A+B+C)’)’=(ABC+A’B’C’)’ L’=ABC+A’B’C’ 2、分析如图所示的组合逻辑电路的功能。 3、设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯，要求：使之在上楼前，用楼下开关打开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。 4、用与非门设计一个举重裁判表决电路，要求： （1）设举重比赛有3个裁判，一个主裁判和两个副裁判。 （2）杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。 （3）只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。A B C L 0 0000 0110 1100101111001101111011110
5、某设备有开关A、B、C，要求：只有开关A 接通的条件下，开关B 才能接通；开关C 只有在开关B 接通的条件下才能接通。违反这一规程，则发出报警信号。设计一个由与非门组成的能实现这一功能的报警控制电路。 7、试用译码器74LS138和门电路实现逻辑函数：AC BC AB L ++=8、用74LS138实现逻辑函数F=∑(m1，m2，m4，m7)。 9、用全译码器74LS138实现逻辑函数ABC C B A C B A C B A f +++=10、用八选一数据选择器74LS151实现下列逻辑函数：ABC C AB C B A BC A L +++=11、试用八选一数据选择器74LS151实现逻辑函数:F(A,B,C)=∑(m1,m2,m4,m7)。 12、试用四选一数据选择器74LS153实现逻辑函数:F(A,B,C)=∑(m1,m2,m4,m7)。 13、试用四选一数据选择器74LS153实现逻辑函数：C A BC AB L ++=
第四章电气主接线最全答案 4-1 对电气主接线的基本要求是什么？ 答：对电气主接线的基本要求是：可靠性、灵活性和经济性。 其中保证供电可靠是电气主接线最基本的要求。灵活性包括：操作、调度、扩建的方便性。经济性包括：节省一次投资，占地面积小，电能损耗少。 4-2 隔离开关与断路器的区别何在？对它们的操作程序应遵循哪些重要原则？ 答：断路器具有专用灭弧装置，可以开断或闭合负荷电流和开断短路电流，故用来作为接通和切断电路的控制电器。而隔离开关没有灭弧装置，其开合电流极小，只能用来做设备停用后退出工作时断开电路。 4-3 防止隔离开关误操作通常采用哪些措施？ 答：为了防止隔离开关误操作，除严格按照规章实行操作票制度外，还应在隔离开关和相应的断路器之间加装电磁闭锁和机械闭锁装置或电脑钥匙。 4-4 主母线和旁路母线各起什么作用？设置专用旁路断路器和以母联断路器或者分段断路器兼作旁路断路器，各有什么特点？检修出线断路器时，如何操作？ 答：主母线主要用来汇集电能和分配电能。旁路母线主要用与配电装置检修短路器时不致中断回路而设计的。设置旁路短路器极大的提高了可靠性。而分段短路器兼旁路短路器的连接和母联短路器兼旁路断路器的接线，可以减少设备，节省投资。当出线和短路器需要检修时，先合上旁路短路器，检查旁路母线是否完好，如果旁路母线有故障，旁路断路器在合上后会自动断开，就不能使用旁路母线。如果旁路母线完好，旁路断路器在合上就不会断开，先合上出线的旁路隔离开关，然后断开出线的断路器，再断开两侧的隔离开关，有旁路短路器代替断路器工作，便可对短路器进行检修。 4-5 发电机-变压器单元接线中，在发电机和双绕作变压器之间通常不装设断路器，有何利弊？ 答：发电机和双绕组变压器之间通常不装设断路器，避免了由于额定电流或短路电流过大，使得在选择出口断路器时，受到制造条件或价格等原因造成的困难。但是，变压器或者厂用变压器发生故障时，除了跳主变压器高压侧出口断路器外，还需跳发电机磁场开关，若磁场开关拒跳，则会出现严重的后果，而当发电机定子绕组本身发生故障时，若变压吕高压侧失灵跳闸，则造成发电机和主变压器严重损坏。并且发电机一旦故障跳闸，机组将面临厂用电中断的威胁。
第1章 逻辑代数基础 一、选择题（多选题） 1．以下代码中为无权码的为 。 A. 8421BCD 码 B. 5421BCD 码 C. 余三码 D. 格雷码 2．一位十六进制数可以用 位二进制数来表示。 A. １ B. ２ C. ４ D. 16 3．十进制数25用8421BCD 码表示为 。 A.10 101 B.0010 0101 C.100101 D.10101 4．与十进制数（53.5）10等值的数或代码为 。 A.(0101 0011.0101)8421BCD B.(35.8)16 C.(110101.1)2 D.(65.4)8 5.与八进制数(47.3)8等值的数为： A. (100111.011)2 B.(27.6)16 C.(27.3 )16 D. (100111.11)2 6.常用的B C D 码有 。 A.奇偶校验码 B.格雷码 C.8421码 D.余三码 7.与模拟电路相比，数字电路主要的优点有 。 A.容易设计 B.通用性强 C.保密性好 D.抗干扰能力强 8. 逻辑变量的取值１和０可以表示： 。 A.开关的闭合、断开 B.电位的高、低 C.真与假 D.电流的有、无 9．求一个逻辑函数F 的对偶式，可将F 中的 。 A .“·”换成“+”，“+”换成“·” B.原变量换成反变量，反变量换成原变量 C.变量不变 D.常数中“0”换成“1”，“1”换成“0” E.常数不变 10. A+BC= 。 A .A + B B.A + C C.（A +B ）（A +C ） D.B +C 11.在何种输入情况下，“与非”运算的结果是逻辑0。 A ．全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是1 12.在何种输入情况下，“或非”运算的结果是逻辑0。 A ．全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为1 13.以下表达式中符合逻辑运算法则的是 。 A. C ·C =C 2 B.1+1=10 C.0<1 D.A +1=1 14. 当逻辑函数有n 个变量时，共有 个变量取值组合？ A. n B. 2n C. n 2 D. 2n 15. 逻辑函数的表示方法中具有唯一性的是 。 A .真值表 B.表达式 C.逻辑图 D.卡诺图 16. F=A B +BD+CDE+A D= 。 A.D B A + B.D B A )(+ C.))((D B D A ++ D.))((D B D A ++ 17. 逻辑函数F=)(B A A ⊕⊕ = 。
1、现有EPROM芯片2732（4KX8位），以及3-8译码器74LS138，各种门电路若干，要求在8088CPU上扩展容量为16KX8 EPROM内存，要求采用部分译码， 不使用高位地址线A 19、A 18 、A 15 ，选取其中连续、好用又不冲突的一组地址，要 求首地址为20000H。请回答： 1）2732的芯片地址线、数据线位数是多少？（2分）2）组成16KX8需要2732芯片多少片？（1分） 3）写出各芯片的地址范围。（4分）
1）地址线12根，数据线8根； 2）4片； 3）1# 20000H~20FFFH 2# 21000H~21FFFH 3# 22000H~22FFFH 4# 23000H~23FFFH 2、有一个2732EPROM（4KX8）芯片的译码电路如下图所示,试求: ①计算2732芯片的存储容量； ②给出2732芯片的地址范围； ③是否存在地址重叠区? ① 4KB ②08000H---09FFFH ③存在重叠区08000H---08FFFH 09000H---09FFFH 3、某CPU有地址线16根（A0~A15）,数据线8根（D0~D7）及控制信号RD、WR、MERQ(存储器选通)、IORQ(接口选通)。如图所示，利用RAM芯片2114（1KX4）扩展成2KX8的内存，请写出芯片组1和芯片组2的地址范围。
1 G MERQ 11A 12A 13 A 14A 15A & A G 2 B G 21 Y C 13874LS B 0 Y 1#2114 CS 2#2114 CS 3#2114 CS 4#2114 CS 第1组 第2组 WR RD 47~D D 0 9~A A 03~D D A 10 A 答：第1组：C000H~C3FFH 第2组：C400H~C7FFH
第4章 集成运算放大电路 自测题 一、选择合适答案填入空内。 (1)集成运放电路采用直接耦合方式是因为( C )。 A.可获得很大的放大倍数 B.可使温漂小 C.集成工艺难于制造大容量电容 (2)通用型集成运放适用于放大( B )。 A.高频信号 B.低频信号 C.任何频率信号 (3)集成运放制造工艺使得同类半导体管的( C )。 A.指标参数准确 B.参数不受温度影响 C.参数一直性好 (4)集成运放的输入级采用差分放大电路是因为可以( A )。 A.减小温漂 B.增大放大倍数 C.提高输入电阻 (5)为增大电压放大倍数,集成运放的中间级多采用( A )。 A.共射放大电路 B.共集放大电路 C.共基放大电路 二、判断下列说法是否正确，用“√”和“×”表示判断结果。 (1)运放的输入失调电压U IO 是两输入端电位之差。( × ) (2)运放的输入失调电流I IO 是两输入端电流之差。( √ ) (3)运放的共模抑制比c d CMR A A K = 。( √ ) (4)有源负载可以增大放大电路的输出电流。( √ ) (5)在输入信号作用时，偏置电路改变了各放大管的动态电流。( × ) 三、电路如图 所示，已知β1＝β2＝β3= 100 。各管的U BE 均为 , 试求I C 2的值。 解：分析估算如下： 21 100CC BE BE R V U U I A R μ--= = 00202211B B B B I I I I ββ ββ ++= =++； 020 2( )1R B B B I I I I β βββ+=+=++ 图 22021C B B I I I β ββ β +==?+。比较上两式，得 2(2) 1002(1) C R R I I I A ββμβββ+= ?≈=+++ 四、电路如图所示。
第五章 5.1解： 3 32113 21211 21 3131133213 12123131,,,Q Y Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q K Q Q J Q K Q J Q K Q J n n n =???????=+=+=??? ??======+++输出方程： 状态方程：驱动方程： 能自动启动的同步五进制加法计数器。 5.2解： 1 22 1122 1 12 122 1Q AQ Y Q Q A Q Q A Q Q Q A D Q D n n =???? ?==???? ?==++输出方程： 状态方程：驱动方程： 由状态转换图知：为一串行数据监测器， 连续输入四个或四个以上的1时，输出为1，否则为0 5.3解： 2 33232113 2 31211 21 32112 32133121 213 211Q Q Y Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q K Q Q J Q Q K Q J K Q Q J n n n =???????+=+=?=???? ???====?=+++输出方程： 状态方程：，＝，，驱动方程： 5.4解： 2 1212 1121 111122111 Q Q A Q AQ Y Q Q A Q Q Q Q A Q A K J K J n n +=???? ?⊕==?? ?=⊕===++输出方程： ⊙状态方程：⊙＝驱动方程：
5.5解： 1233 0301213 10120312101320110 100 30 1230120 320 13201 00, 1Q Q Q Q Y Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q K Q Q Q J Q Q K Q Q J Q K Q Q Q J K J n n n n ???=????? ?? ? ?+???=?+?=+?==?????? ?=??=?==??===++++输出方程： 状态方程：，＝，驱动方程： 5.6解： 5.7解： ∑
第四章电气主接线 4-1 对电气主接线的基本要求是什么？ 答：对电气主接线的基本要求是：可靠性、灵活性和经济性。 其中保证供电可靠是电气主接线最基本的要求。灵活性包括：操作、调度、扩建的方便性。经济性包括：节省一次投资，占地面积小，电能损耗少。 4-2 隔离开关与断路器的区别何在？对它们的操作程序应遵循哪些重要原则？ 答：断路器具有专用灭弧装置，可以开断或闭合负荷电流和开断短路电流，故用来作为接通和切断电路的控制电器。而隔离开关没有灭弧装置，其开合电流极小，只能用来做设备停用后退出工作时断开电路。 4-3 防止隔离开关误操作通常采用哪些措施？ 答：为了防止隔离开关误操作，除严格按照规章实行操作票制度外，还应在隔离开关和相应的断路器之间加装电磁闭锁和机械闭锁装置或电脑钥匙。 4-4 主母线和旁路母线各起什么作用？设置专用旁路断路器和以母联断路器或者分段断路器兼作旁路断路器，各有什么特点？检修出线断路器时，如何操作？ 答：主母线主要用来汇集电能和分配电能。旁路母线主要用与配电装置检修短路器时不致中断回路而设计的。设置旁路短路器极大的提高了可靠性。而分段短路器兼旁路短路器的连接和母联短路器兼旁路断路器的接线，可以减少设备，节省投资。当出线和短路器需要检修时，先合上旁路短路器，检查旁路母线是否完好，如果旁路母线有故障，旁路断路器在合上后会自动断开，就不能使用旁路母线。如果旁路母线完好，旁路断路器在合上就不会断开，先合上出线的旁路隔离开关，然后断开出线的断路器，再断开两侧的隔离开关，有旁路短路器代替断路器工作，便可对短路器进行检修。 4-5 发电机-变压器单元接线中，在发电机和双绕作变压器之间通常不装设断路器，有何利弊？ 答：发电机和双绕组变压器之间通常不装设断路器，避免了由于额定电流或短路电流过大，使得在选择出口断路器时，受到制造条件或价格等原因造成的困难。但是，变压器或者厂用变压器发生故障时，除了跳主变压器高压侧出口断路器外，还需跳发电机磁场开关，若磁场开关拒跳，则会出现严重的后果，而当发电机定子绕组本身发生故障时，若变压吕高压侧失灵跳闸，则造成发电机和主变压器严重损坏。并且发电机一旦故障跳闸，机组将面临厂用电中断的威胁。
自我检测题 1．在存储器结构中，什么是“字”什么是“字长”，如何表示存储器的容量 解：采用同一个地址存放的一组二进制数，称为字。字的位数称为字长。习惯上用总的位数来表示存储器的容量，一个具有n字、每字m位的存储器，其容量一般可表示为n ×m位。 2．试述RAM和ROM的区别。 解：RAM称为随机存储器，在工作中既允许随时从指定单元内读出信息，也可以随时将信息写入指定单元，最大的优点是读写方便。但是掉电后数据丢失。 ROM在正常工作状态下只能从中读取数据，不能快速、随时地修改或重新写入数据，内部信息通常在制造过程或使用前写入， 3．试述SRAM和DRAM的区别。 解：SRAM通常采用锁存器构成存储单元，利用锁存器的双稳态结构，数据一旦被写入就能够稳定地保持下去。动态存储器则是以电容为存储单元，利用对电容器的充放电来存储信息，例如电容器含有电荷表示状态1，无电荷表示状态0。根据DRAM的机理，电容内部的电荷需要维持在一定的水平才能保证内部信息的正确性。因此，DRAM在使用时需要定时地进行信息刷新，不允许由于电容漏电导致数据信息逐渐减弱或消失。 4．与SRAM相比，闪烁存储器有何主要优点 解：容量大，掉电后数据不会丢失。 5．用ROM实现两个4位二进制数相乘，试问：该ROM需要有多少根地址线多少根数据线其存储容量为多少 解：8根地址线，8根数据线。其容量为256×8。 6．简答以下问题： （1）CPLD和FPGA有什么不同 FPGA可以达到比 CPLD更高的集成度，同时也具有更复杂的布线结构和逻辑实现。FPGA 更适合于触发器丰富的结构，而 CPLD更适合于触发器有限而积项丰富的结构。 在编程上 FPGA比 CPLD具有更大的灵活性；CPLD功耗要比 FPGA大；且集成度越高越明显；CPLD比 FPGA有较高的速度和较大的时间可预测性，产品可以给出引脚到引脚的最大延迟时间。CPLD的编程工艺采用 E2 CPLD的编程工艺，无需外部存储器芯片，使用简单，保密性好。而基于 SRAM编程的FPGA,其编程信息需存放在外部存储器上，需外部存储器芯片 ,且使用方法复杂，保密性差。 （2）写出三家CPLD/FPGA生产商名字。 Altera，lattice，xilinx，actel 7．真值表如表所示，如从存储器的角度去理解，AB应看为地址，F0F1F2F3应看为数据。 表
第四章电位分析法习 题解答
第四章电位分析法 1．M1| M1n+|| M2m+| M2在上述电池的图解表示式中，规定左边的电极为( ) (1) 正极 (2) 参比电极 (3) 阴极 (4) 阳极 解：(4) 2. 下列强电解质溶液在无限稀释时的摩尔电导λ∞/S·m2·mol-1分别为： λ∞(NH4Cl)=1.499×10-2，λ∞(NaOH)=2.487×10-2，λ∞(NaCl)=1.265×10-2。所以NH3·H2O 溶液的λ∞(NH4OH) /S·m2·mol-1为( ) (1) 2.721×10-2 (2) 2.253×10-2 (3) 9.88 ×10-2 (4) 1.243×10-2 解：(1) 3．钾离子选择电极的选择性系数为，当用该电极测浓度为 1.0×10-5mol/L K+，浓度为 1.0×10-2mol/L Mg溶液时，由 Mg引起的 K+测定误差为( ) (1) 0.00018% (2) 1.34% (3) 1.8% (4) 3.6% 解：(3) 4. 利用选择性系数可以估计干扰离子带来的误差，若,干扰离子的浓度为0.1mol/L，被测离子的浓度为 0.2mol/L，其百分误差为(i、j均为一价离子)( ) (1) 2.5 (2) 5 (3) 10 (4) 20 解：(1) 5．下列说法中正确的是:
晶体膜碘离子选择电极的电位( ) (1) 随试液中银离子浓度的增高向正方向变化 (2) 随试液中碘离子浓度的增高向正方向变化 (3) 与试液中银离子的浓度无关 (4) 与试液中氰离子的浓度无关 解：(1) 6．玻璃膜钠离子选择电极对氢离子的电位选择性系数为 100，当钠电极用于测定1×10-5mol/L Na+时，要满足测定的相对误差小于 1%，则试液的 pH 应当控制在大于 ( ) (1) 3 (2) 5 (3) 7 (4) 9 解：(4) 7．离子选择电极的电位选择性系数可用于( ) (1) 估计电极的检测限 (2) 估计共存离子的干扰程度 (3) 校正方法误差 (4) 计算电极的响应斜率 解：(2) 8．在电位滴定中，以?E/?V－V（?为电位，V为滴定剂体积）作图绘制滴定曲线, 滴定终点为：( ) (1) 曲线的最大斜率（最正值）点 (2) 曲线的最小斜率（最负值）点 (3) 曲线的斜率为零时的点
1 EEPROM是指（D ）。 A 读写存储器 B 只读存储器 C 闪速存储器 D 电擦除可编程只读存储器 2 常用的虚拟存储系统由（ B ）两级存储器组成，其中辅存是大容量的磁表面存储器。 A cache-主存 B 主存-辅存 C cache-辅存 D 通用寄存器 -cache 3 某计算机字长32位，其存储容量为256MB，若按单字编址，它的寻址范围是（ D ）。 A 64M B B 32MB C 32M D 64M 4 主存贮器和CPU之间增加cache的目的是（ A ）。 A 解决CPU和主存之间的速度匹配问题 B 扩大主存贮器容量 C 扩大CPU中通用寄存器的数量 D 既扩大主存贮器容量，又扩大CPU中通用寄存器的数量 5 某DRAM芯片，其存储容量为512K×8位，该芯片的地址线和数据线的数目是（ D ）。512 * 1024 B A 8，512 B 512，8 C 18，8 D 19，8 6 交叉存储器实质上是一种多模块存储器，它用（ A ）方式执行多个独立的读写操作。 A 流水 B 资源重复 C 顺序 D 资源共享 7某微型计算机系统，其操作系统保存在硬磁盘上，其内存储器应该采用（C ） A RAM B ROM C RAM和ROM D CCD 8 某SRAM芯片，其容量为1M×8位，除电源和接地端外，控制端有E和R/W#，该芯片的管脚引出线数目是（ D ）。 A 20 B 28 C 30 D 32 9 双端口存储器所以能进行高速读/写操作，是因为采用（ D ）。 A 高速芯片 B 新型器件 C 流水技术 D 两套相互独立的读写电路 10 存储单元是指（B ）。 A 存放1个二进制信息位的存储元 B 存放1个机器字的所有存储元集合 C 存放1个字节的所有存储元集合 D 存放2个字节的所有存储元集合
习题4 4－1 分析图P4－1所示的各组合电路，写出输出函数表达式，列出真值表，说明电路的逻辑功能。 解：图（a ）：1F AB =；2 F A B =e ；3F AB = 真值表如下表所示： A B 1F 2F 3F 0 0 0 1 0 0 1 0 0 1 1 0 1 0 0 1 1 1 其功能为一位比较器。A>B 时，11F =；A=B 时，21F =；A
功能：一位半加器，1F 为本位和，2F 为进位。 图（c ）：1(0,3,5,6)(1,2,4,7)F M m = =∑∏ 2(0,1,2,4)(3,5,6,7)F M m ==∑∏ 真值表如下表所示： 功能：一位全加器，1F 为本位和，2F 为本位向高位的进位。 图（d ）：1F AB =；2 F A B =e ；3F AB = 功能：为一位比较器，AB 时，3F ＝1 4－2 分析图P4－2所示的组合电路，写出输出函数表达式，列出真值表，指出该电路完成的逻辑功能。
解：该电路的输出逻辑函数表达式为： 100101102103F A A x A A x A A x A A x =+++ 因此该电路是一个四选一数据选择器，其真值表如下表所示： 1A 0A F 0 0 0x 0 1 1x 1 0 2x 1 1 3x 4－3 图P4－3是一个受M 控制的代码转换电路，当M ＝1时，完成4为二进制码至格雷码的转换；当M ＝0时，完成4为格雷码至二进制的转换。试分别写出0Y ,1Y ,2Y ,3Y 的逻辑函数的表达式，并列出真值表，说明该电路的工作原理。
数电习题解答(1,2章) 第一章数制与码制(教材p17) 题1.2 将下列二进制整数转换为等值的十进制数。 (3)(10010111)2=1×27+1×24+1×22+1×21+1×20=151 题1.4 将下列二进制数转换为等值的十进制数。 (2)(110.101)2=1×22+1×21+1×2-1+1×2-3=6.625 题1.4 将下列二进制数转换为等值的八进制数和十六进制数。 (3)(101100.110011)2=(54.63)8, (101100.110011)2=(https://www.doczj.com/doc/6717865960.html,)16 题1.6 将下列十六进制数转换为等值的二进制数。 (2)(3D.BE)16=(111101.10111110)2 题1.8将下列十进制数转换为等值的二进制数和十六进制数。要求二进制数保留小数点以后8位有效数字。 (2) (0.251)10≈(0.01000000)2=(0.40)16 题1.9将下列十进制数转换为等值的二进制数和十六进制数。要求二进制数保留小数点以后4位有效数字。 (1) (25.7)10≈(11001.1011)2=(19.B)16 题1.10 写出下列二进制数的原码、反码和补码。 (2) (+00110)2 (+00110)原=000110, (+00110)反=000110, (+00110)补=000110. (3) (-1101)2 (-1101)原=11101, (-1101)反=10010, (-1101)补=10011. 题1.11 写出下列带符号位二进制数(最高位为符号位)的反码和补码。 (2) (001010)2(3) (111011)2 (001010)2反码: 001010 , (001010)2补码: 001010 (111011)2反码:100100, (111011)2补码:100101 题1.12 用8位的二进制数补码表示下列十进制数。 (2)+28 (3)-13 (+28)补=00011100, (-13)补=11110011 题1.13 计算下列用补码表示的二进制数的代数和.如果为负数,请给出负数的绝对值。(4) 00011110+10011100=10111010,最高位为1, 为负数, 绝对值为:1000110. (7)11100111+11011011=11000010,最高位为1, 为负数, 绝对值为: 111110. 题1.14 用二进制补码运算计算下列各式. 式中的4位二进制数是不带符号位的绝对值. 如果和为负数,请求出负数的绝对值. (3)1010-0011 采用5位补码计算.[1010-0011]补=[+1010]补+[-0011]补=01010+11101=00111=[+0111]补, 所以1010-0011=+0111
一、时序逻辑电路与组合逻辑电路不同，其电路由 组合逻辑电路 和 存储电路（触发器） 两部分组成。 二、描述同步时序电路有三组方程，分别是 驱动方程 、状态方程 和 输出方程 。 三、时序逻辑电路根据触发器的动作特点不同可分为 同步时序逻辑电路 和 异步时序逻辑电 路 两大类。 四、试分析图T7.5时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的 状态转换图和时序图。 解：驱动方程： 00110 1J K J K Q ==== 状态方程： 10011 10 10n n Q Q Q Q Q Q Q ++==+ 输出方程：10Y Q Q = 状态图：功能：同步三进制计数器 五、试用触发器和门电路设计一个同步五进制计数器。 解：采用3个D 触发器，用状态000到100构成五进制计数器。 （1）状态转换图
（2）状态真值表 （3）求状态方程 （4）驱动方程 （5）逻辑图（略） [题7.1] 分析图P7.1所示的时序电路的逻辑功能，写出电路驱动方程、状态转移方程和输出方程，画出状态转换图，并说明时序电路是否具有自启动性。
解：触发器的驱动方程 20010210 102 11J Q K J Q J Q Q K Q K ====???? ? ? ==??? 触发器的状态方程 120 01 1010112210 n n n Q Q Q Q Q Q Q Q Q Q Q Q +++==+=??????? 输出方程 2Y Q = 状态转换图如图A7.1所示 所以该电路的功能是：能自启动的五进制加法计数器。 [题7.3] 试分析图P7.3时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，并检查电路能否自启动。 解：驱动方程 01J X Q =⊕01 K =10 J X Q =⊕11 K =
第一章数制和码制 1．数字信号和模拟信号各有什么特点? 答：模拟信号——量值的大小随时间变化是连续的。 数字信号——量值的大小随时间变化是离散的、突变的（存在一个最小数量单位△）。 2．在数字系统中为什么要采用二进制?它有何优点? 答：简单、状态数少，可以用二极管、三极管的开关状态来对应二进制的两个数。 3.二进制：0、1；四进制：0、1、2、3；八进制：0、1、2、3、4、5、6、7；十六进制： 0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F。 4.(30.25)10=( 11110.01)2=( 1E.4)16。(3AB6)16=( 0011101010110110)2=(35266)8。 (136.27)10=( 10001000.0100)2=( 88.4)16。 5. B E 6.ABCD 7.(432.B7)16=( 010*********. 10110111)2=(2062. 556)8。 8.二进制数的1和0代表一个事物的两种不同逻辑状态。 9.在二进制数的前面增加一位符号位。符号位为0表示正数；符号位为1表示负数。这种 表示法称为原码。 10.正数的反码与原码相同，负数的反码即为它的正数原码连同符号位按位取反。 11.正数的补码与原码相同，负数的补码即为它的反码在最低位加1形成。 12.在二进制数的前面增加一位符号位。符号位为0表示正数；符号位为1表示负数。正数 的反码、补码与原码相同，负数的反码即为它的正数原码连同符号位按位取反。负数的补码即为它的反码在最低位加1形成。补码再补是原码。 13.A:(+1011)2的反码、补码与原码均相同：01011；B: (-1101)2的原码为11101，反码为10010， 补码为10011. 14.A: (111011)2 的符号位为1，该数为负数，反码为100100，补码为100101. B: (001010)2 的符号位为0，该数为正，故反码、补码与原码均相同：001010. 15.两个用补码表示的二进制数相加时，和的符号位是将两个加数的符号位和来自最高有效 数字位的进位相加，舍弃产生的进位得到的结果就是和的符号。+3的补码000011，+15的补码001111，和为010010；+9的补码01001，-12 的补码10100，和11101. 16.（100001000）BCD=（108）D=（6C）H=（01101100）B。 17. A 18. A 19.常见的十进制代码有8421码，2421码，5211码，余3码，余3循环码；前3种码从左 到右每一位的1分别用码的权值表示；余3码的权值为8、4、2、1；余3循环码相邻的两个代码之间仅有一位的状态不同。 20.计算机键盘上的按键是ASCII码。1000100 1011000 1011000 1011001. （参见教材P15表1.5.3）
5 大规模数字集成电路习题解答99 自我检测题 1．一个ROM 共有10根地址线，8根位线（数据输出线），则其存储容量为。 A．10×8 B．102×8 C．10×82D．210×8 2．为了构成4096×8的RAM，需要片1024×2的RAM。 A．8片B．16片C．2片D．4片 3．哪种器件中存储的信息在掉电以后即丢失？ A．SRAM B．UVEPROM C．E2PROM D．PAL 4．关于半导体存储器的描述，下列哪种说法是错误的。 A．RAM读写方便，但一旦掉电，所存储的内容就会全部丢失 B．ROM掉电以后数据不会丢失 C．RAM可分为静态RAM和动态RAM D．动态RAM不必定时刷新 5．有一存储系统，容量为256K×32。设存储器的起始地址全为0，则最高地址的十六进制地址码为3FFFFH 。 6．真值表如表T5.6所示，如从存储器的角度去理解，AB应看为地址，F0F1F2F3应看为数据。 表T5.6 习题 1．在存储器结构中，什么是“字”？什么是“字长”，如何表示存储器的容量？ 解：采用同一个地址存放的一组二进制数，称为字。字的位数称为字长。习惯上用总的位数来表示存储器的容量，一个具有n字、每字m位的存储器，其容量一般可表示为n ×m位。 2．试述RAM和ROM的区别。 解：RAM称为随机存储器，在工作中既允许随时从指定单元内读出信息，也可以随时将信息写入指定单元，最大的优点是读写方便。但是掉电后数据丢失。 ROM在正常工作状态下只能从中读取数据，不能快速、随时地修改或重新写入数据，内部信息通常在制造过程或使用前写入， 3．试述SRAM和DRAM的区别。 解：SRAM通常采用锁存器构成存储单元，利用锁存器的双稳态结构，数据一旦被写
第一章绪论练习题 一、选择题 1.以下代码中为无权码得为。 A、 8421BCD码 B、 5421BCD码 C、余三码 D、格雷码 2.以下代码中为恒权码得为。 A、8421BCD码 B、 5421BCD码 C、余三码 D、格雷码 3.一位十六进制数可以用位二进制数来表示。 A、１ B、２ C、４ D、 16 4.十进制数25用8421BCD码表示为。 A、10 101 B、0010 0101 C、100101 D、10101 5.在一个8位得存储单元中,能够存储得最大无符号整数就是。 A、(256) 10 B、(127) 10 C、(FF) 16 D、(255) 10 6.与十进制数(53、5) 10 等值得数或代码为。 A、(0101 0011、0101) 8421BCD B、(35、8) 16 C、(110101、1) 2 D、(65、 4) 8 7.矩形脉冲信号得参数有。 A、周期 B、占空比 C、脉宽 D、扫描期 8.与八进制数(47、3) 8 等值得数为: A、 (100111、011) 2B、(27、6) 16 C、(27、3) 16 D、 (100111、 11) 2 9、常用得B C D码有。 A、奇偶校验码 B、格雷码 C、8421码 D、余三码 10.与模拟电路相比,数字电路主要得优点有。 A、容易设计 B、通用性强 C、保密性好 D、抗干扰能力强 11.把10010110 B二进制数转换成十进制数为( ) A、 150 B、 96 C、82 D、 159 12.将4FBH转换为十进制数( ) A、 1B B、 1B C、 1 D、 1 13.将数1101、11B转换为十六进制数为( )