数字电路第四章答案
【篇一：数字电路答案第四章时序逻辑电路2】
p=1，输入信号d被封锁，锁存器的输出状态保持不变；当锁存命令cp=0，锁存器输出q?d，q=d；当锁存命令cp出现上升沿，输入信号d被封锁。
根据上述分析，画出锁存器输出q及 q的波形如习题4.3图（c）所示。
习题4.4 习题图4.4是作用于某主从jk触发器cp、j、k、 rd及 sd 端的信号波形图，试绘出q端的波形图。
解：主从jk触发器的 rd、且为低有效。只有当rd?sd?1 sd端为异步清零和复位端，
时，在cp下降沿的作用下，j、k决定输出q状态的变化。q端的波形如习题4.4图所示。
习题4.5 习题4.5图（a）是由一个主从jk触发器及三个非门构成的“冲息电路”，习题4.5图（b）是时钟cp的波形，假定触发器及各个门的平均延迟时间都是10ns，试绘出输出f的波形。
cp
f cp
100ns
10ns
q
（a）
f
30ns
10ns
（b）（c）
习题4.5图
解：由习题4.5图（a）所示的电路连接可知：sd?j?k?1，rd?f。当rd?1时，在cp下降沿的作用下，且经过10 ns，状态q发生翻转，再经过30ns，f发生状态的改变，f?q。rd?0时，经过10ns，状态q=0。根据上述对电路功能的分析，得到q和f的波形如
习题4.5图（c）所示。
习题4.6 习题4.6图（a）是一个1检出电路，图（b）是cp及j端的输入波形图，试绘出 rd端及q端的波形图（注：触发器是主从触发器，分析时序逻辑图时，要注意cp=1时主触发器的存储作用）。
cp
j
（a）
q
d
（c）
cp j
（b）
习题图
解：分析习题4.6图（a）的电路连接：sd?1,
k?0,rd?cp?q；分段分析习题
4.6图（b）所示cp及j端信号波形。
（1）cp=1时，设q端初态为0，则rd?1。j信号出现一次1信号，即一次变化的干扰，且k=0，此时q端状态不会改变；
（2）cp下降沿到来，q端状态变为1，rd?cp，此时cp=0，异步
清零信号无效；（3）cp出现上升沿，产生异步清零信号，使q由
1变为0，在很短的时间里 rd又恢复到1；
（4）同理，在第2个cp=1期间，由于j信号出现1信号，在cp
下降沿以及上升沿到来后，电路q端和 rd端的变化与（2）、（3）
过程的分析相同，其波形如习题4.6图（c）所示。
结论：该电路可以实现1信号的检出功能。
习题4.7 习题4.7图（a）是用主从jk触发器构成的信号检测电路，用来检测cp高电平期间ui是否有输入脉冲，若cp、ui电压如习题4.7图（b）所示，试画出输出电压uo的波形。
cp ui
（b）
（a）
q
（c）
ui cp
uo
习题4.7图
解：分析习题4.7图（a）的电路连接：k?1,分析习题4.7图（b）
给定的信号波形。
j?ui,rd?cp?uo,uo?q；分段
（1）cp=1时，设q端初态为0，则rd?1。ui信号出现一次1信号，即一次变化的干扰，且k=1，此时q端状态不变；
（2）cp下降沿到来，q端状态由0变为1，rd?cp，此时cp=0，
异步清零信号无效；
（3）cp出现上升沿，异步清零信号有效，使q端由1变为0，当
q变为0后， rd
又恢复为1；
（4）同理，在以后的cp=1期间，ui信号出现一次1信号，在cp
下降沿以及上升沿到来后，电路q端和 rd端的变化与（2）、（3）
过程的分析相同，其波形如习题4.7图（c）所示。
习题4.8 习题4.8图（a）是由一个维持阻塞d触发器及一个边沿jk
触发器构成的电路，图（b）是输入信号，试绘出q1及q2的波形。解：分析习题4.8图（a）的电路连接：该电路是同步电路，由d触
发器和jk触发器组成，d触发器的d端接外部输入信号，jk触发器j 端与d触发器的q端相连，且k=1。
输出波形分析如习题4.8图（c）所示。
习题4.9 试利用触发器的特征方程式写出习题4.9图（a）、（b）、（c）中各触发器次态输出qn+1与现态qn和a、b之间的逻辑函数式。
d
2 2
cp d d
（a）
cp d d
（b）
q1 q2
（c）
d 习题4.8图
q
（a）（b）（c）
习题4.9图
解：习题4.9图（a）由d触发器组成，d触发器的特征方程为：qn?1?d，根据电路连接d?aqn，将d代入特征方程，因此触发器次态qn+1与现态qn和a之间的逻辑函数式为：
qn?1?aqn
习题4.9图（b）由jk触发器组成，jk触发器的特征方程为：
qn?1?jqn?kqn，根据电路连接j?k?a?b，将j、k代入特征方程，
因此触发器次态输出qn+1与现态qn和a、b之间的逻辑函数式为： qn?1?(a?b)qn?a?bqn
习题4.9图（c）由d触发器组成，根据电路连接d?bqn?aqn，将
d代入特征方程，因此触发器次态输出qn+1与现态qn和a、b之
间的逻辑函数式为：
qn?1?bqn?aqn?bqn?aqn
习题4.10 设习题4.10图中各触发器初始状态为0，试画出各触发
器在cp作用下q端的波形。
解：各触发器在cp作用下q端的波形如习题4.10图（i）所示。
q
q
(a) (b) (c) (d)
1 q
(e)
(f) (g) (h)
习题4.10图
cp
qa
qb
qc
qd
qe qf
qg
qh
习题4.10图（i）
习题4.11 已知电路如习题4.11图（a）所示，若cp及a波形如题
图（b）所示，各触发器初态为0，试画出各触发器输出端q1和q2
的波形。
cp
a （a） q1
q2
cp
a
（c）
习题4.11图
解：分析习题4.11图（a）的电路连接：该电路是同步电路，由jk 触发器组成。
（b）
??j1?k1?a
?
??j1?k1?aq1
q1和q2波形分析如习题4.11图（c）所示。
习题4.12 分析习题4.12图（a）所示同步时序电路，作出它的状态转换表和状态转换图。作出当电平输入x序列为1011100时电路的时序波形图，设初态为0。
x/z
z
0/0 x 0/01/1
（a）（b）
cp
x
q
z
（c）
解：驱动方程：d?x?qn 状态方程：qn?1?x?qn 输出方程：z?xq 状态转换表如习题4.12表所示。
习题4.12图
1011100时电路的时序波形图如习题4.12图（c）所示。
习题4.13 习题4.13图（a）所示同步计数器，由jk触发器构成。写出状态转换表与状态转换图，并说明该计数器的模是多少？
解：根据逻辑电路列写下列方程：
?j0?q2k0?1?
驱动方程：?j1?q0k1?q0
?j?qqk?1
012?2
【篇二：数字电子技术基础教材第四章答案】
图p4－1所示的各组合电路，写出输出函数表达式，列出真值表，说明电路的逻辑功能。
解：图（a）：fab1?真值表如下表所示：
；f2?ab；f3?ab
其功能为一位比较器。ab时，f1?1；a=b时，f2?1；ab时，f3?1
图（b）：f；f2?ab 1?ab?ab真值表如下表所示：
功能：一位半加器，f1为本位和，f2为进位。图（c）：f1?
m6)5,30,(?74),21(??m
f2??m(0,1,2,4)??m(3,5,6,7)
真值表如下表所示：
功能：一位全加器，f1为本位和，f2为本位向高位的进位。图（d）：fab1?；f2?ab；f3?ab
4－2 分析图p4－2所示的组合电路，写出输出函数表达式，列出真值表，指出该电路完成的逻辑功能。
解：该电路的输出逻辑函数表达式为：
f?a1a0x0?a1a0x1?a1a0x2?a1a0x3
因此该电路是一个四选一数据选择器，其真值表如下表所示：
4－3 图p4－3是一个受m控制的代码转换电路，当m＝1时，完
成4为二进制码至格雷码的转换；当m＝0时，完成4为格雷码至
二进制的转换。试分别写出y0,y1,y2,y3的逻辑函数的表达式，并列
出真值表，说明该电路的工作原理。
解：该电路的输入为x3x2x1x0，输出为y3y2y1y0。真值表如下：
?y3?x3
?y?x?x?232时，由此可得：当m?1 ?
?y1?x2?x1??y0?x1?x0
完成二进制至格雷码的转换。
?y3?x3
?y?x?x?232
当m?0时， ?
?y1?x3?x2?x1?y2?x1??y0?x3?x2?x1?x0?y1?x0
完成格雷码至二进制的转换。
4－4 图p4－4是一个多功能逻辑运算电路，图中s3,s2,s1,s0为控
制输入端。试列表说明电路在
s3,s2,s1,s0的各种取值组合下f与a,b的逻辑关系。
解：f?(s3ab?s2ab)?(s1b?s0b?a)，功能如下表所示，
【篇三：数电第四章习题答案】
>4.1 分析图4.1电路的逻辑功能解：（1）推导输出表达式y2=x2；y1=x1?x2；y0=(my1+x1?m)?x0
a、b、c、f1、f2分别表示被减数、减数、来自低位的借位、本位差、本位向高位的借位。
a－f2
b
c
被减数减数借位
f1 差
4.3分析图4.3电路的逻辑功能解：（1）f1=a?b?c；
f2=(a?b)c+ab (2)
(3)4.4 设abcd是一个8421bcd码，试用最少与非门设计一个能判
断该8421bcd码是否大于等于5的电路，该数大于等于5，f= 1；
否则为0。解：(1)列真值表
abcd0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 1
f00000111
abcd1 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1
f11??????
(2)写最简表达式
f = a + bd + bc=?a
4.6 试设计一个将8421bcd码转换成余3码的电路。
（
f2=?c?d+cd f1=?d 电路图略。
4.7 在双轨输入条件下用最少与非门设计下列组合电路：（1）f （abc）=?m（1,3,4,6,7）解：f=a?c+?ac+bc
(2) f（abcd）=?m（0,2,6,7,8,10,12,14,15）解：f=?b?d+a?d+bc
00 01 11 10
(3)f(a,b,c,d)??m(2,5,6,8,9,12)???(0,4,7,10)
解：函数的卡诺图如下所示：