数电大作业智能数字钟 IMB standardization office【IMB 5AB- IMBK 08- IMB 2C】
智能数字钟设计?
一、问题重述?
数字电子钟是一种用数字显示秒﹑分﹑时的记时装置，与传统的机械钟相比，他具有走时准确﹑显示直观﹑无机械传动装置等优点，因而得到了广泛的应用：小到人们的日常生活中的电子手表，大到车站﹑码头﹑机场等公共场所的大型数显电子钟。
本课程设计要用通过简单的逻辑芯片实现数字电子钟。要点在于用555芯片连接输出为一秒的多谐振荡器用于时钟的秒脉冲,用74LS160(10进制计数器)74LS00(与非门芯片)等连接成60和24进制的计数器,再通过七段数码管显示，构成了简单数字电子钟。要求：
（1）完成设计一个有“时”，“分”，“秒”（23小时59分59秒）显示且有校时功能的电子钟；
（2）完成对“时”、“分”的自动校时。
二、设计目的?
1.了解智能数字钟的工作原理；
2.设计出一个能实现清零、进位、显示时分秒等功能的智能数字钟；
3.正确使用multisim 软件对电路进行仿真及观察；
4.通过此次设计实验加深对3—8译码器、计数器等集成逻辑芯片的理解和运用。
三、设计要求?
1．用555定时器设计一个秒钟脉冲发生器，输入1HZ的时钟；（对已有1kHz频率时钟脉冲进行分频）；
2．能显示时、分、秒，24小时制；3．设计晶体震荡电路来输入时钟脉冲；
4．用同步十进制集成计数器74LS160设计一个分秒钟计数器,即六十进制计数器；
5．用同步十进制集成计数器74LS160设计一个24小时计数器；6．译码显示电路显示时间；
7．用与非门芯片及一些基本芯片设计一个可以自动校时的电路。
四、设计过程?
总体思路
由秒及分的60进制，分别到59时进行对分和时进行进位，而时为24进制，当到达23时，之后进行清零，从而实现数字时钟的相应功能。分秒功能的实现：用两片74LS160组成60秒、分、时分别为60、60和24进制计数器。秒、分均为六十进制，即显示进制递增计数器。时为二十四进制计数器，显示为00~23，个位仍为十进制，而十位为三进制，但当十进位计到2，而个位计到4时清零，就为二十四进制了。时功能的实现：用两片74LS160组成24进制递增计数器。结构框图及说明
在产生信号时可采用两种方法，方法（1）采用555定时器及分频器，而方法（2）直接利用函数信号发生器。
电路工作原理?
振荡器是数字钟的核心。振荡器的稳定度及频率的准确度决定了数字钟计时的准确程度，通常选用石英晶体构成的振荡器电路。一般来说，振荡器的频率越高，计时精度越高。如图5所示调节电阻R2可以改变输出信号频率，用以得到所需的信号频率。利用555定时器进行产生信号，形成晶振电路，如下
图二?555定时器
用三片74LS160可以构成三级十分频器，将1KHz矩形波分频得到1Hz基准秒计时信号。它的功能是产生标准秒脉冲信号。原理如下
图三?分频电路
当数字钟接通电源或计时出现误差时，需要校正时间，校时是数字钟必备的基本功能。对校时电路的要求是：在小时教正时，不影响分和秒的正常计数；在分矫正时，不影响秒和小时的正常计数。其中S1为校分用的控制开关，S2校时用的控制开关，它们的功能表如表1所示表1开关校时功能
图四中C1、C2可以缓解两个开关的抖动，必要时还可以采用去抖动电路。
图四?校时电路
采用同步时序信号控制，用个位的进位端控制十位的使能端，当个位有进位时，芯片工作，输入十位的脉冲信号有效，当十位为2，个位为3的时候，同时给两个芯片的预置端一个有效信号，使之清零，如下
图五?二十四进制电路
采用异步时序电路控制，在十位计数到5时，下一个脉冲一到来就置数。74LS160构成的60进制计数器和24进制计数器如图六和图五所示。秒、分、时分别为60、60和24进制计数器。秒、分均为六十进制，即显示00~59，它们的个位为十进制，十位为六进制，如下
图六?六十进制电路
方法（1）振荡电路产生的1KHZ脉冲信号经三级十分频电路分频后产生的1HZ脉冲信号输入74LS160N连成的60进制秒计数器，再由秒计数器每60秒进位输出给60进制分钟计数器，分钟计数器满60后产生进位信号输入给24进制小时计数器，从而实现24小时制电子钟的功能，如图七
图七?555定时器产生信号
方法（2）直接利用函数信号发生器产生信号振，如图八
图八?函数信号发生器产生信号
元件参数选择?
1、电阻20KΩ，Ω
2、电容，
3、滑动变阻器20KΩ，KEY=A，50%
4、与门74LS00N，74LS05N
5、数码管
五、软件仿真
仿真电路图
“秒”的电路动态运行情况
由以上各波形图可以看出，所设计电路可完成相应功能
仿真过程
电路的连接与仿真是我们这次课程设计的主要任务之一，也是整个过程的最
难的阶段。仿真这部分工作在multisim仿真软件上进行。对于电路的仿真分为几个部分，分别对电路各个部分的功能都进行仿真调试之后，每连接一部分都要调试一次，才能确保最后的成功。
仿真结果
电路成功实现了24小时制数字电子钟的功能，可精确计时，每60秒进1分并清零秒计数器，每60分进1小时并清零分钟计数器，每24小时清零所有计数器并重新开始计时。
六、遇到的问题?
利用555定时器产生信号时结果不大正确，故应仔细仿真检验。
（1）在连接晶振的过程中,晶振无法起振.在排除线与芯片的接触不良问题后重新对照电路图,发现是由于12脚未接地所至。在连接六进制的过程中,发现电路只能4,5的跳动,后经发现是由于接到与非门的引脚接错一根所至,经纠正后能正常显示。
（2）在连接校正电路的过程中,出现时和分都能正常校正时,但秒却受到影响,特别时一较分钟的时候秒乱跳,而不校时的时候,秒从05跳到59,然后又跳回05,分和秒之间无进位,电路在时,分,秒进位过程中能正常显示,故可排除芯片和连线的接触不良的问题.经检查,校正电路的连线没有错误,后用万用表的直流电压档带电检测秒十位的QA,QB,QC和QD脚,发现QA脚时有电压时而无电压,再检测秒到分和分到时的进位端,发现是由于秒到分的进位未拔掉所至.
七、总结改进及体会?
改进（可增加整点报时功及整点闹时功能）
（1）闹时部分?
设置闹时时间为7时59分。闹时持续一分钟至八点整。M代表上午的输入信号，设置为高电平，时个位为7，所以当QCQBQA=111时，第一级四输入与非门打开，当分十位为5即QCQA=11，分个位为9即QDQA=11时，第二级四输入与非门打开。通过与非电路和1KHZ的振荡信号，驱动音响电路工作，三极管起放大驱动电压的作用。实现定点闹时功能，原理如图
图九?闹钟电路
（2）报时部分?
设置报时时间为整点报时，当秒计数器计数到51秒时，集成电路驱动音响
电路，使之开始工作，每两秒（51、53、55、57、59秒）报时一次，前四声鸣低音，最后一声鸣高音，原理如图
图十整点报时电路
设计体会?
在此次的数字钟设计过程中,更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法.在连接六进制,十进制,六十进制的进位中,要求熟悉逻辑电路及其芯片各引脚的功能,那么在电路出错时便能准确地找出错误所在并及时纠正了。通过该电路的设计与仿真我学到的平时上课知道但不会运用的知识，使我对学习数电产生了更浓厚的兴趣。
江苏开放大学实践性环节考核作业 学号 姓名杨杰 课程代码 110056 课程名称中国政治思想史 评阅教师 第次任务 共次任务 江苏开放大学 请同学们完成一篇读书报告。 首先请同学们学习第十二章第一节林则徐的有关内容，完成一篇关于林则徐学习西方思想的读书报告。 题目自拟。 字数不能少于800字。 格式要求： 题目：四号楷体。 正文：小四号宋体。 关于林则徐学习西方思想的读书报告 今天学习有关林则徐的章节，深为林则徐的精神所吸引。 1840年是中国近代史的开端，也就是从这个时候开始，伴随着西方帝国主义国家大举入侵中国，西方资产阶级的民主政治思想和文化开始大批传入中国。经过鸦片战争
的打击，大清帝国的进步官员和知识分子们，开始放眼看世界，林则徐等一批官员和知识分子开始关注西方资本主义的政治制度，军事技术等，并著作了一批介绍西方地理、政治军事制度的书籍《海国图志》《瀛环志略》等。这当中包括西方政治制度中的选举制，三权分立制等民主制度，这些都是近代中国民主思想发展的开端。 由于鸦片战争的惨痛教训，清政府开始寻求救亡图存的政策。而鸦片战争中西方帝国主义国家的坚船利炮让清政府触动最大，也就是在这背景下，清政府内的洋务派在全国各地掀起的“师夷之长技以制夷”的学习西方的改良运动。林则徐魏源等人进一步的对西方的民主制度进行了宣传并开始大量翻译外国书籍，包括政治，法律、科技、文史等各方面，开始广泛学习西方的活动。具体如下： 一、林则徐学习西方思想产生背景 二、当世界资本主义迅速发展的时候,中国还是一个封建社会,处在满族建立的清王朝的统治下。封建专制主义统治下的中国,在乾、嘉以后,衰败日剧,闭关更甚。 三、清政府的闭关锁国,阻碍了中国造船航海业的发展,阻碍了国内手工业的扩大和商品经济的发展,姐碍了资本主义萌芽的成长。而且闭关政策进一步助长了清朝统治集团置身于世界局势之外安于现状顽周保守的虚骄心理,使清代的政治更加腐败。 四、这个时期的林则徐,也和闭关时代其他开明进步分子一样,尽管对中外关系和外国情形有所触及,但严密的闭关政策和闭目塞听的风气,使他对外部世界的认识不可避免的也同样受到严重的局限。但林则徐的可贵之处,就在于他发现自己的知识不足后,没有装腔作势,反而正视现实。勇于放下架子,探求新知。他在中华民族和西方资本主义侵略势力的矛盾斗争的强烈刺激下,适应救亡图存的形式需要,由经世派而成为“开眼派”,并进而成为“学习派”,实现从开眼看现实到开眼看世界再到学习西方的连续飞跃。林则徐之所以和顽固分子不同,而且高于其他开明进步的爱国者,实现思想的连续飞跃,还有其主观因素: 五、第一,把民族自尊建立在比较科学的基础上。实事求是的作风和勇于批判现实的精神,使他有可能通过睁眼现实,比较正确的认清国情,看到“天朝上国”的腐朽与落后。 六、第二,把抵抗外国侵略建立在比较科学的基础之上。寻求“制夷之策”和富强之道的迫切愿望,使他有可能通过开眼看世界,对西方的侵略性与先进性有比较全面的了解,从而勇于抛弃夜郎自大的传统观念。 七、第三,具有敢于“触讳”、追求真理的勇气和精神。 八、二、林则徐学习西方思想的主要内容 九、林则徐认识到,要有效抵抗西方侵略,必须学习西方。发出了像西方学习的先声。在中国近代史上,第一次组织翻译班子,不拘一格,选拔熟悉外情的人才,有计划地,大规模地搜集和编译外国书报。 十、林则徐把西方各国作为一面镜子,已经参照出中国非惟在地理方位上不在世界的中心,特别是在国力方面也并不是万国来朝的中央大国。在中国近代,坦率而明确地承认西方先进和中国落后的是从林则徐开始,这是艰难而珍贵的第一步。一个国家和民族,能够认识自己不容易,反省自己的落后更不容易,特别是在中国对于自己有一种“世界中心”感觉的传统氛围中做到这一点,更是加倍地艰难。林则徐如实承认中国在船炮武器方面“不如夷”了,但却没有因此而悲观气馁、甘居下游。他认识到,当时的军事侵略不是来自比自己落后的民族,而是来自拥有船坚炮利的西方先进国家。甚至在赴戍伊犁的途中,他还念念不忘建立一支“器良、技熟、坦壮、心齐。”的新式水师。 十一、由于对世界各国的基本情况和国际关系有比较具体了解,他有效地利用了美、法两国与英国在对华贸易方面存在的矛盾,利用了英美两国尤其是英国内部均有人
《数据库系统基础》课后练习题 数据库系统基础 课后练习题 哈尔滨工业大学计算机科学与技术学院
《数据库系统基础》课后练习题关系代数、关系元组演算、SQL语言 1.分别用关系代数、元组演算、SQL语句完成CAP数据库的查询。 CAP数据库有四个关系(表)： Customers(cid, cname, city, discnt), 客户定义表，描述了客户的唯一标识 cid，客户名称cname，客户所在的城市city，以及该客户购买产品时所可能给予的折扣discnt Agents(aid, aname, city, percent), 代理商定义表，描述了代理商的唯一标识aid, 代理商名称aname, 代理商所在的城市city，以及该代理商销售产品时所可能给予的佣金/提成percent(以百分比形式表达) 哈尔滨工业大学计算机科学与技术学院
《数据库系统基础》课后练习题关系代数、关系元组演算、SQL语言 (1) 找出订单总价大于或者等于$1000的(ordno, pid)对 哈尔滨工业大学计算机科学与技术学院
《数据库系统基础》课后练习题关系代数、关系元组演算、SQL语言 (2) 找出所有价格在$0.50和$1.00之间的商品名字，包括边界价格 哈尔滨工业大学计算机科学与技术学院
《数据库系统基础》课后练习题关系代数、关系元组演算、SQL语言 (3) 找出订单价格低于$500的(ordno, cname)对，使用一次连接 哈尔滨工业大学计算机科学与技术学院
《数据库系统基础》课后练习题关系代数、关系元组演算、SQL语言 (4) 找出所有三月份接受的订单的(ordno, aname)对，使用一次连接 哈尔滨工业大学计算机科学与技术学院
东南大学电工电子实验中心 实验报告 课程名称：数字逻辑电路设计实践 第 4 次实验 实验名称：基本时序逻辑电路 院（系）：信息科学与工程学院专业：信息工程姓名：学号： 实验室: 实验组别： 同组人员：无实验时间： 评定成绩：审阅教师：
时序逻辑电路 一、实验目的 1.掌握时序逻辑电路的一般设计过程； 2.掌握时序逻辑电路的时延分析方法，了解时序电路对时钟信号相关参数的基本要求； 3.掌握时序逻辑电路的基本调试方法； 4.熟练使用示波器和逻辑分析仪观察波形图，并会使用逻辑分析仪做状态分析。 二、实验原理 1.时序逻辑电路的特点（与组合电路的区别）： ——具有记忆功能，任一时刻的输出信号不仅取决于当时的输出信号，而且还取决于电路原来的值，或者说还与以前的输入有关。 2.时序逻辑电路的基本单元——触发器（本实验中只用到D触发器） 触发器实现状态机（流水灯中用到） 3.时序电路中的时钟 1)同步和异步（一般都是同步，但实现一些任意模的计数器时要异步控制时钟端） 2)时钟产生电路（电容的充放电）：在内容3中的32768Hz的方波信号需要自己通过 电路产生，就是用到此原理。 4.常用时序功能块 1)计数器（74161） a)任意进制的同步计数器：异步清零；同步置零；同步置数；级联 b)序列发生器 ——通过与组合逻辑电路配合实现（计数器不必考虑自启动） 2)移位寄存器（74194） a)计数器（一定注意能否自启动） b)序列发生器（还是要注意分析能否自启动） 三、实验内容 1.广告流水灯 a.实验要求 用触发器、组合函数器件和门电路设计一个广告流水灯，该流水等由8个LED组成，工作时始终为1暗7亮，且这一个暗灯循环右移。 ①写出设计过程，画出设计的逻辑电路图，按图搭接电路。 ②将单脉冲加到系统时钟端，静态验证实验电路。 ③将TTL连续脉冲信号加到系统时钟端，用示波器和逻辑分析仪观察并记录时钟脉冲 CLK、触发器的输出端Q2、Q1、Q0和8个LED上的波形。 b．实验数据 ①设计电路。 1）问题分析 流水灯的1暗7亮对应8个状态，故可采用3个触发器实现；而且题目要求输出8个信号控制8个灯的亮暗，故可以把3个触发器的输出加到3-8译码器的控制端，对应的8个译码器输出端信号控制8个灯的亮暗。
H a r b i n I n s t i t u t e o f T e c h n o l o g y 数字电子技术基础大作业 课程名称：数字电子技术基础 设计题目：血型与状态机 院系： 班级： 设计者： 学号： 哈尔滨工业大学
血型逻辑电路设计 一实验目的 1.掌握采用可编程逻辑器件实现数字电路与系统的方法。 2.掌握采用Xilinx_ISE软件开发可编程逻辑器件的过程。 3.学会设计血型能否输血的数字电路。 4.掌握Verilog HDL描述数字逻辑电路与系统的方法。 二设计要求 1.采用BASYS2开发板开关，LED，数码管等制作验证能否输血的电路。 2.采用Xilinx_ISE软件进行编程、仿真与下载设计到BASYS2开发板。三电路图 1.电路模块图（简化） 应用： 2.内部电路组成（简化）
四 编程 1.源程序 module xuexing(M, N, P, Q, E,F,G,OUT,CTL,clk,bi); input M; input N; input P;
output E; output[3:0] F; output[3:0] G; output[7:0] OUT; output[3:0] CTL; reg E; reg[3:0] F; reg[3:0] G; reg[7:0] OUT; reg[7:0] OUT1; reg[7:0] OUT2; reg[7:0] OUT3; reg[7:0] OUT4; reg[3:0] CTL=4'b1110; output bi; reg bi; integer clk_cnt; reg clk_400Hz; always @(posedge clk) //400Hz扫描信号if(clk_cnt==32'd100000) begin clk_cnt <= 1'b0; clk_400Hz <= ~clk_400Hz; end else clk_cnt <= clk_cnt + 1'b1; //位控制 reg clk_1Hz; integer clk_1Hz_cnt; //1Hz发声信号 always @(posedge clk) if(clk_1Hz_cnt==32'd2*******-1) begin clk_1Hz_cnt <= 1'b0; clk_1Hz <= ~clk_1Hz; end else clk_1Hz_cnt <= clk_1Hz_cnt + 1'b1; always @(posedge clk_400Hz) CTL <= {CTL[2:0],CTL[3]}; //段控制 always @(CTL) case(CTL) 4'b0111: OUT=OUT1; 4'b1011:
数电大作业实验报告如图是CODE3的case语句程序，该模块是一个编码器，即将输入的8位琴键信号进行编码，输出一个4位码，最多能对应16个音符（若有16个键）。 如图所示是INX2CODE的case语句程序，该模块是一个译码器，它将来自键盘输入的编码信号译码成数控分频器SPK0输出信号的频率控制字。 另外两个模块是M_CODE和DCD7SG，它们的case语句程序如上图所示。前者的功能是将来自CODE3的键盘编码译成简谱码和对应的音调高低值H，后者是一个数码管7段显示译码器，负责将简谱码译成数码管的显示信号。 如图所示是SPK0模块的内部结构。其中的计数器CNT11B是一个LPM宏模块，这是一个11位二进制加法计数器。在设置其结构参数时，应该选择同步加载控制，即sload（Synchronous Load），这样能较好地避免来自进位信号cout中可能的毛刺影响。异步加载aload极易受到随机窄脉冲的误触发，在此类电路中不宜采用。图中D触发器和反相器的功能是将用于控制加载的进位信号延迟半个时钟周期，一来也是为了滤除可能的毛刺，以免对加载更为可靠，因为这时，时钟上升沿正好处于加载脉冲的中点。 模块CODE3,INX2CODE和SPK0的主要工作过程是这样的： 当按琴键后，产生的数据经编码器获得一个编码（例如，当按下第二个键，对应0010，即2），它对应模块INX2CODE中的一个值（2对应390H）。当这个值（如390H）被置入模块SPK0中的11位可预置计数器中后。由于计数器的进位端与预置数加载段端相连，导致此计数器将不断以此值作为计数起始值，直至全1。
以下以预置值为390H为例，来计算SPK0输出信号的频率值。 当以390H为计数器起始值后，此计数器成为一个模（7FFH-390H=46FH=1135）的计数器。即每从CLK端输入1135个脉冲，BEEP端输出一个进位脉冲。由于输入的时钟频率是1MHz （周期是1us），于是BEEP输出的信号频率是1/（1135us）=841Hz。 由下面电子琴的顶层电路可见，SPK0的输出信号经过一个由D触发器接成的T’触发器后才输出给蜂鸣器。这时信号被作了二分频，于是，预置值390H对应的与蜂鸣器发音的基频F 约等于440Hz。 B 电子琴顶层电路中T’触发器有两个功能，一个作用是作二分频器；另一个作用是作为占空比均衡电路。这是因为由SPK0模块输出信号的脉宽极窄，功率极低，无法驱动蜂鸣器，但信号通过T’脉宽就均匀了（F 的占空比为50%）。 B 如图所示是电子琴顶层设计电路，含2个输入口和3个输出口。 1.工作时钟CLK，频率：1MHz。用于在主控模块中产生与琴键对应的振荡频率，以驱动蜂 鸣器发出相应的声音。 2.琴键输入DIN[7..0].8个音符，8位中只能有一位为0，即8个琴键中每一时刻只能按 一个键。 3.输出端口SPK0用于驱动蜂鸣器。 4.输出信号LED接数码管，用于显示对应的简码谱。H显示音高低。
哈尔滨工业大学 <<数据库系统>> 实验报告之一 (2014年度春季学期)
实验一交互式SQL语言 一、实验目的 ●掌握SQL语句的语法 ●着重熟悉掌握利用SQL编写Select查询的方法 ●熟悉SQLite的用法 二、实验内容 ●1) 双击打开sqlite3.exe，该程序为SQLite数据库管理系统 ●2) 利用.help查看SQLite支持的控制台系统命令。注意系统命令结尾处 没有结束符“;”
●3) 阅读.help中对.databases 命令的说明，并查看输出结果 ●4) 阅读.help中对.open命令的说明，并使用该命令创建一个数据库（名 字任意）后缀名统一为“.db3”（可以没有后缀名，但不推荐） ●5) 再次运行.databases 命令，与步骤3的输出结果对比 ●6) 阅读.help中对.tables命令的说明，并使用该命令查看当前数据库的所 有表 ●7) 创建满足要求的关系表（使用create table） ●表一 ●表名：College（存储大学的信息） ●属性：cName（字符串存储的大学名字），state（字符串格式的大学所在
州），enrollment（整数形式的大学入学学费） ●表二 ●表名：Student（存储学生的信息） ●属性：sID（整数形式的学号），sName（字符串形式的学生名字），GPA （小数形式的成绩），sizeHS（整数形式的所在高中规模） ●表三 ●表名：Apply（存储学生申请学校的信息） ●属性：sID（整数形式的学号），cName（字符串形式的大学名字），major （字符串形式的专业名字），decision（字符串形式的申请结果） ●8）利用.tables查看当前数据库中的表，对比步骤6中的运行结果 ●9) 利用如下命令，将存储在txt文件中的元组导入数据库的关系中●.separator "," ●.import dbcollege.txt College ●.import dbstudent.txt Student ●.import dbapply.txt Apply
**大学 物理学院 单片机花样流水灯设计实验 课题：花样流水灯设计 班级: 物理 *** 姓名: *** 学号: ……………
当今时代的智能控制电子技术，给人们的生活带来了方便和舒适，而每到晚上五颜六色的霓虹灯则把我们的城市点缀得格外迷人，为人们生活增添了不少色彩。 制作流水灯的方法有很多种，有传统的分立元件，由数字逻辑电路构成的控制系统和单片机智能控制系统等。本设计介绍一种简单实用的单片机花样流水灯设计与制作，采用基于MS-51的单片机AT89C51和发光二极管、晶振、复位、电源等电路以及必要的软件组成的以AT89C51为核心，辅以简单的数码管等设备和必要的电路，设计了一款简易的流水灯电路板，并编写简单的程序，使其能够自动工作。 本设计用AT89C51单片机为核心自制一款简易的花样流水灯，并介绍了其软件编程仿真及电路焊接实现，在实践中体验单片机的自动控制功能。该设计具有实际意义，可以在广告业、媒体宣传、装饰业等领域得到广泛应用。 关键字：AT89C51 单片机流水灯数码管
1. 单片机及其发展概况 单片机又称为单片微计算机，其特点是将微型计算机的基本功能部件（如中央处理器（CPU）、存储器、输入接口、输出接口、定时/计数器及终端系统等）全部集成在一个半导体芯片上。单片机作为一种高集成度微型计算机，已经广泛应用于工业自动化控制、智能仪器仪表、通信设备、汽车电子与航空航天电子系统、智能家居电器等各个领域。 2. Protues仿真软件简介 Protues以其数量众多的元件数据库、标准化的仿真仪器、直观的捕获界面、简洁明了的操作、强大的分析测试、可信的测试结果, 为电子工程设计节约研发时间，节省了工程设计费用。利用Protues软件设计一款通过数码管显示计数时间的流水灯电路及Keil C软件编程后，再将两者关联则可以简单快速的进行仿真。 【实验设计目标】 设计要求以发光二极管作为发光器件，用单片机自动控制，对8个LED 灯设计至少3种流水灯显示方式，每隔20秒变换一次显示花样，计时通过一个二位七段数码管显示。
数字电子技术应用Verilog HDL设计计数器 学院:航天学院 班级: 学号: 姓名: 教师:
设计要求：利用Verilog HDL设计一个以自己学号后三位为模的计数器。 设计步骤：首先我的学号后三位为114，因此计数器范围是0到113一共114个数。然后根据此要求编写功能程序以及激励源的相关程序，第三步在modelsim下进行实验调试，看所编程序能否实现预期功能，然后再把相关实验数据截图记录。 程序代码： modulejishuqi(out,reset,clk); output [7:0] out; inputreset,clk; reg [7:0] out; always @(posedgeclk) begin if(!reset)out<=8'h00; else if(out>=113)out=8'h00; else out<=out+1; end endmodule 激励源设置程序： `timescale 1 ns/ 1 ps modulejishuqi_test(); regclk; reg reset; wire [7:0] out; jishuqi i1 ( .clk(clk), .out(out), .reset(reset) ); initial begin #1 clk=0; #10 reset=0; #40 reset=1; end always #20 clk=~clk ; endmodule Modelsim仿真波形图：
注二进制数01110001化成十进制数为113，因此得到了正确的波形图。RTL Viewer Technology Map Viewer
数电作业 课程名称：数字电子技术基础课程时间：2015年秋 授课教师：康磊 学生姓名：XXX 学生班级： 学生学号：
联系电话： 哈尔滨工业大学英才学院 2015年12月 大作业一 一、设计目的
利用Verilog HDL设计一个电路，使其可以检测输入的一段由二进制数组成的序列，若序列中有连续的三个或者三个以上的1，则电路下一个时钟到来时输出为1，否则为0。状态转换图如图所示。 二、设计步骤 1、安装ISE14.2，并学会如何仿真。 2、根据状态图编写verilog程序。 3、仿真并生成仿真波形图。 4、保存项目并完成报告。 三、程序源代码 1、主程序 `timescale 1ns / 1ps module shudian1(clk,rst,din,out); input clk,rst,din; output out; reg[2:1] y, Y; reg out; parameter A=2'b00,B=2'b01,C=2'b10,D=2'b11; always @(posedge clk or negedge rst) begin if(!rst)y <= A;
elsey <= Y; end always@(y or din) begin case(y) A: begin out = 0; if(din) Y=B; else Y=A; end B: begin out = 0; if(din) Y=C; else Y=A; end C: begin out = 0; if(din) Y=D; else Y=A; end D: begin out = 1; if(din) Y=D; else Y=A; end default:begin out = 0; Y = A; end endcase end endmodule 2、测试程序 `timescale 1ns / 1ps module sudian11; // Inputs reg clk; reg rst; reg [20:0]data; assign din=data[20]; // Outputs wire out;
图 1 数字抢答器框图 数字抢答器的设计 1 设计目的 （1）熟悉集成电路的引脚安排。 （2）掌握各芯片的逻辑功能及使用方法。 （3）了解面包板结构及其接线方法。 （4）了解数字抢答器的组成及工作原理。 （5）熟悉数字抢答器的设计与制作。 2 设计思路 （1）设计抢答器电路。 （2）设计可预置时间的定时电路。 （3）设计报警电路。 （4）设计时序控制电路。 3 设计过程 3.1方案论证 数字抢答器总体方框图如图1所示。 其工作原理为：接通电源后，主持人将开关拨到“清除”状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置于“开始”状态，宣布“开始”抢答器工作。定时器倒计时，扬声器给出声响提示。选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬声器提示。当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次操作“清除”和“开始”状态开关。
3.2电路设计 抢答器电路如图2所示。 图2 数字抢答器电路 该电路完成两个功能： 一是分辨出选手按键的先后，并锁存优先抢答者的编 号，同时译码显示电路显示编号；二是禁止其他选手按键操作无效。 工作过程：开关S 置于“清除”端时，RS 触发器的R 端均为０，４个触发器输出置０，使74LS148的ST ＝０，使之处于工作状态。当开关S 置于“开始”时，抢答器处于等待工作状态，当有选手将键按下时（如按下S 5），74LS148的输出,010012=Y Y Y ,0=EX Y 经RS 锁存后，1Q=1，BI =1，74LS48处于工作状态，4Q3Q2Q=101，经译码显示为“5”。此外，1Q ＝１，使74LS148ST ＝１，处于禁止状态，封锁其他按键的输入。当按键松开即按下时，74LS148的,1=EX Y 此时由于仍为1Q ＝１，使ST ＝１，所以74LS148仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。如有再次抢答需由主持人将Ｓ开关重新置于“清除”然后再进行下一轮抢答。 （74 LS148为8线—3线优先编码器，表2.1为其真值表，图2.3为逻辑图。）
第五次实验报告 第五次实验要求学生完成如下任务： 广告流水灯： 用时序期间、组合器件和门电路设计一个广告流水灯，该流水灯由8个LED组成，工作时始终为1暗7亮，且这一个暗灯循环右移， 1)写出设计过程，画出设计的逻辑电路图，按图搭接电路 2)验证实验电路的功能 3)将1秒连续脉冲信号加到系统时钟端，观察并记录时钟脉冲CP、触发器的输出端 Q2、Q1、Q0的波形 实验5.1 一、实验原理图 设ZZ0ZZ1ZZ2ZZ3ZZ4ZZ5ZZ6ZZ7分别为8个灯的输出段，由题意得卡诺图如下： 触发器输出端输出端 QQ2QQ1QQ0ZZ0ZZ1ZZ2ZZ3ZZ4ZZ5ZZ6ZZ7 0 0 0 0 1 1 1 1 1 1 1 0 0 1 1 0 1 1 1 1 1 1 0 1 0 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0 通过74161对时钟脉冲进行计数输出，利用74138进行译码输出。
实验原理图： 二、实验目的 广告流水灯： 用时序期间、组合器件和门电路设计一个广告流水灯，该流水灯由8个LED组成，工作时始终为1暗7亮，且这一个暗灯循环右移， 1)写出设计过程，画出设计的逻辑电路图，按图搭接电路 2)验证实验电路的功能 将1秒连续脉冲信号加到系统时钟端，观察并记录时钟脉冲CP、触发器的输出端Q2、Q1、Q0的波形 三、实验器材 1.实验材料 74HC161、74HC138、面包板、发光二极管1KΩ电阻和导线 2.实验仪器 口袋实验室 四、实验步骤 1.按上图所示原理图在面包板上连接好实物图 2.连接pocketlab，引脚7接时钟，引脚0~2分别接触发器输出端QQ0QQ1QQ2，观察逻辑 分析仪波形及小灯泡的亮灭情况。
子技术》大作业 电子技术基础是一门实践性很强的课程。数字电路大作业是在学完本门课程后，对所学知识的综合性考察。大作业分成两种形式：理论设计和实物制作，大家可以自由选择，要求附后。希望同学们借助教材、参考书以及互联网等，充分发挥想象力和创造力，认真完成本次大作业。 【理论设计要求】 1.每3人一组，完成其中一个题目。每人写出一份设计报告，而每组只提交一份报告，网上提交，完成时间截至第18周，逾期系统自动关闭。 2.鼓励有条件的同学应用Multisim或Orcad/Pspice等软件对所设计电路进行仿真。 3.不能使用单片机实现。 4.将对设计报告进行评定打分并作为平时成绩计入期末总成绩。 【实物制作要求】 1.制作出一个实用的电子电路，具体不限，能成功演示其功能。 2.一人或者两人一题。 3.写出简单的设计说明，并于网上提交。 4.将对实物制作情况评定打分并作为平时成绩计入期末总成绩。 【报告内容】 1. 目录 2. 设计目的及要求
工作原理、系统方框图 4. 各部分选定方案及电路组成、相关器件说明 5. 调试过程（如果没做实物，可免） 6. 设计结论 7 设计心得与总结（要具体落实到小组各成员） 8. 参考文献 9. 附录 附录一：元器件清单 附录二：总体设计图 附录三：仿真结果（可无） 附录四：小组各成员所做工作说明（设计者排序），每个成员对最终方案的贡献（哪个地方是谁设计的） 【理论设计题目】 NO.1 设计一个输血—受血判别电路，当输血者和受血者的血型符合相关规则，配型成功，受血者可以接受输血者提供的血液，用LED指示配型成功与否。 NO.2 循环彩灯电路
新技术讲座课程大作业报告 并行核外矩量法 学院：电子工程学院 专业：电磁场与无线技术 班级：1302061 学号： 姓名： 电子邮件： 日期： 2016 年 06 月21日 成绩： 指导教师：张玉
摘要 本文先简要介绍并行核外计算的发展现状与并行计算的核心思想及其评估方法中加速比的概念，再详写核内LU分解的推导过程并由此推广到并行核内LU分解，最后引出并行核外LU分解算法。 并行核内矩量法与并行核外矩量法比较是本文核心，以求导体球的散射模型为例，比较并行核内矩量法与并行核外矩量法，发现并行核外矩量法比并行核内矩量法填充阶段时间消耗多2-3倍，并且二者的加速比均不理想。同时也发现并行核外矩量法在填充阶段所消耗的时间比并行核内矩量法多了不到一倍，结合在大规模电磁计算中计算机内存的重要性，得出并行核外矩量法在大规模计算中以少量的的额外时间消耗换来计算机内存的合理利用的结论。 总而言之，为了突破计算机内存大小的限制，并行核外矩量法为实际的工程电磁计算提供了一种综合效率较高的选择方案。 关键词：并行核外矩量法加速比计算机内存工程电磁计算
一、 并行核外计算发展现状 计电磁学发展至今，应用范围越来越广，近些年来更是在电大尺寸平台中得到了快速发展。由于电大尺寸平台下所解决的问题复杂，研究目标不论是形状还是环境都很繁杂。在采用矩量法分析后，虽然可以得到很高的精度，但却面临着庞大的矩阵规模。引入机群处理后，设计并行计算来处理需要很大的内存，种种原因的折衷结果就是引入核外空间存储该矩阵，然后分块读取和处理，最后计算出所需的各类参数，引出目标体相应的特性。 二、并行计算 2.1并行计算简介 并行计算（parallel computing ）是将某一个运算任务进行分解，，然后将分解后所得的子任务交给各个很多处理器进行运算处理。在运算过程中，每个处理器之间实时进行数据通信和协同运算，并完成了子任务。在这一基础上，整个运算的速度大大提高，求解计算速度效率显著增强，计算的规模可以成倍增加。通过并行计算的定义可以看出，并行计算至少需要两台以上的计算机同时运行，且每台计算机之间可以实时进行数据交换；待处理的运算任务可以被划分成多个子任务，并且，每个子运算任务可以并行在各个计算机处理器上同时计算，还要有固定的程序对各个处理器上的数据编程处理，汇总运算结果，最终达到并行计算的目的。 2.2并行算法评估 评估手段有很多，这里重点介绍加速比的概念：在处理器资源独享的情况下，单个处理器进行计算所需的时间比多个处理器在相同环境下处理同一个任务时所需时间的比值，称为加速比 公式定义为加速比（P 个处理器）：1p 2 t S t （2-1） 其中1t 是指单个处理器完成真个运算任务所需的时间，2t 是指P 个处理器在并行算法下运算同一个任务所需要的时间。
数电大作业流水灯-标准化文件发布号：（9456-EUATWK-MWUB-WUNN-INNUL-DDQTY-KII
综合设计题 一.流水灯 1.总体思路 8位流水灯始终是一亮七暗的，根据这个特点可以考虑采用74LS138译码器的输出来实现流水灯的循环电路。同时，还可以用74LS161四位二进制计数器来控制74LS138的输入端，从而实现对灯亮灭的控制 2.使用元件 3—8译码器74LS138，四位二进制计数器74LS161，555定时器，七段数码管译码器驱动器4511芯片，数码管，电容，电阻，非门若干。 3.电路原理框图 4.元器件在本电路中的主要功能 ○1555定时器 555 定时器在本电路中的作用主要是产生占空比可调的矩形脉冲从而 可以改变灯亮时间，而且它的振荡周期为T=0.7 （+2）C。此处C=0.1uF.由电路参数可知，当 R1为10kΩ时，灯亮时间为0.0014s.它的功能主 要由两个比较器决定。两个比较器的输出电压控 制 RS 触发器和放电管的状态。在电源与地之间加 上电压，当 5 脚悬空时，则电压比较器 C1的同相 输入端的电压为 2VCC /3，C2的反相输入端的电压 为VCC /3。若触发输入端 TR 的电压小于VCC /3，则比较器 C2的输出为 0， 可使 RS 触发器置 1，使输出端 OUT=1。如果阈值输入端 TH 的电压大于 2VCC/3，同时 TR 端的电压大于VCC /3，则 C1的输出为 0，C2的输出为 1， 可将 RS 触发器置 0，使输出为 0 电平。电路图如下：
○2 74LS161计数器 74LS161计数器在本电路中的作用是产生000-111脉冲控制 74LS138的A 2A 1 A ，依次选通Y -Y 7 。产生脉冲序列也可以用74LS191是 四位二进制同步加/减计数器，与74LS161相比，它能够实现减计数，此处只需要求产生脉冲序列，而且74LS161是常用的计数器，所以选择74LS161产生脉冲序列。所以采用反馈置数法，产生000-111脉冲 序号，时钟脉冲外部接入，原理图如下图所示 ○374LS138译码器
哈工大数电大作业-作业1-计数器 数电大作业 1 计数器 一、实验目的 1.学习使用Verilog HDL语言，并学会使用进行Quartus H软件编 程和仿真； 2.掌握数字电路的设计方法，熟悉设计过程及其步骤； 3.培养学生的动手能力，能学以致用，为今后从事电子线路设计 打下良好基础； 4.巩固加深对数电知识的理解，在仿真调试过程中，能结合原理 来分析实验现象； 二、实验内容 1.设计内容及要求 1)利用 Verilog HDL 设计一个以自己学号后三位为模的计数器； 2)编写源程序；
3)给出仿真电路图和仿真波形图； 2.需求分析： 由于本人的学号为 7112130501，后 3 位为 501，为便于观察，选取中间三位为进制来编写加法计数器，以保证与他人的区别性，即编一个以 213 为模的加法计数器。若采用同步清零的方法，则计数为 0~212，化为二进制数即为 0 0000 0000计到 0 1101 0100。
3. 编写源代码: module count_213(out, data, load, reset, elk); output [8:0] out; i 叩ut [8:0] data; input load ，reset, elk; reg [8:0] out; always ?(posedge elk) begin 辻(！reset)out=9, hOOO; else if (load)out=data; else if (out>=212)out=9, hOOO; else out=out+1; end endmodule 程序说明: 该计数器为一个9位计数器，计数范围0~212,具有同步同 步置数和同步清零功能。时钟的上升沿有效，当elk 信号的上升 沿到来时，如果清零信号为0,则清零；若不为0,计数器进行计 数，计至212处同步清零。 4. 画出仿真电路图： 图1为同步置数、同步清零加法计数器的仿真电路图 //elk 上升沿触发 〃同步清零，低电平有效 //同步预置 〃计数最大值为212,超过清零 〃计数
数电大作业智能数字钟 IMB standardization office【IMB 5AB- IMBK 08- IMB 2C】
智能数字钟设计? 一、问题重述? 数字电子钟是一种用数字显示秒﹑分﹑时的记时装置，与传统的机械钟相比，他具有走时准确﹑显示直观﹑无机械传动装置等优点，因而得到了广泛的应用：小到人们的日常生活中的电子手表，大到车站﹑码头﹑机场等公共场所的大型数显电子钟。 本课程设计要用通过简单的逻辑芯片实现数字电子钟。要点在于用555芯片连接输出为一秒的多谐振荡器用于时钟的秒脉冲,用74LS160(10进制计数器)74LS00(与非门芯片)等连接成60和24进制的计数器,再通过七段数码管显示，构成了简单数字电子钟。要求： （1）完成设计一个有“时”，“分”，“秒”（23小时59分59秒）显示且有校时功能的电子钟； （2）完成对“时”、“分”的自动校时。 二、设计目的? 1.了解智能数字钟的工作原理； 2.设计出一个能实现清零、进位、显示时分秒等功能的智能数字钟； 3.正确使用multisim 软件对电路进行仿真及观察； 4.通过此次设计实验加深对3—8译码器、计数器等集成逻辑芯片的理解和运用。 三、设计要求? 1．用555定时器设计一个秒钟脉冲发生器，输入1HZ的时钟；（对已有1kHz频率时钟脉冲进行分频）； 2．能显示时、分、秒，24小时制；3．设计晶体震荡电路来输入时钟脉冲； 4．用同步十进制集成计数器74LS160设计一个分秒钟计数器,即六十进制计数器；
5．用同步十进制集成计数器74LS160设计一个24小时计数器；6．译码显示电路显示时间； 7．用与非门芯片及一些基本芯片设计一个可以自动校时的电路。 四、设计过程? 总体思路 由秒及分的60进制，分别到59时进行对分和时进行进位，而时为24进制，当到达23时，之后进行清零，从而实现数字时钟的相应功能。分秒功能的实现：用两片74LS160组成60秒、分、时分别为60、60和24进制计数器。秒、分均为六十进制，即显示进制递增计数器。时为二十四进制计数器，显示为00~23，个位仍为十进制，而十位为三进制，但当十进位计到2，而个位计到4时清零，就为二十四进制了。时功能的实现：用两片74LS160组成24进制递增计数器。结构框图及说明 在产生信号时可采用两种方法，方法（1）采用555定时器及分频器，而方法（2）直接利用函数信号发生器。 电路工作原理? 振荡器是数字钟的核心。振荡器的稳定度及频率的准确度决定了数字钟计时的准确程度，通常选用石英晶体构成的振荡器电路。一般来说，振荡器的频率越高，计时精度越高。如图5所示调节电阻R2可以改变输出信号频率，用以得到所需的信号频率。利用555定时器进行产生信号，形成晶振电路，如下 图二?555定时器 用三片74LS160可以构成三级十分频器，将1KHz矩形波分频得到1Hz基准秒计时信号。它的功能是产生标准秒脉冲信号。原理如下 图三?分频电路
数字逻辑与数字系统设计实验报告 ——D、JK触发器与广告流水灯异步时序电路 VHDL语言仿真 学院电子工程学院 班级卓越001012班 学号00101201 姓名冉艳伟 实验时间2012.4.20
一．实验目的 1.了解集成触发器的工作原理。 2.对Quartus II 软件使用操作有初步的了解，能用该软件进行简单的VHDL语言编程与功能仿真 3、掌握VHDL设计实体的基本结构及文字规则。 二．实验仪器 1.计算机一台 2.万用表一块 3.直流稳压电源一台 4.数字电路实验板一台（含cyclone—II FPGA芯片） 5.数据下载线，JTAG连接线若干 三．实验内容 用VHDL代码输入的方法设计以下三个电路功能，并进行全程编译，执行功能和时序仿真。 1.用VHDL语言描述D触发器功能。 2.用VHDL语言描述JK触发器功能。 3.用VHDL语言描述以下功能： 用双D触发器74LS74和与非门74LS00设计一个广告流水灯同步时序电路，广告流水灯有四个灯，这四个灯始终是一暗三明且暗灯循环右移，其状态图如图5-11所示，图中¤表示灯亮，◎表示灯暗。
四．实验数据记录与处理 1. D触发器 1）VHDL语言 library ieee; use ieee.std_logic_1164.all; entity Dflipflop is port(D,clock :in std_logic; Q :out std_logic); end Dflipflop; architecture behavior of Dflipflop is begin Process (clock) begin if clock'event and clock='1' then Q<=D; end if; end process; end behavior;
数电大作业流水灯
综合设计题 一.流水灯 1.总体思路 8位流水灯始终是一亮七暗的，根据这个特点可以考虑采用74LS138译码器的输出来实现流水灯的循环电路。同时，还可以用74LS161四位二进制计数器来控制74LS138的输入端，从而实现对灯亮灭的控制 2.使用元件 3—8译码器74LS138，四位二进制计数器74LS161，555定时器，七段数码管译码器驱动器4511芯片，数码管，电容，电阻，非门若干。 3.电路原理框图 4.元器件在本电路中的主要功能 ○1555定时器 555 定时器在本电路中的作用主要是产生占空比可调的矩形脉冲从而 可以改变灯亮时间，而且它的振荡周期为T=0.7 （R1+2R2）C。此处C=0.1uF.由电路参数可知，当 R1为10kΩ时，灯亮时间为0.0014s.它的功能主 要由两个比较器决定。两个比较器的输出电压控制 RS 触发器和放电管的状态。在电源与地之间加上 的同相 电压，当 5 脚悬空时，则电压比较器 C 1 的反相输入端的电 输入端的电压为 2VCC /3，C 2 压为VCC /3。若触发输入端 TR 的电压小于VCC /3，则比较器 C 的输出为 0，可使 RS 触发器置 1，使输出端 OUT=1。如 2
果阈值输入端 TH 的电压大于 2VCC/3，同时 TR 端的电压大于VCC /3，则 C 1的输出为 0，C 2 的输出为 1，可将 RS 触发器置 0，使输出为 0 电平。 电路图如下： ○2 74LS161计数器 74LS161计数器在本电路中的作用是产生000-111脉冲控制 74LS138的A 2A 1 A ，依次选通Y -Y 7 。产生脉冲序列也可以用74LS191是 四位二进制同步加/减计数器，与74LS161相比，它能够实现减计数，此处只需要求产生脉冲序列，而且74LS161是常用的计数器，所以选择74LS161产生脉冲序列。所以采用反馈置数法，产生000-111脉冲序号，时钟脉冲外部接入，原理图如下图所示
试卷一（哈尔滨工业大学） 一、选择题（每题1分，共20分） 1.在数据管理技术的发展过程中，数据独立性最高的是（）阶段。 A. 数据库系统 B. 文件系统 C. 人工管理 D. 数据项管理 2. （）是存储在计算机内的有结构的数据集合。 A. 网络系统 B. 数据库系统 C. 操作系统 D. 数据库 3. 在数据库的三级模式结构中，描述数据库中全体数据的全局逻辑结构和特征的是（）。 A. 外模式 B. 内模式 C. 存储模式 D. 模式 4. 作为关系数据系统，最小应具备的关系运算是（）。 A. 排序、索引、统计 B. 选择、投影、连接 C. 关联、更新、排序 D. 显示、打印、制表 5. 在select语句中使用group by Sno时，Sno 必须出现在（）子句中。 A. where B. from C. select D. having 6. 在where语句的条件表达式中，与零个或多个字符匹配的通配符是（）。 A. * B. ? C. % D. _ 7. 对关系模式进行分解时，要求保持函数依赖，最高可以达到（）。 A. 2NF B. 3NF C. BCNF D. 4NF 8. 在关系模式R（U，F）中，Y∈XF+是X→Y是否成立的（）。 A. 充分必要条件 B. 必要条件 C. 充分条件 D. 既不充分也不必要条件 9. 在关系数据库设计阶段中，完成关系模式设计的阶段是（）。 A. 需求分析阶段 B. 概念设计阶段 C. 逻辑设计阶段 D. 物理设计阶段 10. 基本E-R图就是数据库的（）。 A. 外模式 B. 逻辑模式 C. 内模式 D. 概念模式 11. 从数据流图构造E-R图时，选择实体一般应先考虑数据流图中的（）。 A. 数据项 B. 数据流 C. 数据处理 D. 数据存储 12. 以下（）不是当前常用的存取方法。 A. 索引方法 B. 聚簇方法 C. HASH方法 D. 链表方法 13. 事务一旦提交，对数据库的改变是永久的，这是事务的（）。 A. 原子性 B. 一致性 C. 隔离性 D. 持久性 14. 并发控制要解决的根本问题是保持数据库状态的（）。 A. 安全性 B. 完整性 C. 可靠性 D. 一致性 15. 在数据库系统中，对存取权限的定义称为（）。 A. 授权 B. 定义 C. 约束 D. 审计 16. 视图建立后，在数据字典中存放的是（）。 A. 查询语句 B. 视图的定义 C. 组成视图的表内容 D. 产生视图的表定义 17. 由全码组成的关系模式，最高可以达到的模式为（）。 A. 4NF B. 2NF C. 3NF D. BCNF 18. 下列叙述中，正确的是（）。 A. 对于关系数据模型，规范化程度越高越好 B. 如果F是最小函数依赖集，则R∈2NF C. 如果R∈BCNF，则F是最小函数依赖集