某站区间逻辑检查引起机信掉码故障案例 一、故障概况 某日 22:02分，K1007次在京广线某站因机车信号由绿码转为白码停车。原因分析为轨面有沙造成4DG瞬间分路不良，导致闪红光带，引起区间逻辑检查电路动作，X1LQG被防护出现红光带，导致XIFMJ落下，致使机车在4DG运行时掉码。 二、监测分析 1. 机车信号分析 查机车信号远程监测，K1007次机车越过XI出站信号机后走行168m 收到27.9HZ低频信号，机车信号显示白灯。如下图1所示。 图 1 掉码时机信监测数据
2. 确定掉码位置 查该站信号设备平面布置图（如图2），XI发车进路含二个区段，分别为8DG和4DG，8DG长77m，4DG长297m。机车越过XI出站信号机后走行168m收到27.9HZ低频信号，说明机车在4DG掉码。 图2信号布置图 3. 监测数据分析 集中监测回放，列车22：02：44秒压入8DG，分路电压为16.0V；22：02：49秒，8DG电压瞬间降到12.2V，8DG继电器状态瞬间跳变；22：02：54秒，8DGJ落下，列车压入4DG，4DGJ落下，4DGJ电压8.9V；22：02：55秒，4DGJ吸起，4DGJ电压12.6V；22：02：55秒，4DGJ落下，X1LQGJLJ落下；22：02：58秒，XIFMJ落下；期间无X1LQJ状态变化信息；22：03：00秒4DG红光带（如图3）。
图3掉码时监测记录的开关量与电压信息 4. TDCS数据 期间工区值班人员反映车站逻辑检查的报警信息。回放TDCS，列车运行在8DG时，X1LQG与4DG先后红光带（如图4）。 图4故障时TDCS显示 5. 联锁维修机数据 工区值班人员反映在联锁维修机上，列车运行在8DG时，4DG与X1LQG顺序红光带（双击下方mp4文件或gif文件）。 维修机记录.mp4 维修机记录.gif
铁路总公司印发区间逻辑检查功能运用暂行办法的通知铁总运 文件排版存档编号：[UYTR-OUPT28-KBNTL98-UYNN208]
TG/CW301－2016 区间逻辑检查功能运用暂行办法 第一章总则 第一条依据中国铁路总公司《铁路技术管理规程》等有关规章制度和区间逻辑检查有关技术条件，结合实际作业组织需要，制定本办法。 第二条本办法分为列控中心区间占用逻辑检查和自动闭塞区间继电式逻辑检查两部分。其中，列控中心区间占用逻辑检查部分适用于具备列控中心区间逻辑检查功能的高铁线路，具备列控中心区间逻辑检查功能的普铁线路可参照执行；自动闭塞区间继电式逻辑检查部分适用于自动闭塞区段具备区间继电式逻辑检查功能的线路。 第二章列控中心区间占用逻辑检查功能运用办法 第一节功能及说明 第三条列控中心根据列车占用、出清闭塞分区的顺序关系及区间闭塞方向，对区间闭塞分区的状态进行逻辑判定。 第四条闭塞分区包括空闲、正常占用、故障占用、占用丢失四种状态。 空闲状态：表示列车未占用该闭塞分区、且该闭塞分区轨道电路所反映的线路状态为空闲；
正常占用状态：表示列车占用该闭塞分区、且该闭塞分区轨道电路所反映的线路状态为占用； 故障占用状态：表示列车未占用该闭塞分区、但该闭塞分区轨道电路所反映的线路状态为占用； 占用丢失状态：表示列车占用该闭塞分区、但该闭塞分区轨道电路所反映的线路状态为空闲。 第五条列控中心进行区间占用逻辑检查时，以闭塞分区为单元进行判断，无配线车站站内区段按区间闭塞分区进行处理。 第六条区间内任意闭塞分区处于占用丢失或故障占用状态时，无法办理区间正常改方操作。区间内闭塞分区处于故障占用或占用丢失状态时，办理辅助改方操作成功后，将分别处于故障占用或空闲状态。 第七条当正常占用的闭塞分区轨道电路恢复空闲，而区间闭塞方向前方相邻闭塞分区轨道电路未被正常占用时，列控中心判定该闭塞分区为占用丢失。 列控中心对判定为占用丢失的闭塞分区进行安全防护：该闭塞分区后方轨道电路发红黄码，防护信号机点亮红色灯光（常态灭灯区段除外）。同时，列控中心向集中监测系统发送报警信息，列控中心维护终端显示闭塞分区逻辑状态和报警信息。调度集中系统（以下简称CTC）调度终端和车务终端对该闭塞分区按分路不良进行显示，防护信号机显示红色灯光；车站联锁终端若能显示该闭塞分区，则该闭塞分区显示红色光带。
数字电路与数字逻辑 实验指导书
目录 实验一：Quartus II软件操作 (3) 实验二：数据选择器和译码器功能验证 (14) 实验三：数据选择器和译码器应用 (17) 实验四：触发器的应用 (19) 实验五：计数器的功能验证 (21) 实验六：计数器的应用 (22) 实验七：寄存器的功能验证 (23) 附录： (24)
实验一：Quartus II软件操作 实验目的和要求： 1、了解并掌握QuartusII软件的使用方法。 2、了解并掌握仿真（功能仿真及时序仿真）方法及验证设计正确性。 3、了解并掌握EDA QuartusII中的原理图设计方法。 实验内容： 本实验通过简单的例子介绍FPGA开发软件QuartusII的使用流程，包括图形输入法的设计步骤和仿真验证的使用以及最后的编程下载。 图形编辑输入法也称为原理图输入设计法。用Quartus II的原理图输入设计法进行数字系统设计时，不需要了解任何硬件描述语言知识，只要掌握数字逻辑电路基本知识，就能使用QuartusII提供的EDA平台设计数字电路或系统。 QuartusII的原理图输入设计法可以与传统的数字电路设计法接轨，即把传统方法得到的设计电路的原理图，用EDA平台完成设计电路的输入、仿真验证和综合，最后编程下载到可编程逻辑器件(FPGA/CPLD)或专用集成电路(ASIC)中。实验步骤： 在QuartusII中通过原理图的方法，使用与门和异或门实现半加器。 第1步：打开QuartusII软件。 第2步：新建一个空项目。 选择菜单File->New Project Wizard，进入新建项目向导。如下图所示，填入项目的名称“hadder”，默认项目保存路径在Quartus安装下，也可修改为其他地址，视具体情况而定。
TG/CW301－2016 区间逻辑检查功能运用暂行办法 第一章总则 第一条依据中国铁路总公司《铁路技术管理规程》等有关规章制度和区间逻辑检查有关技术条件，结合实际作业组织需要，制定本办法。 第二条本办法分为列控中心区间占用逻辑检查和自动闭塞区间继电式逻辑检查两部分。其中，列控中心区间占用逻辑检查部分适用于具备列控中心区间逻辑检查功能的高铁线路，具备列控中心区间逻辑检查功能的普铁线路可参照执行；自动闭塞区间继电式逻辑检查部分适用于自动闭塞区段具备区间继电式逻辑检查功能的线路。 第二章列控中心区间占用逻辑检查功能运用办法 第一节功能及说明 第三条列控中心根据列车占用、出清闭塞分区的顺序关系及区间闭塞方向，对区间闭塞分区的状态进行逻辑判定。
第四条闭塞分区包括空闲、正常占用、故障占用、占用丢失四种状态。 空闲状态：表示列车未占用该闭塞分区、且该闭塞分区轨道电路所反映的线路状态为空闲； 正常占用状态：表示列车占用该闭塞分区、且该闭塞分区轨道电路所反映的线路状态为占用； 故障占用状态：表示列车未占用该闭塞分区、但该闭塞分区轨道电路所反映的线路状态为占用； 占用丢失状态：表示列车占用该闭塞分区、但该闭塞分区轨道电路所反映的线路状态为空闲。 第五条列控中心进行区间占用逻辑检查时，以闭塞分区为单元进行判断，无配线车站站内区段按区间闭塞分区进行处理。 第六条区间内任意闭塞分区处于占用丢失或故障占用状态时，无法办理区间正常改方操作。区间内闭塞分区处于故障占用或占用丢失状态时，办理辅助改方操作成功后，将分别处于故障占用或空闲状态。 第七条当正常占用的闭塞分区轨道电路恢复空闲，而区间闭塞方向前方相邻闭塞分区轨道电路未被正常占用时，列控中心判定该闭塞分区为占用丢失。 列控中心对判定为占用丢失的闭塞分区进行安全防护：该闭塞分区后方轨道电路发红黄码，防护信号机点亮红色灯
自动闭塞区间逻辑检查设计方案研究 文章阐述了既有线铁路自动闭塞区段实现区间逻辑检查功能的两种方案，并从增加设备、实现功能等方面进行了分析和对比。通过具体工程设计着重介绍了增加继电式区间逻辑检查电路的设计方案，明确了既有线普速铁路改造工程施工图设计的具体内容。 标签：既有线；自动闭塞；区间逻辑检查；继电式；系统化 1 概述 为了实现对正常运行列车出现分路不良时的红灯防护，提高自动闭塞区间列车运行的安全性，铁路总公司要求铁路项目自动闭塞区段增加信号系统对区间占用逻辑检查功能。因此研究既有线普速铁路增加区间逻辑检查功能的改造方案是十分必要的。 2 区间逻辑检查方案 目前，国内针对既有线普速铁路增加区间逻辑检查功能的处理方案大致分为两类：继电式区间逻辑检查和系统化区间逻辑检查。 2.1 继电式区间逻辑检查 继电式区间逻辑检查是通过在自动闭塞电路中增加由继电器搭建的逻辑电路实现的，针对既有技术设备现状，对区间自动闭塞电路进行技术改造，增加逻辑检查功能，其他配套设备（如TDCS、信号集中监测等）进行适应性修改。 2.2 系统化区间逻辑检查 系统化区间逻辑检查是将实现区间逻辑检查功能的继电器、电路进行组合，使其集成为具有该功能的子系统。此系统可根据铁路项目实际需求进行选择以实现不同需求的设计方案，如区间综合监控系统、站间信息传输系统等信号设备系统。 3 方案对比 对于上述两种技术方案主要进行增加设备、功能等方面的对比。 3.1 继电式区间逻辑检查 （1）新增设备。针对每个逻辑检查区段增设RJJ（人工解锁继电器）、QGJF （区间轨道复示继电器）、JLJ（记录继电器）、BJ（逻辑检查报警继电器）各一台；针对车站每个正方向发车口增设一台CZJ（出站继电器）；针对车站每个正
数字逻辑电路 实验报告 指导老师: 班级: 学号: 姓名： 时间： 第一次试验一、实验名称：组合逻辑电路设计
二、试验目的： 1、掌握组合逻辑电路的功能测试。 2、验证半加器和全加器的逻辑功能。 3、、学会二进制数的运算规律。 三、试验所用的器件和组件： 二输入四“与非”门组件3片，型号74LS00 四输入二“与非”门组件1片，型号74LS20 二输入四“异或”门组件1片，型号74LS86 四、实验设计方案及逻辑图： 1、设计一位全加/全减法器，如图所示： 电路做加法还是做减法是由M决定的，当M=0时做加法运算，当M=1时做减法运算。当作为全加法器时输入信号A、B和Cin分别为加数、被加数和低位来的进位，S 为和数，Co为向上的进位；当作为全减法时输入信号A、B和Cin分别为被减数，减数和低位来的借位，S为差，Co为向上位的借位。 （1）输入/输出观察表如下： （2）求逻辑函数的最简表达式 函数S的卡诺图如下：函数Co的卡诺如下： 化简后函数S的最简表达式为： Co的最简表达式为：
（3）逻辑电路图如下所示： 2、舍入与检测电路的设计： 用所给定的集成电路组件设计一个多输出逻辑电路，该电路的输入为8421码，F1为“四舍五入”输出信号，F2为奇偶检测输出信号。当电路检测到输入的代码大于或等于5是，电路的输出F1=1;其他情况F1=0。当输入代码中含1的个数为奇数时，电路的输出F2=1，其他情况F2=0。该电路的框图如图所示： （1）输入/输出观察表如下： B8 B4 B2 B1 F2 F1 0 0 0 0 0 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 1 1 0 0 0 1 0 0 1 0 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 1 1 1 1 0 0 0 1 1 1 0 0 1 0 1 1 0 1 0 0 1 1 0 1 1 1 1 1 1 0 0 0 1 1 1 0 1 1 1
数字电子技术实验指导书 （韶关学院自动化专业用） 自动化系 2014年1月10日 实验室：信工405
数字电子技术实验必读本实验指导书是根据本科教学大纲安排的，共计14学时。第一个实验为基础性实验，第二和第七个实验为设计性实验，其余为综合性实验。本实验采取一人一组，实验以班级为单位统一安排。 1．学生在每次实验前应认真预习，用自己的语言简要的写明实验目的、实验原理，编写预习报告，了解实验内容、仪器性能、使用方法以及注意事项等，同时画好必要的记录表格，以备实验时作原始记录。教师要检查学生的预习情况，未预习者不得进行实验。 2．学生上实验课不得迟到，对迟到者，教师可酌情停止其实验。 3．非本次实验用的仪器设备，未经老师许可不得任意动用。 4．实验时应听从教师指导。实验线路应简洁合理，线路接好后应反复检查，确认无误时才接通电源。 5．数据记录 记录实验的原始数据，实验期间当场提交。拒绝抄袭。 6．实验结束时，不要立即拆线，应先对实验记录进行仔细查阅，看看有无遗漏和错误，再提请指导教师查阅同意，然后才能拆线。 7．实验结束后，须将导线、仪器设备等整理好，恢复原位，并将原始数据填入正式表格中，经指导教师签名后，才能离开实验室。
目录实验1 TTL基本逻辑门功能测试 实验2 组合逻辑电路的设计 实验3 译码器及其应用 实验4 数码管显示电路及应用 实验5 数据选择器及其应用 实验6 同步时序逻辑电路分析 实验7 计数器及其应用
实验1 TTL基本逻辑门功能测试 一、实验目的 1、熟悉数字电路试验箱各部分电路的基本功能和使用方法 2、熟悉TTL集成逻辑门电路实验芯片的外形和引脚排列 3、掌握实验芯片门电路的逻辑功能 二、实验设备及材料 数字逻辑电路实验箱，集成芯片74LS00（四2输入与非门）、74LS04（六反相器）、74LS08(四2输入与门)、74LS10（三3输入与非门）、74LS20（二4输入与非门）和导线若干。 三、实验原理 1、数字电路基本逻辑单元的工作原理 数字电路工作过程是数字信号，而数字信号是一种在时间和数量上不连续的信号。 （1）反映事物逻辑关系的变量称为逻辑变量，通常用“0”和“1”两个基本符号表示两个对立的离散状态，反映电路上的高电平和低电平，称为二值信息。（2）数字电路中的二极管有导通和截止两种对立工作状态。三极管有饱和、截止两种对立的工作状态。它们都工作在开、关状态，分别用“1”和“0”来表示导通和断开的情况。 （3）在数字电路中，以逻辑代数作为数学工具，采用逻辑分析和设计的方法来研究电路输入状态和输出状态之间的逻辑关系，而不必关心具体的大小。 2、TTL集成与非门电路的逻辑功能的测试 TTL集成与非门是数字电路中广泛使用的一种逻辑门。实验采用二4输入与非门74LS20芯片，其内部有2个互相独立的与非门，每个与非门有4个输入端和1个输出端。74LS20芯片引脚排列和逻辑符号如图2-1所示。
区间逻辑检查原理及应急处置分析 随着列车运行速度的不断提高及行车密度不断加大，区间逻辑检查已成为反映列车运行信息，防止区间因失去分路导致信号显示升级的重要手段之一。文章重点对区间逻辑检查原理及出现异常时的应急处置进行分析研究。 标签：区间逻辑检查；原理；应急处置；分析 1 研究背景 2011年7月23日甬温线发生动车追尾事故，在事故过程中，列控系统并没有发挥出应有的安全防护功能，当前方轨道电路发生红光带故障后，列控系统没有准确得到前方的列车占用信息，违背了“故障-安全”的基本原则，在本应显示红灯信号时错误地显示了绿灯信号。事故发生后，如何有效且准确地显示区间列车运行信息，防止“丢车”现象发生成了重要的研究课题之一。 2 基本原理分析 区间逻辑检查是通过对相邻区段的先后占用顺序进行逻辑判别，即：三点检查。 2.1 三点检查逻辑原理 列车在轨道上行驶时，轨道区段总是进行有规则的变化，通常我们称之为“三点检查”。如图1所示，当列车从甲站向乙站方向运行时，甲站与乙站之间依次有若干个轨道区段，分别为A区段、B区段、C区段等，轨道区段的正常占用顺序为：A区段曾经被占用但现在空闲、A区段和B区段曾经同时被占用、B区段曾经被占用但现在空闲、B区段和C区段曾经同时占用，即：列车顺序依次压入A、B、C区段。 列车在区间运行时，根据闭塞分区列车占用、出清的顺序关系，对区间闭塞分区的状态进行逻辑判定。当列车不满足此逻辑条件时，控制台进行区间逻辑检查错误报警，同时向后方列车传递禁止信号。 2.2 区间逻辑检查的基本状态 闭塞分区的基本状态共有四种，分别为正常占用、空闲、占用丢失状态、故障占用。 正常占用状态表示列车占用该闭塞分区、且闭塞分區轨道电路所反映的线路状态为占用；空闲状态表示列车未占用该闭塞分区、且闭塞分区轨道电路所反映的线路状态为空闲；占用丢失状态表示列车占用该闭塞分区、但闭塞分区轨道电路所反映的线路状态为空闲；故障占用状态表示列车未占用该闭塞分区、但闭塞
课程名称：数字逻辑电路实验 指导书 课时：8学时
集成电路芯片 一、简介 数字电路实验中所用到的集成芯片都是双列直插式的，其引脚排列规则如图1－1所示。识别方法是：正对集成电路型号（如74LS20）或看标记（左边的缺口或小圆点标记），从左下角开始按逆时针方向以1，2，3，…依次排列到最后一脚（在左上角）。在标准形TTL集成电路中，电源端V 一般排在左上端，接地 CC ，7脚为GND。若集端GND一般排在右下端。如74LS20为14脚芯片，14脚为V CC 成芯片引脚上的功能标号为NC，则表示该引脚为空脚，与内部电路不连接。 二、TTL集成电路使用规则 1、接插集成块时，要认清定位标记，不得插反。 2、电源电压使用范围为＋4.5V～＋5.5V之间，实验中要求使用Vcc＝＋5V。电源极性绝对不允许接错。 3、闲置输入端处理方法 (1) 悬空，相当于正逻辑“1”，对于一般小规模集成电路的数据输入端，实验时允许悬空处理。但易受外界干扰，导致电路的逻辑功能不正常。因此，对于接有长线的输入端，中规模以上的集成电路和使用集成电路较多的复杂电路，所有控制输入端必须按逻辑要求接入电路，不允许悬空。 （也可以串入一只1～10KΩ的固定电阻）或接至某一 (2) 直接接电源电压V CC 固定电压(＋2.4≤V≤4.5V)的电源上，或与输入端为接地的多余与非门的输出端相接。 (3) 若前级驱动能力允许，可以与使用的输入端并联。 4、输入端通过电阻接地，电阻值的大小将直接影响电路所处的状态。当R ≤680Ω时，输入端相当于逻辑“0”；当R≥4.7 KΩ时，输入端相当于逻辑“1”。对于不同系列的器件，要求的阻值不同。 5、输出端不允许并联使用（集电极开路门(OC)和三态输出门电路(3S)除外）。否则不仅会使电路逻辑功能混乱，并会导致器件损坏。 6、输出端不允许直接接地或直接接＋5V电源，否则将损坏器件，有时为了使后级电路获得较高的输出电平，允许输出端通过电阻R接至V ，一般取R＝3～ cc 5.1 KΩ。
二．时序逻辑问题设计 （一）时序逻辑问题的特点 这类问题的特点为：只知道输出程序，整个系统按输出程序顺序进行，具有时序的要求，也称“顺序控制”。系统输出不仅与输入信号的组合有关，而且受一定顺序的限制，系统输入信号不是随机的，而是有序的。不仅输入的程序没有给出，输入的个数也没有确定，整个设计的关键是由输出程序求出逻辑函数。 常见的行程程序控制属于时序逻辑问题，其控制框图如图2—6所示。 框图中外部指令信号是指启动信号或其他装置来的信号。逻辑控制回路由各种控制阀、逻辑元件组成，是行程程序回路设计的主要部分。控制回路的输出经转换器转换或放大器放大后，推动执行元件（气缸、气马达等），实现对被控对象的控制，再由行程发信器发出信号，输入逻辑控制回路，并经逻辑控制回路进行运算，输出下一个控制信号，直至完成预定的控制要求。实际上这是一种闭环控制系统。 图2—6 行程程序控制方框图 （二）气动行程程序设计概述 为了准确描述气动程序动作、信号及它们间的关系，必须用规定的符号、数字来表示。 1．符号规定 图2—7 气缸、阀、信号的符号 1）用大写的字母A、B、C等表示气缸，用下标“1”和“0”表示气缸活塞杆的两种 状态。例如A 0表示A缸缩回，A 1 则表示A缸伸出。参见图2—7。 2）A气缸的主控阀也用A表示。 3）主控阀两侧的气控信号称为执行信号。用A0*、A1*表示，A0*表示控制A缸缩回的执行信号，A 1 *表示控制A缸伸出的执行信号。 4）行程阀及其输出信号称为原始信号，如行程阀a0及其输出信号a0。A缸不伸出，a0信号一直保持，为长信号。 2．行程程序的相位与状态 用程序式来表示行程程序气缸的动作顺序。例如，气缸的动作顺序为：A缸伸出—B 缸伸出—B缸退回—A缸退回，则用程序式表示为 其中q为启动信号，a 1、b b a 100 、、分别为气缸到位后由行程阀发出的原始信号。程序式 还可以简写为[A B B A 1100 ]。 程序式[A B B A 1100 ]中四个动作将整个程序分为四段，每一段为一个相位。A1动作占 程序的相位1，B 1动作占程序的相位2，B 动作占程序的相位3，A 动作占程序的相位4。
. .. 数字逻辑电路设计 --多功能数字钟 学院：计算机科学与通信工程 专业： ： 学号： 指导老师：
多功能数字钟 一、设计任务及要求 （1）拥有正常的时、分、秒计时功能。 （2）能利用实验板上的按键实现校时、校分及清零功能。 （3）能利用实验板上的扬声器做整点报时。 （4）闹钟功能 （5）在MAXPLUS II 中采用层次化设计方法进行设计。 （6）在完成全部电路设计后在实验板上下载，验证设计课题的正确性。 二、多功能数字钟的总体设计和顶层原理图 作为根据总体设计框图，可以将整个系统分为六个模块来实现，分别是计时模块、校时模块、整点报时模块、分频模块、动态显示模块及闹钟模块。
（1）计时模块 该模块使用74LS160构成的一个二十四进制和两个六十进制计数器级联，构成数字钟的基本框架。二十四进制计数器用于计时，六十进制计数器用于计分和秒。只要给秒计数器一个1HZ的时钟脉冲，则可以进行正常计时。分计数器以秒计数器的进位作为计数脉冲。 用两个74160连成24进制的计数器，原图及生成的器件如下： 生成的二十四进制计数器注： 利用使能端，时钟信号，清零以及预置数功能连成24进制。
用两个74160连成的60进制计数器，原图及生成的器件如下： 生成的六十进制计数器 （2）校时模块 校时模块设计要求实现校时，校分以及清零功能。 *按下校时键，小时计数器迅速递增以调至所需要的小时位。 *按下校分键，分计数器迅速递增以调至所需要的分位。 *按下清零键，将秒计数器清零。 注意事项：①在校分时，分计数器的计数不应对小时位产生影响，因而需要屏蔽此时分计数器的进位信号以防止小时计数器计数。 ②利用D触发器进行按键抖动的消除，因为D触发器是边沿触发，在除去时钟边沿到来前一瞬间之外的绝大部分时间都不接受输入，
区间继电式逻辑检查 电路说明 黑龙江瑞兴科技股份有限公司 2015.06.06
目录 1概述 (1) 2技术条件 (1) 2.1总体要求 (1) 2.2技术要求 (1) 2.2 特殊场景 (3) 3电路原理 (3) 3.1、典型的线路平面图 (3) 4电路工作原理 (8) 4.1 区间轨道正常运行 (8) 4.2轨道电路故障红光带 (14) 4.3失去分路检查 (16) 4.3.1进入本闭塞分区后飞车 (16) 1)列车占用上一闭塞分区（a）、未占用本闭塞分区（b）； (16) 5电路设计几点考虑 (17) 5.1 区间逻辑检查电路中CZJ励磁电路中检查1LQ区段，QGJ、JLJ后接点的作用与1LQ励磁CZJ作用。 (17) 5.2 JLJ自闭电路的作用 (18) 6总结 (19) 6.1 区间轨道电路正常 (19) 6.2 轨道电路出现故障红光带场景 (19) 6.3轨道电路失去分路场景 (20)
1概述 目前ZPW-2000R系列自动闭塞设备，由轨道电路完成列车占用、空闲检查的功能。《区间继电式逻辑检查电路》在既有编码的ZPW-2000轨道电路基础上利用逻辑检查功能。进一步提高轨道电路设备的安全性。 2技术条件 执行铁总运[2015]121号《自动闭塞区间继电式逻辑检查暂行技术条件》 2.1总体要求 2.1.1 逻辑检查电路应具有防护功能和报警功能。 2.1.2 逻辑检查电路应以逻辑检查区段为单元进行逻辑检查。 2.1.3 正常运营场景下，逻辑检查电路应能对自动闭塞区间进行逻辑检查，各逻辑检查区段的轨道电路接收设备动作时序不符合本技术条件时，逻辑检查电路应能进行防护，60s后相关区段应输出报警。 2.1.4 正常运营场景下，列车自逻辑检查区段“占用丢失”时： 1) 逻辑检查电路应进行防护。 2)如该“占用丢失”持续60s，改区段应输出报警。 3)本区段报警后，若本区段或下一区段正常占用，该报警应自动解除。 4)本区段报警后，若其下一区段始终失去分路，该防护不得自动解除。 5)正常运营场景下，逻辑检查电路进行区间逻辑检查时，其安全性应不低于现行有关技术标准的规定。 2.2技术要求 2.2.1 正常运营场景 2.2.1.1遇下列情况，逻辑检查电路应对相关逻辑检查区段进行防护； 1）轨道电路接收设备表示为占用时。 2）“失去分路”或“占用丢失”时。 2.2.1.2 逻辑检查区段防护状态的解除需检查其轨道电路接收设备表示为空闲状态，其符合下列条件之一： 1)其下一逻辑检查区段处于防护状态。 2)人工解锁。
实验一 门电路逻辑功能及测试 一．实验目的 1．熟悉门电路逻辑功能 2．熟悉数字电路学习机使用方法 二．实验仪器及材料 １．DVCC-D2JH 通用数字电路实验箱 2．器件 74LS00 二输入端四与非门 1片 74LS08 二输入端四与门 1片 74LS86 二输入端四异或门 1片 74LS32 二输入端四或门 1片 2、按附录中引脚图接线，分别验证或门74LS32、与门74LS08、异或门74LS86的逻辑功能 3、信号对门的控制作用 利用与非门控制输出．
用一片74LS00按图接线， Ｓ接任一电平开关，用发光二极管观察 Ｓ对输出脉冲的控制作用． 四．实验报告 1．按各步聚要求填表。 ２．回答问题： （１）怎样判断门电路逻辑功能是否正常？ （２）与非门一端输入接连续脉冲，其余端什么状态时允许脉冲通过？什么状态时禁止脉冲通过？ 实验二组合逻辑电路(半加器、全加器及逻辑运算) 一、实验目的 1、掌握组合逻辑电路的功能测试 2、验证半加器和全加器的逻辑功能 二、实验器件 74LS00 二输入端四与非门1片 74LS86 二输入端四异或门1片 74LS32 二输入端四或门1片 74LS08 二输入端四与门1片 三、实验内容 １、测试用异或门(74LS86)和与非门组成的半加器的逻辑功能。 根据半加器的逻辑表达式可知，半加器Y是A、B的异或， 而进位Z是A、B相与。故半加器可用一个 集成异或门和二个与非门组成如右图 （1）在学习机上用异或门和与门接成以上电路。 A、B接电平开关Y、Z接电平显示。 （2）按下表要求改变A、B状态，填表
２、测试全加器的逻辑功能。 （1）按右图接线，A 、B 、C 接电平开关， SO 、C 接发光二极管 （2）按下表要求改变A 、B 、C 状态，填表 四、实验报告 （１）按要求填表 （２）分析如何使用适当的门电路实现半加器与全加器的功能 实验三 译码器、数据选择器和总线驱动器
第六章时序逻辑电路 内容提要 【熟悉】触发器四种电路结构及动作特点,四种逻辑功能及其逻辑关系、逻辑符号,逻辑功能的四种描述方法 【掌握】时序电路的特点和一般分析方法 【熟悉】寄存器的功能、分类及使用方法, 双向移位寄存器的级联【掌握】计数器的功能和分类,级联法、置位法构成N进制计数器【掌握】555定时器构成三种电路的工作特点、连接方法及主要参数一．一．网上导学 二．二．典型例题 三．三．本章小结 四．四．习题答案 网上导学 §6.1时序逻辑电路的特点 时序逻辑电路的特点：任意时刻的输出不仅取决于该时刻的输入，而 且还和电路原来的状态有关，所以时序电路具有记 忆功能。 在第五章中，向大家介绍了组合电路。 组合电路的特点是其任意时刻的输出状态仅取决于该时刻的输入状态。 ２．时序电路逻辑功能描述方法 在上面给出的时序电路结构框图中，包括组合逻辑电路和具有记忆功能的存储电路。 输出变量y1，y2，y3。。。。y b，合称输出矢量Y(t)。 输入变量x1，x2，x3。。。。x a，合称输入矢量X(t)。 同样，存储电路的输入、输出称之为矢量P(t)和矢量Q(t)
按照结构图，我们可以列出三组方程：设tn+1，tn分别为相邻的两个离散的时间瞬间。 矢量Y(tn)是X(tn)，Q(tn)的函数，称输出方程。 矢量P(tn)是X(tn)，Q(tn)的函数，称驱动方程。 矢量Q(tn+1)是P(tn)，Q(tn)的函数，称状态方程。 本节问答题 1．1．什么叫组合逻辑电路？ 2．2．什么叫时序逻辑电路？ 3．3．它们在逻辑功能和电路结构上各有什么特点？ 4．4．在时序电路中，时间量tn+1，tn各是怎样定义的？描述时序电路功能需要几个方程，它们各表示什么含义？ §６.２触发器 在这一节中,向大家介绍一种最基本的存储电路触发器（flip-flop）。触发器具有以下基本特点： （１）具有两个稳定的（０和１）状态，能存储一位二进制信息； （２）根据不同的输入，可将输出置成０或１状态； （３）当输入信号消失后，被置成的状态能保存下来。 ６.2.1 基本ＲＳ触发器 一．电路结构及逻辑符号 在本书第三章里，我们讲了各种门电路，若把两个反相器按照a 图的形式连接起来，可以看出，A点和B点信号是反相的，而A点和C点始终保持同一电平。这样，可以把A，C视为同一点（下面的b 图和c图）。在C图中，A，B两点始终反相，而且电路状态稳定，在没有外界干扰或者触发的状态下，电路能够保持稳定的输出。(这一
数电逻辑门电路实验报告 篇一：组合逻辑电路实验报告 课程名称：数字电子技术基础实验指导老师：樊伟敏 实验名称：组合逻辑电路实验实验类型：设计类同组学生姓名：__________ 一、实验目的和要求（必填）二、实验内容和原理（必填）三、主要仪器设备（必填）五、实验数据记录和处理七、讨论、心得 一．实验目的 1.加深理解全加器和奇偶位判断电路等典型组合逻辑电路的工作原理。 2.熟悉74LS00、74LS11、74LS55等基本门电路的功能及其引脚。 3.掌握组合集成电路元件的功能检查方法。 4.掌握组合逻辑电路的功能测试方法及组合逻辑电路的设计方法。 二、主要仪器设备 74LS00（与非门） 74LS55（与或非门） 74LS11（与门）导线电源数电综合实验箱 三、实验内容和原理及结果 四、操作方法和实验步骤 六、实验结果与分析（必填）
实验报告 (一) 一位全加器 1.1 实验原理：全加器实现一位二进制数的加法，输入有被加数、加数和来自相邻低位的进位；输出有全加和与向高位的进位。 1.2 实验内容：用 74LS00与非门和 74LS55 与或非门设计一个一位全加器电路，并进行功能测试。 1.3 设计过程：首先列出真值表，画卡诺图，然后写出全加器的逻辑函数，函数如下： Si = Ai ?Bi?Ci-1 ；Ci = Ai Bi +(Ai?Bi)C i-1 异或门可通过Ai ?Bi?AB?AB,即一个与非门； （74LS00），一个与或非门（74LS55）来实现。Ci = Ai Bi +(Ai?Bi)C 再取非，即一个非门（ i-1 ?Ai Bi +(Ai?Bi)C i-1 ，通过一个与或非门Ai Bi +(Ai?Bi)C i-1 ，
收稿日期：2018年1月7日，修回日期：2018年2月25日 作者简介：李超，男，硕士研究生，研究方向：形式化验证，模型检测，自动机。? 1引言 模型检测[1~2]是形式化验证的一种重要方法， 它以自动化的验证技术克服了演绎证明的局限性得到了人们的青睐。区间时序逻辑（Interval Tem -poral Logic ，ITL ）是线性时序逻辑的一个重要分支， 在模型检测中有很大的利用价值。模型检测可以帮助人们自动地验证系统属性的正确性，从而从根本上减少了系统的错误，降低了系统维护的成本。模型检测是建立在逻辑的可判定性的基础上，文献[3]已经证明了有穷论域下区间时序逻辑的可判定性，但是目前基于区间时序逻辑的模型检测工具寥寥无几，而现有的区间时序逻辑的模型检测工具在建模和性质描述上都有很大的不便利性，给用户的使用带来了极大的不便。本文在有穷论域下区间时序逻辑的判定性的基础上利用自动机技术给出了一个模型检测工具的设计及实现。 2 概念 2.1 模型检测 在计算机科学中，模型检测指的是给定一个系 统模型，彻底地、自动地检查该模型是否符合某个给定的要求。一般的，在软件或者硬件系统中，给定的要求一般包含像无死锁的这样的安全需求和一些可能导致系统崩溃的关键状态。模型检测是一种自动化地验证有穷状态系统的属性正确性的技术。 为了利用算法解决模型检测的问题，系统模型和要求说明都必须用精确的数学语言来表达。为达到这样的目的，模型检测被表述为一个逻辑运算过程，也就是检验一个给定的系统模型是否满足某个逻辑公式。一个简单的模型检测例子是验证一个系统是否满足一个由逻辑公式描述的性质。如图1所示。 基于有穷论域下区间时序逻辑的模型检测研究 ? 李 超 （西安邮电大学计算机学院 西安 710061） 摘 要 通过结合自动机技术实现了有穷论域区间时序逻辑的判定算法，给出了有穷论域下区间时序逻辑变量、函数的处理方法，并提出了利用自动机进行系统建模的方法。最终实现了一个基于有穷论域区间时序逻辑的模型检测工具。 关键词区间时序逻辑；模型检测；自动机 中图分类号 TP301.1 DOI ：10.3969/j.issn.1672-9722.2018.07.007 Model Checking Based on Interval Temporal Logic under Finite Domain LI Chao （School of Computer Science ，Xi 'an University of Posts and Telecommunications ，Xi 'an 710061） Abstract Design and implementation of a model checker based on finite domain interval temporal logic are given ，through the combination with automaton technology the decision algorithm of finite domain interval temporal logic is realized ，a processing method of finite domain under interval temporal logic variable and function is given ，and the method of system modeling using au -tomaton is put forward. Key Words interval temporal logic ，model checking ，automaton Class Number TP301.1 万方数据
区间继电式逻辑检查电路说明
区间继电式逻辑检查 电路说明 黑龙江瑞兴科技股份有限公司 2015.06.06
目录 1概述 0 2技术条件 0 2.1总体要求 0 2.2技术要求 0 2.2 特殊场景 (2) 3电路原理 (2) 3.1、典型的线路平面图 (2) 4电路工作原理 (7) 4.1 区间轨道正常运行 (7) 4.2轨道电路故障红光带 (14) 4.3失去分路检查 (15) 4.3.1进入本闭塞分区后飞车 (15) 1)列车占用上一闭塞分区（a）、未占用本闭塞分区 （b）； (15) 5电路设计几点考虑 (17) 5.1 区间逻辑检查电路中CZJ励磁电路中检查1LQ 区段，QGJ、JLJ后接点的作用与1LQ励磁CZJ作用。 (17) 5.2 JLJ自闭电路的作用 (17) 6总结 (18) 6.1 区间轨道电路正常 (18)
6.2 轨道电路出现故障红光带场景 (19) 6.3轨道电路失去分路场景 (19)
1概述 目前ZPW-2000R系列自动闭塞设备，由轨道电路完成列车占用、空闲检查的功能。《区间继电式逻辑检查电路》在既有编码的ZPW-2000轨道电路基础上利用逻辑检查功能。进一步提高轨道电路设备的安全性。 2技术条件 执行铁总运[2015]121号《自动闭塞区间继电式逻辑检查暂行技术条件》 2.1总体要求 2.1.1 逻辑检查电路应具有防护功能和报警功能。 2.1.2 逻辑检查电路应以逻辑检查区段为单元进行逻辑检查。 2.1.3 正常运营场景下，逻辑检查电路应能对自动闭塞区间进行逻辑检查，各逻辑检查区段的轨道电路接收设备动作时序不符合本技术条件时，逻辑检查电路应能进行防护，60s后相关区段应输出报警。 2.1.4 正常运营场景下，列车自逻辑检查区段“占用丢失”时： 1) 逻辑检查电路应进行防护。 2)如该“占用丢失”持续60s，改区段应输出报警。 3)本区段报警后，若本区段或下一区段正常占用，该报警应自动解除。 4)本区段报警后，若其下一区段始终失去分路，该防护不得自动解除。 5)正常运营场景下，逻辑检查电路进行区间逻辑检查时，其安全性应不低于现行有关技术标准的规定。 2.2技术要求 2.2.1 正常运营场景 2.2.1.1遇下列情况，逻辑检查电路应对相关逻辑检查区段进行防护； 1）轨道电路接收设备表示为占用时。 2）“失去分路”或“占用丢失”时。 2.2.1.2 逻辑检查区段防护状态的解除需检查其轨道电路接收设备表示为空闲状态，其符合下列条件之一： 1)其下一逻辑检查区段处于防护状态。 2)人工解锁。
数字电路是一门对实践性要求很强的专业课程，数字电路实验是一门验证 理论、巩固所学知识、根据所学知识进行简单应用的课程。实验操作有助于对 课程理论的掌握和理解，要求学生完成本课程后，能基本上验证基本数字逻辑 电路及器件的功能，能够独立的分析和设计基本的电路。为了实现这一目的， 要求在课程学习期间完成6-8个实验，实验应与课堂教学同步完成，具体内容 和要求见正文。 为了突出软件学院的特点，我院学生实验以虚拟实验为主，实施电路实验 采用实验室开放验证的方式。使用的虚拟实验软件是海军航空工程学院青岛分 院开发的《电工电子网上虚拟实验室》。 在整编本讲义过程中，得到了杨发宝、杨建庭等老师的多处指正，但是由 于时间仓促的原因，本实验讲义还是较为粗糙，在科学性、内容、文字等方面 还有诸多不够完善之处，请读者在使用过程中指出，以便在下次印刷时更正。 参考资料： 《数字电子技术基础（第四版）》高等教育出版社阎石 《数字逻辑 PPT课件》西安交通大学毛文林 《电工电子网上虚拟实验室》海军航空工程学院青岛学院 冷洪勇 2006.3.28
实验一基本逻辑门电路的逻辑功能测试------------------------------3 实验二组合逻辑电路的分析与设计----------------------------------6 实验三集成触发器------------------------------------------------9 实验四计数译码显示电路------------------------------------------13 实验五数据选择器------------------------------------------------18 实验六自激多谐振荡器--------------------------------------------20 实验七单稳与史密特触发器----------------------------------------23 实验八数/模模/数转换------------------------------------------29 实验九 555型集成时基电路----------------------------------------33 附录一数字电路仿真实验环境的操作指南----------------------------38 附录二实验使用相关芯片管脚定义图及功能真值表--------------------41
铁路总公司关于印发区间逻辑检查功能运用暂 行办法的通知铁总运 Hessen was revised in January 2021
TG/CW301－2016 区间逻辑检查功能运用暂行办法 第一章总则 第一条依据中国铁路总公司《铁路技术管理规程》等有关规章制度和区间逻辑检查有关技术条件，结合实际作业组织需要，制定本办法。 第二条本办法分为列控中心区间占用逻辑检查和自动闭塞区间继电式逻辑检查两部分。其中，列控中心区间占用逻辑检查部分适用于具备列控中心区间逻辑检查功能的高铁线路，具备列控中心区间逻辑检查功能的普铁线路可参照执行；自动闭塞区间继电式逻辑检查部分适用于自动闭塞区段具备区间继电式逻辑检查功能的线路。 第二章列控中心区间占用逻辑检查功能运用办法 第一节功能及说明 第三条列控中心根据列车占用、出清闭塞分区的顺序关系及区间闭塞方向，对区间闭塞分区的状态进行逻辑判定。 第四条闭塞分区包括空闲、正常占用、故障占用、占用丢失四种状态。
空闲状态：表示列车未占用该闭塞分区、且该闭塞分区轨道电路所反映的线路状态为空闲； 正常占用状态：表示列车占用该闭塞分区、且该闭塞分区轨道电路所反映的线路状态为占用； 故障占用状态：表示列车未占用该闭塞分区、但该闭塞分区轨道电路所反映的线路状态为占用； 占用丢失状态：表示列车占用该闭塞分区、但该闭塞分区轨道电路所反映的线路状态为空闲。 第五条列控中心进行区间占用逻辑检查时，以闭塞分区为单元进行判断，无配线车站站内区段按区间闭塞分区进行处理。 第六条区间内任意闭塞分区处于占用丢失或故障占用状态时，无法办理区间正常改方操作。区间内闭塞分区处于故障占用或占用丢失状态时，办理辅助改方操作成功后，将分别处于故障占用或空闲状态。 第七条当正常占用的闭塞分区轨道电路恢复空闲，而区间闭塞方向前方相邻闭塞分区轨道电路未被正常占用时，列控中心判定该闭塞分区为占用丢失。 列控中心对判定为占用丢失的闭塞分区进行安全防护：该闭塞分区后方轨道电路发红黄码，防护信号机点亮红色灯光（常态灭灯区段除外）。同时，列控中心向集中监测系统发送报警信息，列控中心维护终端显示闭塞分区逻辑状态和报警信息。调度集中系统（以下简称CTC）调度终端和车务终端对该闭塞分区按