2022年合肥工业大学软件工程专业《计算机组成原理》科目期末试卷
B（有答案）
一、选择题
1、主存与Cache间采用全相联映射方式，Cache容量4MB，分为4块，每块lMB，主存容量256MB。若主存读/写时间为30ms，Cache的读/写时间为3ns，平均读/写时间为3.27ms，则Cache的命中率为（）。
A.90%
B.95%
C.97%
D.99%
2、下列存储器中，在工作期间需要周期性刷新的是（）。
A. SRAM
B. SDRAM
C.ROM
D. FLASH
3、在计算机系统中，作为硬件与应用软件之间的界面是（）。
A.操作系统
B.编译程序
C.指令系统
D.以上都不是
4、只有当程序要执行时，它才会去将源程序翻译成机器语言，而且一次只能读取、翻译并执行源程序中的一行语句，此程序称为（）。
A.目标程序
B.编译程序
C.解释程序
D.汇编程序
5、下列选项中，能缩短程序执行时间的措施是（）。
1.提高CPU时钟频率Ⅱ.优化数据通路结构ll.对程序进行编译优化
A.仪I、Ⅱ
B.仅I、Ⅲ
C.仅Ⅱ、I
D.I、Ⅱ、Ⅲ
6、下列关于同步总线的说法中，正确的有（）。
I.同步总线一般按最慢的部件来设置公共时钟
II.同步总线一般不能很长
III.同步总线一般采用应答方式进行通信
IV.通常，CPU内部总线、处理器总线等采用同步总线
A. I，II
B. I，II，IV
C.III，IV
D.II，III，IV
7、在链式查询方式下，若有N个设备，则（）。
A.只需一条总线请求线
B.需要N条总线请求线
C.视情况而定，可能一条，也可能N条
D.以上说法都不对
8、在程序执行过程中，（）控制计算机的运行总是处于取指令、分析指令和执行指令的循环之中。
A.控制器
B.CPU
C.指令存储器
D.指令译码器
9、关于微指令操作控制字段的编码方法，下面叙述正确的是（）。
A.直接编码、字段间接编码法和字段直接编码法都不影响微指令的长度
B.一般情况下，直接编码的微指令位数最多
C.一般情况下，字段间接编码法的微指令位数最多
D.一般情况下，字段直接编码法的微指令位数最多
10、中断服务程序的最后一条指令是（）。
A.转移指令
B.出栈指令
C.中断返回指令
D.开中断指令
11、某磁盘的转速为10 000r/min，平均寻道时间是6ms，磁盘传输速率是20MB/s，磁盘控制器延迟为0.2ms，读取一个4KB的扇区所需平均时间约为（）。
A.9ms
B.9.4ms
C.12ms
D.12.4ms
12、当定点运算发生溢出时，应（）。
A.向左规格化
B.向右规格化
C.舍入处理
D.发出出错信息
13、由3个“1”和5个“0”组成的8位二进制补码，能表示的最小整数是（）。
A.-126
B.-125
C.-32
D.-3
14、某指令系统有200条指令，对操作码采用固定长度二进制编码时，最少需要用（）
A.4
B.8
C.16
D.32
15、下列不属于程序控制指令的是（）。
A.无条件转移指令
B.条件转移指令
C.中断隐指令
D.循环指令
二、填空题
16、为了解决多个_______同时竞争总线_______，必须具有_______部件。
17、微程序设计技术是利用________方法设计________的一门技术。
18、存储器的技术指标有存储容量、存取时间、________和________、
19、多个用户共享主存时，系统应提供_______。通常采用的方法是_______保护和_______
保护，并用硬件来实现。
20、指令寻址的基本方式有两种，______方式和______方式。
21、汉字的_______、_______ 、_______是计算机用于汉字输入、内部处理、输出三种不同
用途的编码。
22、数组多路通道允许________个设备进行________型操作，数据传送单位是________
23、主存储器的性能指标主要是存储容量、存取时间、_______和_______
24、PCI总线是当前流行的总线。它是一个高_________且与_________无关的标准总线。
25、主存储器容量通常以MB表示，其中M=______，B=______硬盘容量通常以GB表示，其中G =______.
三、名词解释题
26、CRT：
27、并行传输：
28、软件兼容：
29、访问周期时间：
四、简答题
30、说明计算机系统的层次结构。
31、CPU 对DMA请求和中断请求的响应时间是否相同？为什么？
32、说明存取周期和存取时间的区别。
33、高速缓存Cache用来存放什么内容？设置它的主要目的是什么？
五、计算题
34、假设磁盘存储器转速为3000r/min，分8个扇区，每扇区存储1KB，主存与磁盘存储器数据传送的宽度为16位（即每次传送16位）。假设一条指令最长执行时间为25s。
试问：是否可采用一条指令执行结束时响应DMA请求的方案，为什么？若不行，应采用什么方案？
35、已知计算机的字长为32位，存储器的容量为1MR.如果按字节、半字、字、双字寻址，寻址范围各是多少？
36、假设硬盘传输数据以32位的字为单位，传输速率为1MB/s.CPU的时钟频率为50MHz。
1）采用程序查询的输入/输出方式，假设查询操作需要100个时钟周期，求CPU为I/O查询所花费的时间比率，假定进行足够的查询以避免数据丢失。
2）采用中断方式进行控制，每次传输的开销（包括中断处理）为100个时钟周期。求CPU为传输硬盘数据花费的时间比率。
3）采用DMA控制器进行输入/输出操作，假定DMA的启动操作需要1000个时钟
周期，DMA完成时处理中断需要500个时钟周期。如果平均传输的数据长度为
4KB，问在硬盘工作时处理器将用多少时间比率进行输入/输出操作，忽略DMA申请使用总线的影响。
六、综合题
37、某16位计算机的主存按字节编码，存取单位为16位；采用16位定长指令字格式：CPU采用单总线结构，主要部分如下图所示。图中R0~R3为通用寄存器：T为
暂存器：SR为移位寄存器，可实现直送（mov）、左移一位.（left）和右移一位（right）3种操作，控制信号为SRop，SR的输出由信号SRout控制：ALU可实现
直送A（mova）、A加B（add）、A减B（sub）、A与B（and）、A或B（or）、非A（not）、A加1（inc）7种操作，控制信号为ALUop。请回答下列问题。
1）图中哪些寄存器是程序员可见的？为何要设置暂存器T？
2）控制信号ALUop和SRop的位数至少各是多少？
3）控制信号SRout所控制部件的名称或作用是什么？
4）端点①~⑨中，哪些端点须连接到控制部件的输出端？
5）为完善单总线数据通路，需要在端点①~⑨中相应的端点之间添加必要的连线。写出连线的起点和终点，以正确表示数据的流动方向。
6）为什么二路选择器MUX的一个输入端是2？
38、某计算机字节长为16位，主存地址空间大小为128KB，按字编址。采用单字长指令格式，指令各字段定义如图所示。
15 12 11 6 5 0
转移指令采用相对寻址方式，相对偏移用补码表示，寻址方式的定义见表
寻址方式的定义
回答下列问题：
1）该指令系统最多可有多少指令？该计算机最多有多少个通用寄存器？存储地址寄存器（MAR）和存储器数据寄存器（MDR）至少各需要多少位？
2）转移指令的目标地址范围是多少？
3）若操作码0010B表示加法操作（助记符为add），寄存器R4和R5的编号分别为100B和101B，R4的内容为1234H，R5的内容为5678H，地址1234H中的内容为5678H，地址5678H中的内容为1234H，则汇编语句“add（R4），（R5）+”（逗号前为源操作数，逗号后为目的操作数）对应的机器码是什么（用十六进制表示）？该指令执行后，哪些寄存器和存储单元中的内容会改变？改变后的内容是什么？
39、设浮点数字长32位，其中阶码部分8位（含l位阶符），尾数部分24位（含1位数符），当阶码的基值分别是2和16时：
1）说明基值2和16在浮点数中如何表示。
2）当阶码和尾数均用补码表示，且尾数采用规格化形式时，给出这两种情况下所能表示的最大正数真值和非零最小正数真值。
3）在哪种基值情况下，数的表示范围大？
4）两种基值情况下，对阶和规格化操作有何不同？
参考答案
一、选择题
1、D
2、B
3、A
4、C
5、D。“
6、B
7、A
8、A
9、B
10、C
11、B
12、D
13、B
14、B
15、C
二、填空题
16、主设备控制权总线仲裁
17、软件操作控制器
18、存储周期存储器带宽
19、存储保护存储区域访问方式
20、字向位向
21、输入编码（或输入码）内码（或机内码）字模码
22、1（单）传输数据块
23、存储周期存储器带宽
24、带宽处理器
25、220 8位（1个字节） 230
三、名词解释题
26、CRT：
阴极射线管，显示器的一种。
27、并行传输：
每个数据位都需要单独一条传输线，所有的数据位同时进行传输。（在采用并行传输方式的总线中，除了有传输数据的线路外，还可以具有传输地址和控制信号的线路，地址线用于选择存储单元和设备，控制线用于传递操作信号）
28、软件兼容：
一个计算机系统上的软件能在另一个计算机系统上运行，并得到相同的结果，则称这两个计算机系统是软件兼容的。
29、访问周期时间：
从一次访问存储的操作到操作完成后可启动下一次操作的时间。
四、简答题
30、答：计算机系统可分为：微程序机器级，一般机器级（或称机器语言级），操作系统级，汇编语言级，高级语言级。
31、答：CPU对DMA请求和中断请求的响应时间不相同，因为两种方式的交换速度相
差很大，因此CPU必须以更短的时间间隔查询并响应DMA请求（一个存取周期末）。32、答：存取周期和存取时间的主要区别是：存取时间仅为完成一次操作的时间，而存取周期不仅包含操作时间，还包含操作后线路的恢复时间。即：存取周期=存取时间+恢复
时间
33、答：（1）用来存放当前活跃的数据与程序，作为主存活跃区的副本；（2）设置它，是为了解决cpu与主存的速度匹配；
五、计算题
34、解析：磁盘存储器转速为3000r/min，即50r/s。每转传送的数据为
8×1KB=8KB，所以数据传输率为8KB×50r/s=400KB/s.16位数据的传输时间=16位/（400KB/s）=2B/（400KB/s）=5μs。由于5μs远小于25s，因此不能采用一
条指令执行结束响应DMA的请求方案。应采用每个CPU机器周期末查询及响应DMA的请求方案。
35、解：首先1MB=8Mhit（为了在后面的计算中单位统一）按字节寻址时，寻址范围为：
8Mbit/8bit=lMB。按半字寻址时，寻址范围为：8Mbit/16bit=512KB。按字寻址时，寻址范围为：
8Mbit/32bit=256KB。按双字寻址时，寻址范围为：8Mbit/64bit=128KB。
36、解析：
1）假设采用程序查询方式，则可算出硬盘每秒进行查询的次数为：
1MB/4B=250K次，而查询250K次需要的时钟周期数为250K×100=25000K，则
可算出CPU为1/0查询所花费的时间比率为
25000×1000
×100%=50%
50×106
2）假设采用中断方法进行控制，每传送一个字需要的时间为4B
=4μs,而每次传
1MB/s
输
=0.02s。所以，每次的开销为100个时钟周期，还得先计算出时钟周期，即1
50M Hz
×100%= 传输的50MHz开销为2μs，故CPU为传输硬盘数据花费的时间比率为2μs
4μs
50%.
3）：可算得每秒传输次数1MB/4KB=250次，所以CPU为传输硬盘数据花费的时间比率为
(1000+500)×250
×100%=75%
50×106
六、综合题
37、解析
1）程序员可见寄存器为通用寄存器（R0~R3）和PC.因为采用了单总线结构，因此.若无暂存器T，则ALU的A、B端口会同时获得两个相同的数据，使数据通路不能正常工作。
2）ALU共有7种操作，故其操作控制信号ALUop至少需要3位；移位寄存器有3种操作，其操作控制信号SRop至少需要2位。
3）信号SRout所控制的部件是一个三态门，用于控制移位器与总线之间数据通路的连接与断开。
4）端口①、②、③、⑤、⑧须连接到控制部件输出端。
5）连线1，⑥→⑨：连线2，①④。
6）因为每条指令的长度为16位，按字节编址，所以每条指令占用2个内存单元，
顺序执行时，下条指令地址为（PC）+2.MUX的一个输入端为2，可便于执行（PC）+2操作。
38、解析：
1）指令操作码占4位，则该指令系统最多可以有24=16条指令。由于指令操作数
占6位，其中3位指示寻址方式，寄存器编号占3位，因此该计算机最多可以有
23=8个通用寄存器。由于计算机字长为16位，因此存储器数据寄存器（MDR）
至少为16位。主存空间为128KB，按字（l6位）编址，寻址范围为0~64K，存储
器地址寄存器（MAR）需16位（216=64K）。
2）寄存器为16位，指令中可寻址范围至少可达0~216-1。主存地址空间为
216=64K，寻址范围也应该大于或等于64K。因此，转移指令的目标地址范围是
0~216-1。
3）汇编语句“add（R4）.（R5）+”对应的机器码。
对应的机器码写成十六进制为0010001100010101B=2315H：该指令的功能是将R4内容所指存储器单元的内容（源）与R5内容所指存储器单元（目标）的内容相
加后，写到R5内容所指的存储器单元。
39、解析：
1）基值2和16在浮点数中是隐含表示的，并不出现在浮点数中。
2）最大正数，也就是，尾数最大且规格化，阶码最大的数；最小正数，也就是，尾数最小且规格化（t为基值时，尾数的最高log2t位不全为0的数为规格化数），
阶码最小的数。
当阶码的基值是2时，最大正数：0.111111l：0，11…1，真值是（1-2-23）×2127；最小正数：1，0000000：0，10…0，真值是2-129。
当阶码的基值是16时，最大正数：0.111111；0，11…1，真值是（1-2-23）
×16127：最小正数：1，0000000：0，0001.0，真值是16-129
3）在浮点数表示中，基值越大，表示的浮点数范围就越大，所以基值为16的浮点数表示范围大。
4）对阶时，需要小阶向大阶看齐，若基值为2的浮点数尾数右移一位，阶码加1：而基值为16的浮点数尾数右移4位，阶码加1。
格式化时，若基值为2的浮点数尾数最高有效位出现0，则需要尾数向末移动一位，阶码减1：而基值为16的浮点数尾数最高4位有效位全为0时，才需要尾数向左移动，每移动4位，阶码减1。
2022年合肥工业大学软件工程专业《计算机组成原理》科目期末试卷 B（有答案） 一、选择题 1、主存与Cache间采用全相联映射方式，Cache容量4MB，分为4块，每块lMB，主存容量256MB。若主存读/写时间为30ms，Cache的读/写时间为3ns，平均读/写时间为3.27ms，则Cache的命中率为（）。 A.90% B.95% C.97% D.99% 2、下列存储器中，在工作期间需要周期性刷新的是（）。 A. SRAM B. SDRAM C.ROM D. FLASH 3、在计算机系统中，作为硬件与应用软件之间的界面是（）。 A.操作系统 B.编译程序 C.指令系统 D.以上都不是 4、只有当程序要执行时，它才会去将源程序翻译成机器语言，而且一次只能读取、翻译并执行源程序中的一行语句，此程序称为（）。 A.目标程序 B.编译程序 C.解释程序 D.汇编程序 5、下列选项中，能缩短程序执行时间的措施是（）。 1.提高CPU时钟频率Ⅱ.优化数据通路结构ll.对程序进行编译优化 A.仪I、Ⅱ B.仅I、Ⅲ C.仅Ⅱ、I D.I、Ⅱ、Ⅲ 6、下列关于同步总线的说法中，正确的有（）。
I.同步总线一般按最慢的部件来设置公共时钟 II.同步总线一般不能很长 III.同步总线一般采用应答方式进行通信 IV.通常，CPU内部总线、处理器总线等采用同步总线 A. I，II B. I，II，IV C.III，IV D.II，III，IV 7、在链式查询方式下，若有N个设备，则（）。 A.只需一条总线请求线 B.需要N条总线请求线 C.视情况而定，可能一条，也可能N条 D.以上说法都不对 8、在程序执行过程中，（）控制计算机的运行总是处于取指令、分析指令和执行指令的循环之中。 A.控制器 B.CPU C.指令存储器 D.指令译码器 9、关于微指令操作控制字段的编码方法，下面叙述正确的是（）。 A.直接编码、字段间接编码法和字段直接编码法都不影响微指令的长度 B.一般情况下，直接编码的微指令位数最多 C.一般情况下，字段间接编码法的微指令位数最多 D.一般情况下，字段直接编码法的微指令位数最多 10、中断服务程序的最后一条指令是（）。 A.转移指令 B.出栈指令
2022年合肥工业大学软件工程专业《计算机系统结构》科目期末试卷 A（有答案） 一、选择题 1、输入输出系统硬件的功能对（）是透明的。 A.操作系统程序员 B.应用程序员 C.系统结构设计人员 D.机器语言程序设计员 2、计算机组成设计不考虑（） A.专用部件设置 B.功能部件的集成度 C.控制机构的组成 D.缓冲技术 3、指令间“一次重叠”说法有错的是( ) A.仅“执行k”与“分析k+1”重叠 B."分析k”完成后立即开始“执行k” C.应尽量使“分析k+1”与“执行k”时间相等 D.只需要一套指令分析部件和执行部件 4、计算机组成设计不考虑( )。 A.专用部件设置
B.功能部件的集成度 C.控制机构的组成 D.缓冲技术 5、微指令由（）直接执行。 A.微指令程序 B.硬件 C.汇编程序 D.编译程序 6、以下说法中，不正确的是,软硬件功能是等效的，提高硬件功能的比例会：( ) A.提高解题速度 B.提高硬件利用率 C.提高硬件成本 D.减少所需要的存贮器用量 7、块冲突概率最高的Cache地址映象方式是( ) A.段相联 B.组相联 C.直接 D.全相联 8、对汇编语言程序员透明的是（） A.I/O方式中的DMA访问
B.浮点数据表示 C.访问方式保护 D.程序性中断 9、（）属于MIMD系统结构。 A.各处理单元同时受同一个控制单元的管理 B.各处理单元同时接受同一个控制单元送来的指令 C.松耦合多处理机和多计算机 D.阵列处理机 10、IBM360/91对指令中断的处理方法是（） A.不精确断点法 B.精确断点法 C.指令复执法 D.对流水线重新调度 二、填空题 11、多功能流水线各功能段同时只能按某一种功能联接的称为________流水线。 12、Cache写不命中时，只写入主存储器，并不将该字所在块由主存调入Cache。称此分配法为________分配法。 13、计算任何一个程序的执行时间的公式可表示为P=I•CPI•T，其中I是________ CPU是________T是一个周期的时间长度。 14、多体存储器属________而存储层次属________
2022年合肥工业大学软件工程专业《操作系统》科目期末试卷B（有 答案） 一、选择题 1、采用SPOOLing技术后，使得系统资源利用率（）。 A.提高了 B.有时提高，有时降低 C.降低了 D.提高了，但出错的可能性增人了 2、采用SPOOLing技术将磁盘的一部分作为公共缓冲区以代替打印机，用户对打印机的操作实际上是对磁盘的存储操作，用以代替打印机的部分是（）。 A.独占设备 B.共享设备 C.虚拟设备 D.一般物理设备 3、在请求分页系统中，页面分配策略与页面置换策略不能组合使用的是（）。 A.可变分配，全局置换 B.可变分配，局部置换 C.固定分配，全局置换 D.固定分配，局部置换 4、采用分段存储管理的系统中，若段地址用24位表示，其中8位表示段号，则允许每段的最大长度是（）。 A.224B B.216B C.28B D.232 B 5、设系统缓冲区和用户工作区均采用单缓冲，从外设读入一 个数据块到系统缓冲区的时间为100，从系统缓冲区读入1个 数据块到用户工作区的时间为5，对用户上作区中的1个数据块
进行分析的时问为90。进程从外设读入并分析2个数据块的最短时间是（）。 A.200 B.295 C.300 D.390 6、假设4个作业到达系统的时刻和运行时间见表。系统在t=2时开始作业调度。若分别采用先来先服务和短作业优先调度算法，则选中的作业分别是（）。 A.J2、J3 B.J1、J4 C.J2、J4 D.J1、J3 7、下面说法错误的有（）。 I分时系统中，时间片越短越好。 II.银行家算法是防止死锁发生的方法之。 III若无进程处于运行状态，则就绪和等待队列均为空。 A. I和II B. II和III C. I和III D. I、II和II 8、为支持CD-ROM小视频文件的快速随机播放，播放性能最好的文件数据块组织方式是（）。 A.连续结构 B.链式结构 C.直接索引结构 D.多级索引结钩 9、下列选项中，磁盘逻辑格式化程序所做的T作是（）
2022年西北师范大学软件工程专业《计算机组成原理》科目期末试卷 B（有答案） 一、选择题 1、关于LRU算法，以下论述正确的是（）。 A.LRU算法替换掉那些在Cache中驻留时间最长且未被引用的块 B.LRU算法替换掉那些在Cache中驻留时间最短且未被引用的块 C.LRU算法替换掉那些在Cache中驻留时间最长且仍在引用的块 D.LRU算法替换掉那些在Cache中驻留时间最短且仍在引用的块 2、某计算机的存储系统由Cache一主存系统构成，Cache的存取周期为10ms，主存的存取周期为50ms。在CPU执行一段程序时，Cache完成存取的次数为4800次，主存完成的存取次数为200次，该Cache一主存系统的效率是（）。 【注：计算机存取时，同时访问Cache和主存，Cache访问命中，则主存访问失效；Cache访问未命中，则等待主存访问】 A.0.833 B.0.856 C.0.95 8 D.0.862 3、冯·诺依曼型计算机的设计思想主要有（）。 1.存储程序Ⅱ.二进制表示Ⅲ.微程序方式Ⅳ.局部性原理 A. I，Ⅲ B.Ⅱ，Ⅲ C.IⅡ，IⅣ D.I，IⅡ 4、CPU中的译码器要用（）。 A.地址译码人 B.指令译码 C.数据译码1 D.控制信号译码 5、CPU中不包括（）。 A.操作码译码器
B.指令寄存器 C.地址译码器 D通用寄存器 6、下列关于多总线结构的叙述中，错误的是（）。 A.靠近CPU的总线速度较快 B.存储器总线可支持突发传送方式 C.总线之间需通过桥接器相连 D.PCI-Expressx16采用并行传输方式 7、下列关于同步总线的说法中，正确的有（）。 I.同步总线一般按最慢的部件来设置公共时钟 II.同步总线一般不能很长 III.同步总线一般采用应答方式进行通信 IV.通常，CPU内部总线、处理器总线等采用同步总线 A. I，II B. I，II，IV C.III，IV D.II，III，IV 8、下列部件中不属于控制部件的是（）。 A.指令寄存器 B.操作控制器 C.程序计数器 D.状态条件寄存器 9、指令从流水线开始建立时执行，设指令由取指、分析、执行3个子部件完成，并且，每个子部件的时间均为At，若采用常规标量单流水线处理器（即处理器的度为1），连续执行12条指令，共需（）。 Α.12Δt B.14Δt C.16Δt D.18Δt 10、下列操作中，不属于“中断隐指令”所完成的是（）。
2022年云南大学滇池学院软件工程专业《计算机组成原理》科目期末 试卷B（有答案） 一、选择题 1、某一计算机采用主存Cache存储层次结构，主存容量有8个块，Cache容量有4个块，采取直接映射方式。若主存块地址流为0，1，2，5，4，6，4，7，1，2，4，1，3，7，2，一开始Cache为空，此期间Cache的命中率为（）。 A.13.3% B.20% C.26.7% D.33.3% 2、某容量为256MB的存储器由若干4M×8位的DRAM芯片构成，该DRAM芯片的地址引脚和数据引脚总数是（）。 A.19 B.22 C.30 D.36 3、程序P在机器M上的执行时间是20s，编译优化后，P执行的指令数减少到原来的70%，而CPl增加到原来的1.2倍，则P在M上的执行时间是（）。 A.8.4s B.11.7s C.14s D.16.8s 4、假定机器M的时钟频率为200MHz，程序P在机器M上的执行时间为12s。对P优 化时，将其所有乘4指令都换成了一条左移两位的指令，得到优化后的程序P。若在M 上乘法指令的CPl为102，左移指令的CPl为z，P的执行时间是P”执行时间的1.2倍，则P中的乘法指令条数为（）。 A.200万 B.400万 C.800万 D.1600万 5、下列关于计算机操作的单位时间的关系中，正确的是（）。 A.时钟周期>指令周期>CPU周期 B.指令周期CPU周期>时钟周期 C.CPU周期>指令周期>时钟周期 D.CPU周期>时钟周期>指令周期
6、总线宽度与下列（）有关。 A.控制线根数 B.数据线根数 C.地址线根数 D.以上都不对 7、在下列各种情况中，最应采用异步传输方式的是（）. A.I/O接口与打印机交换信息 B.CPU与主存交换信息 C.CPU和PCI总线交换信息 D.由统一时序信号控制方式下的设备 8、在微程序控制器中，微程序的入口微地址是通过（）得到的。 A.程序计数器PC B.前条微指令 C.PC+1 D.指令操作码映射 9、组合逻辑控制器和微程序控制器的主要区别在于（）。 A.ALU结构不同 B.数据通路不同 C.CPU寄存器组织不同 D.微操作信号发生器的构成方法不同。 10、下列选项中，（）不是发生中断请求的条件。 A.一条指令执行结束 B.一次I/O操作结束
2022年西安文理学院计算机科学与技术专业《计算机组成原理》科目 期末试卷B（有答案） 一、选择题 1、访问相联存储器时，（） A.根据内容，不需要地址 B.不根据内容，只需要地址 C.既要内容，又要地址 D.不要内容也不要地址 2、一个存储器系统中，常常同时包含ROM和RAM两种类型的存储器，如果用lK×8位的ROM芯片和lK×4位的RAM芯片，组成4K×8位的ROM和1K×8位的RAM存储 系统，按先ROM后RAM进行编址。采用3-8译码器选片，译码信号输出信号为Y0~Y7，其中Y4选择的是（）。 A.第一片ROM B.第五片ROM C.第一片RAM D.第一片RAM和第二片RAM 3、float 型数据常用IEEE754单精度浮点格式表示。假设两个float型变量x和y分别存放在32位寄存器fl和f2中，若（fl）=CC900000H，（f2）=BOC00000H，则x和y 之间的关系为（）。 A.x
5、在定点机中执行算术运算时会产生溢出，其根本原因是（）。 A.主存容量不够 B.运算结果无法表示 C.操作数地址过大 D.栈溢出 6、为协调计算机系统各部件的工作，需要一种器件来提供统一的时钟标准，这个器件，是（）。 A.总线缓冲器 B.总线控制器 C.时钟发生器 D.以上器件都具备这种功能 7、关于同步控制说法正确的是（）。 A.采用握手信号 B.由统一时序电路控制的方式 C.允许速度差别较大的设备一起接入工作 D.B和C 8、计算机（）负责指令译码。 A.算术逻辑单元 B.控制单元（或者操作码译码器） C.存储器电路 D.输入/输出译码电路 9、计算机硬件能够直接执行的是（）。 1.机器语言程序IⅡ.汇编语言程序Ⅲ.硬件描述语言程序入 A.仅I B.仅I、Ⅱ C.仅I、Ⅲ D. I、Ⅱ 、Ⅲ 10、传输一幅分辨率为640像素×480像素、65 536色的图片（采用无压缩方式），假设采用数据传输速度为56kbit/s，大约需要的时间是（）。 A.34.82s B.42.86s C.85.71s D.87.77s 11、CPU在中断周期中（） A.执行中断服务程序 B.执行中断隐指令
2022年武汉大学软件工程专业《计算机组成原理》科目期末试卷B （有答案） 一、选择题 1、在对破坏性读出的存储器进行读/写操作时，为维持原存信息不变，必须辅以的操作是（）。 A.刷新 B.再生 C.写保护 D.主存校验 2、若数据在存储器中采用以低字节地址为字地址的存放方式（小端存储），则十六进制数12345678H按自己地址由小到大依次存为（）。 A.12345678 B.87654321 C.78563412 D.34127856 3、下列部件中，CPU存取速度由慢到快的排列顺序正确的是（）。 A.外存、主存、Cache、寄存器 B.外存、主存、寄存器、Cache C.外存、Cache、寄存器、主存 D.主存、Cache、寄存器、外存 4、只有当程序要执行时，它才会去将源程序翻译成机器语言，而且一次只能读取、翻译并执行源程序中的一行语句，此程序称为（）。 A.目标程序 B.编译程序 C.解释程序 D.汇编程序 5、（）可区分存储单元中在放的是指令还是数据。 A.存储器 B.运算 C.用户 D.控制器 6、在（）结构中，外部设备可以和主存储器单元统一编址。 A.单总线 B.双总线 C.三总线 D.以上都可以
7、假设某存储器总线采用同步通信方式，时钟频率为50MHz，每个总线事务以突发方式传输8个字，以支持块长为8个字的Cache行读和Cache行写，每字4B.对于读操作，方式顺序是1个时钟周期接收地址，3个时钟周期等待存储器读数，8个时钟周期用于传输8个字。请问若全部访问都为读操作，该存储器的数据传输速率为（）。 A.114.3MB/s B.126.0MB/s C.133.3MB/s D.144.3MB/s 8、下列不属于微指令结构设计所追求的目标是（）。 A.提高微程序的执行速度 B.提高微程序设计的灵活性 C.缩短微指令的长度 D.增大控制存储器的容量 9、流水线计算机中，下列语句发生的数据相关类型是（）。 ADD R1，R2，R3；（R2）+（R3）→RI ADD R4，R1，R5；（R1）+（R5）R4 A.写后写 B.读后写 C.写后读 D.读后读 10、若磁盘转速为7200r/min，平均寻道时间为8ms，每个磁道包含1000个扇区，则访问一个扇区的平均存取时间大约是（）。 A.8.1ms B.12.2ms C.16.3ms D.20.5ms 11、下列关于中断I/O方式和DMA方式比较的叙述中，错误的是（） A.中断I/O方式请求的是CPU处理时间，DMA方式请求的是总线使用权 B.中断响应发生在一条指令执行结束后，DMA响应发生在一个总线事务完成后 C.中断I/O方式下数据传送通过软件完成，DMA方式下数据传送由硬件完成 D.中断I/O方式适用于所有外部设备，DMA方式仅适用于快速外部设备
2022年安徽师范大学计算机科学与技术专业《计算机组成原理》科目 期末试卷B（有答案） 一、选择题 1、在一个容量为l28KB的SRAM存储器芯片上，按字长32位编址，其地址范围可从0000H到（）。 A.3H B.7H C.7H D.3fH 2、存储器采用部分译码法片选时，（）。 A.不需要地址译码器 B.不能充分利用存储器空间 C.会产生地址重叠 D.CPU的地址线全参与译码 3、计算机中表示地址时，采用（）。 A.原码 B.补码 C.移码 D.无符号数 4、一个浮点数N可以用下式表示： N=mr me，其中，e=rc g； m：尾数的值，包括尾数采用的码制和数制： e：阶码的值，一般采用移码或补码，整数； Tm：尾数的基； re：阶码的基； p：尾数长度，这里的p不是指尾数的：进制位数， 当ra=16时，每4个二进制位表示一位尾数；
q：阶码长度，由于阶码的基通常为2，因此，在一般情况下，q就是阶码部分的二进制位数。研究浮点数表示方式的主要目的是用尽量短的字长（主要是阶码字长q和尾数字长的和）实现尽可能大的表述范围和尽可能高的表数精度。根据这一目的，上述6个参数中只有3个参数是浮点数表示方式要研究的对象，它们是（）。 A.m、e、rm B. rm、e、rm C.re、p、q D. rm、p、q 5、在浮点机中，判断原码规格化的形式的原则是（）。 A.尾数的符号位与第一数位不同 B.尾数的第一数位为1，数符任意 C.尾数的符号位与第一位相同 D.阶符与数符不同 6、在集中式总线控制中，响应时间最快的是（）。 A.链式查询 B.计数器定时查询 C.独立请求 D.分组链式查询 7、总线的半同步通信方式是（）。 A.既不采用时钟信号，也不采用握手信号 B.只采用时钟信号，不采用握手信号 C.不采用时钟信号，只采用握手信号 D.既采用时钟信号，又采用握手信号 8、在计算机系统中，作为硬件与应用软件之间的界面是（）。
2021年合肥工业大学软件工程专业《计算机组成原理》科目期末试卷 B（有答案） 一、选择题 1、下面关于计算机Cache的论述中，正确的是（）。 A.Cache是一种介于主存和辅存之间的存储器，用于主存和辅存之间的缓冲存储 B.如果访问Cache不命中，则用从内存中取到的字节代替Cache中最近访问过的字节 C.Cache的命中率必须很高，一般要达到90%以上 D.Cache中的信息必须与主存中的信息时刻保持一致 2、主存储器主要性能指标有（）。 1.存储周期Ⅱ.存储容量Ⅲ.存取时间Ⅳ.存储器带宽 A.I、IⅡ B.I、IⅡ、IV C. I、Ⅲ、lV D.全部都是 3、下列关于浮点数加减法运算的叙述中，正确的是（）。 I.对阶操作不会引起阶码上溢或下溢 Ⅱ.右归和尾数舍入都可能引起阶码上溢 Ⅲ.左归时可能引起阶码下溢 IV.尾数溢出时结果不一定溢出 A.仅Ⅱ、Ⅲ B. 仅I、Ⅱ、Ⅲ C.仅I、Ⅲ、IⅣ D. I、Ⅱ、Ⅲ、Ⅳ 4、在补码一位乘中，若判断位Y n Y n+1=01，则应执行的操作为（）。
A.原部分积加[-x]补，然后右移一位 B.原部分积加[x]补，然后右移一位 C.原部分积加[-x] 补，然后左移一位 D.原部分积加[x]补，然后左移一位 5、在补码加减交替除法中，参加操作的数和商符分别是（）。 A.绝对值的补码在形成商值的过程中自动形成 B.补码在形成商值的过程中自动形成 C.补码由两数符号位“异或”形成 D.绝对值的补码由两数符号位“异或”形成 6、在下列各种情况中，最应采用异步传输方式的是（）. A.I/O接口与打印机交换信息 B.CPU与主存交换信息 C.CPU和PCI总线交换信息 D.由统一时序信号控制方式下的设备 7、某同步总线采用数据线和地址线复用方式，其中地址/数据线有32根，总线时钟频率为66MHz，每个时钟周期传送两次数据（上升沿和下降沿各传送一次数据），该总线的最大数据传输率（总线带宽）是（）。 A.132MB/s B.264MB/s C.528MB/s D.1056MB/s 8、计算机硬件能够直接执行的是（）。 1.机器语言程序IⅡ.汇编语言程序Ⅲ.硬件描述语言程序入 A.仅I B.仅I、Ⅱ C.仅I、Ⅲ D. I、Ⅱ 、Ⅲ
2022年中南林业科技大学涉外学院软件工程专业《计算机组成原理》 科目期末试卷B（有答案） 一、选择题 1、Cache用组相联映射，一块大小为128B，Cache共64块，4块分一组，主存有4096块，主存地址共需（）位。 A.19 B.18 C.17 D.16 2、若单译码方式的地址输入线为6，则译码输出线有（）根，那么双译码方式有输出线（）根。 A.64，16 B.64，32 C.32，16 D.16，64 3、完整的计算机系统应该包括（）。 A.运算器、存储器、控制器 B.外部设备和主机 C.主机和应用程序 D.主机、外部设备、配套的软件系统 4、将高级语言源程序转换为机器目标代码文件的程序是（）。 A.汇编程序 B.链接程序 C.编译程序 D.解释程序 5、CPU中不包括（）。 A.操作码译码器 B.指令寄存器 C.地址译码器 D通用寄存器
6、下列关于同步总线的说法中，正确的有（）。 I.同步总线一般按最慢的部件来设置公共时钟 II.同步总线一般不能很长 III.同步总线一般采用应答方式进行通信 IV.通常，CPU内部总线、处理器总线等采用同步总线 A. I，II B. I，II，IV C.III，IV D.II，III，IV 7、关于总线的叙述，下列说法正确的是（）。 I.总线忙信号由总线控制器建立 II.计数器定时查询方式不需要总线同意信号 III.链式查询、计数器查询、独立请求方式所需控制线路由少到多排序是：链式查询、独立请求方式、计数器查询 A.仅I、III B.仅II，III C.仅III D.仅II 8、下列关于超标量流水线特性的叙述中，正确的是（）。 I.能缩短流水线功能段的处理时间 II.能在一个时钟周期内同时发射多条指令 III.能结合动态调度技术提高指令执行并行性 A.仅II B.仅I、III C.仅I、II D. I、II、III 9、微程序控制器的速度比硬布线控制器慢，主要是因为（）。 A.增加了从磁盘存储器读取微指令的时间 B.增加了从主存储器读取微指令的时间 C.增加了从指令寄存器读取微指令的时间
2022年合肥工业大学计算机科学与技术专业《计算机组成原理》科目 期末试卷B（有答案） 一、选择题 1、假定编译器将赋值语句“x=x+3；”转换为指令“add xaddr，3”，其中xaddr是x 对应的存储单元地址。若执行该指令的计算机采用页式虚拟存储管理方式，并配有相应的TLB，且Cache使用直写（Write Trough）方式，则完成该指令功能需要访问主存的次数至少是（）。 A.0 B.1 C.2 D.34 2、采用指令Cache与数据Cache分离的主要目的是（）。 A.降低Cache的缺失损失 B.提高Cache的命中率 C.降低CPU平均访存时间 D.减少指令流水线资源冲突 3、计算机中表示地址时，采用（）。 A.原码 B.补码 C.移码 D.无符号数 4、并行加法器中，每位全和的形成除与本位相加两数数值位有关外，还与（）有 A.低位数值大小 B.低位数的全和 C.高位数值大小 D.低位数送来的进位 5、在原码两位乘中，符号位单独处理，参加操作的数是（）。 A.原码 B.绝对值的补码 C.补码 D.绝对值
6、关于同步控制说法正确的是（）。 A.采用握手信号 B.由统一时序电路控制的方式 C.允许速度差别较大的设备一起接入工作 D.B和C 7、在下面描述的PCI总线的基本概念中，不正确的表述是（）。 A.PCI总线支持即插即用 B.PCI总线可对传输信息进行奇偶校验 C.系统中允许有多条PCI总线 D.PCI设备一定是主设备 8、冯·诺依曼型计算机的设计思想主要有（）。 1.存储程序Ⅱ.二进制表示Ⅲ.微程序方式Ⅳ.局部性原理 A. I，Ⅲ B.Ⅱ，Ⅲ C.IⅡ，IⅣ D.I，IⅡ 9、（）可区分存储单元中在放的是指令还是数据。 A.存储器 B.运算 C.用户 D.控制器 10、中断响应是在（） A.一条指令执行开始 B.一条指令执行中间 C.一条指令执行之术 D.一条指令执行的任何时刻
2022年安徽农业大学计算机科学与技术专业《计算机组成原理》科目 期末试卷B（有答案） 一、选择题 1、采用八体并行低位交叉存储器，设每个体的存储容量为32K×16位，存储周期为400ns，下述说法中正确的是（）。 A.在400ns内，存储器可向CPU提供2位二进制信息 B.在l00ns内，每个体可向CPU提供27位二进制信息 C.在400ns内，存储器可向CPU提供2位二进制信息 D.在100ns内，每个体可向CPU提供2位二进制信息 2、下列关于虚拟存储器的说法，错误的是（）。 A.虚拟存储器利用了局部性原理 B.页式虚拟存储器的页面如果很小，主存中存放的页面数较多，导致缺页频率较低，换页次数减少，可以提升操作速度 C.页式虚拟存储器的页面如果很大，主存中存放的页面数较少，导致页面调度频率较高，换页次数增加，降低操作速度 D.段式虚拟存储器中，段具有逻辑独立性，易于实现程序的编译、管理和保护，也便于多道程序共享 3、假设在网络中传送采用偶校验码，当收到的数据位为10101010时，则可以得出结论（） A.传送过程中未出错 B.出现偶数位错 C.出现奇数位错 D.未出错或出现偶数位错
4、一个C语言程序在一台32位机器上运行，程序中定义了3个变量x、y、z，其中x 和z是int型，y为short型。当x=127，y=-9时，执行赋值语句z=xty后，x、y、z的值分别是（）。 A.x=0000007FH，y=FFF9H，z=00000076H B.x=0000007FH，y=FFF9H，z=FFFFO076H C.X=0000007FH，y-FFF7H，z=FFFF0076H D.X=0000007FH，y=FFF7H，z=00000076H 5、假设编译器规定int 和shot类型长度分别为32位和16位，若有下列C语言语句：unsigned short x=65530； unsigned int y=x；得到y的机器数为（）。 A.00007FFAH B.0000 FFFAH C.FFFF 7FFAH D.FFFF FFFAH 6、中断判优逻辑和总线仲裁方式相类似，下列说法中，正确的是（）。 I.在总线仲裁方式中，独立请求方式响应时间最快，是以增加处理器开销和增加控制线数为代价的 II.在总线仲裁方式中计数器查询方式，若每次计数都从“0”开始，则所有设备使用总线的优先级相等 III.总线仲裁方式一般是指I/O设备争用总线的判优方式，而中断判优方式一般是指I/O设备争用CPU的判优方式 IV.中断判优逻辑既可以通过硬件实现，也可以通过软件实现， A. I，II B. I，III，IV C. I，II，IV D.I，IV 7、总线按连接部件不同可分为（）。 A.片内总线、系统总线、通信总线
2022年西南石油大学软件工程专业《计算机组成原理》科目期末试卷 B（有答案） 一、选择题 1、某机器的主存储器共32KB，由16片16K×l位（内部采用128×128存储阵列）的DRAM芯片字和位同时扩展构成。若采用集中式刷新方式，且刷新周期为2ms，那么所有存储单元刷新一遍需要（）个存储周期。 A.128 B.256 C.1024 D.16384 2、采用八体并行低位交叉存储器，设每个体的存储容量为32K×16位，存储周期为400ns，下述说法中正确的是（）。 A.在400ns内，存储器可向CPU提供2位二进制信息 B.在l00ns内，每个体可向CPU提供27位二进制信息 C.在400ns内，存储器可向CPU提供2位二进制信息 D.在100ns内，每个体可向CPU提供2位二进制信息 3、某计算机主频为1.2GHz，其指令分为4类，它们在基准程序中所占比例及CPI如下表所示。该机的 MIPS数是（）。 A.100 B.200 C.400 D.600 4、指令寄存器的位数取决（）。 A.存储器的容量 B.指令字长 C.机器字长人 D.存储字长
5、计算机硬件能够直接执行的是（）。 1.机器语言程序IⅡ.汇编语言程序Ⅲ.硬件描述语言程序入 A.仅I B.仅I、Ⅱ C.仅I、Ⅲ D. I、Ⅱ 、Ⅲ 6、在链式查询方式下，若有N个设备，则（）。 A.只需一条总线请求线 B.需要N条总线请求线 C.视情况而定，可能一条，也可能N条 D.以上说法都不对 7、系统总线中的数据线、地址线、控制线是根据（）来划分的。 A.总线所处的位置 B.总线的传输方向 C.总线传输的内容 D.总线的材料 8、指令从流水线开始建立时执行，设指令流水线把一条指令分为取指、分析、执行三部分，且三部分的时间分别是2ns、2ns、Ins，则100条指令全部执行完毕需要（）。 A.163ns B.183ns C.193ns D.203ns 9、微程序控制器中，机器指令与微指令的关系是（）。 A.一条机器指令由一条微指令来执行 B.一条机器指令由一段用微指令编成的微程序来解释执行 C.一段机器指令组成的程序可由一个微程序来执行 D.每一条微指令由一条机器指令来解释执行
2022年福州大学软件工程专业《计算机组成原理》科目期末试卷B （有答案） 一、选择题 1、下列关于虚拟存储器的说法，错误的是（）。 A.虚拟存储器利用了局部性原理 B.页式虚拟存储器的页面如果很小，主存中存放的页面数较多，导致缺页频率较低，换页次数减少，可以提升操作速度 C.页式虚拟存储器的页面如果很大，主存中存放的页面数较少，导致页面调度频率较高，换页次数增加，降低操作速度 D.段式虚拟存储器中，段具有逻辑独立性，易于实现程序的编译、管理和保护，也便于多道程序共享 2、对36位虚拟地址的页式虚拟存储系统，每页8KB，每个页表项为32位，页表的总容量为（）。 A.1MB B.4MB C.8MB D.32MB 3、CPU中的译码器要用（）。 A.地址译码人 B.指令译码 C.数据译码1 D.控制信号译码 4、在计算机系统中，作为硬件与应用软件之间的界面是（）。 A.操作系统 B.编译程序 C.指令系统 D.以上都不是
5、假定机器M的时钟频率为200MHz，程序P在机器M上的执行时间为12s。对P优 化时，将其所有乘4指令都换成了一条左移两位的指令，得到优化后的程序P。若在M 上乘法指令的CPl为102，左移指令的CPl为z，P的执行时间是P”执行时间的1.2倍，则P中的乘法指令条数为（）。 A.200万 B.400万 C.800万 D.1600万 6、总线的半同步通信方式是（）。 A.既不采用时钟信号，也不采用握手信号 B.只采用时钟信号，不采用握手信号 C.不采用时钟信号，只采用握手信号 D.既采用时钟信号，又采用握手信号 7、总线按连接部件不同可分为（）。 A.片内总线、系统总线、通信总线 B.数据总线、地址总线、控制总线 C.主存总线I/O总线、DMA总线 D.ISA总线、VESA总线、PCI总线 8、流水线计算机中，下列语句发生的数据相关类型是（）。 ADD R1，R2，R3；（R2）+（R3）→RI ADD R4，R1，R5；（R1）+（R5）R4 A.写后写 B.读后写 C.写后读 D.读后读 9、指令从流水线开始建立时执行，设指令由取指、分析、执行3个子部件完成，并且， 每个子部件的时间均为At，若采用常规标量单流水线处理器（即处理器的度为1），连续执行12条指令，共需（）。
2022年北京工商大学软件工程专业《计算机组成原理》科目期末试卷 B（有答案） 一、选择题 1、某计算机主存按字节编址，由4个64M×8位的DRAM芯片采用交叉编址方式构成，并与宽度为32位的存储器总线相连，主存每次最多读写32位数据。若double型变量x 的主存地址为80400lAH，则读取x需要的存储周期数是（）。 A.1 B.2 C.3 D.4 2、若单译码方式的地址输入线为6，则译码输出线有（）根，那么双译码方式有输出线（）根。 A.64，16 B.64，32 C.32，16 D.16，64 3、下列部件中，CPU存取速度由慢到快的排列顺序正确的是（）。 A.外存、主存、Cache、寄存器 B.外存、主存、寄存器、Cache C.外存、Cache、寄存器、主存 D.主存、Cache、寄存器、外存 4、（）可区分存储单元中在放的是指令还是数据。 A.存储器 B.运算 C.用户 D.控制器 5、下列选项中，能缩短程序执行时间的措施是（）。 1.提高CPU时钟频率Ⅱ.优化数据通路结构ll.对程序进行编译优化 A.仪I、Ⅱ B.仅I、Ⅲ C.仅Ⅱ、I D.I、Ⅱ、Ⅲ 6、总线的半同步通信方式是（）。
A.既不采用时钟信号，也不采用握手信号 B.只采用时钟信号，不采用握手信号 C.不采用时钟信号，只采用握手信号 D.既采用时钟信号，又采用握手信号 7、在下列各种情况中，最应采用异步传输方式的是（）. A.I/O接口与打印机交换信息 B.CPU与主存交换信息 C.CPU和PCI总线交换信息 D.由统一时序信号控制方式下的设备 8、在取指操作结束后，程序计数器中存放的是（）。 A.当前指令的地址 B.程序中指令的数量 C.下一条指令的地址 D.已经执行指令的计数值 9、微程序控制器中，机器指令与微指令的关系是（）。 A.一条机器指令由一条微指令来执行 B.一条机器指令由一段用微指令编成的微程序来解释执行 C.一段机器指令组成的程序可由一个微程序来执行 D.每一条微指令由一条机器指令来解释执行 10、若磁盘转速为7200r/min，平均寻道时间为8ms，每个磁道包含1000个扇区，则访问一个扇区的平均存取时间大约是（）。
2022年安徽工业大学计算机科学与技术专业《计算机组成原理》科目 期末试卷A（有答案） 一、选择题 1、设存储器容量为32字，字长为64位。模块数m=4，采用低位交叉方式。存储周期 T=200ns，数据总线宽度为64位，总线传输周期r=50ns。该交叉存储器的带宽是（）。 A.32×107bit/s B.8×107bit/s C.73×107bit/s D.18×107bit/s 2、采用指令Cache与数据Cache分离的主要目的是（）。 A.降低Cache的缺失损失 B.提高Cache的命中率 C.降低CPU平均访存时间 D.减少指令流水线资源冲突 3、假定有4个整数用8位补码分别表示：rl=FEH，r2=F2H，r3=90H，r4=F8H，若将 运算结果存放在一个8位寄存器中，则下列运算会发生溢出的是（）。 A.rlxr4 B.r2xr3 C.rlxr4 D.r2xr4 4、关于浮点数在IEEE754标准中的规定，下列说法中错误的是（）。 I.浮点数可以表示正无穷大和负无穷大两个值 Ⅱ.如果需要，也允许使用非格式化的浮点数 Ⅲ.对任何形式的浮点数都要求使用隐藏位技术 IⅣ.对32位浮点数的阶码采用了偏移值为l27的移码表示，尾数用原码表示 5、在C语言程序中，以下程序段最终的f值为（）。 Float f=2.5+1e10；f=f-1e10；
A.2.5 B.250 C.0 D.3.5 6、系统总线中的数据线、地址线、控制线是根据（）来划分的。 A.总线所处的位置 B.总线的传输方向 C.总线传输的内容 D.总线的材料 7、按数据传送格式，总线常被划分为（）。 A.并行总线与串行总线 B.同步总线与异步总线 C.系统总线与外总线 D.存储总线与I /O总线 8、假设基准程序A在某计算机上的运行时间为100s，其中90s为CPU时间，其余为/O 时间。若CPU速度提高50%，V/O速度不变，则运行基准程序A所耗费的时间是（）。 A.55s B.60s C.65 s D.70s 9、在计算机系统中，作为硬件与应用软件之间的界面是（）。 A.操作系统 B.编译程序 C.指令系统 D.以上都不是 10、若每个汉字用16×16的点阵表示，7500个汉字的字库容量是（） A.16KB B.240KB C.320KB D.IMB
2022年南阳师范学院软件工程专业《计算机组成原理》科目期末试卷 B（有答案） 一、选择题 1、主存与Cache间采用全相联映射方式，Cache容量4MB，分为4块，每块lMB，主 存容量256MB。若主存读/写时间为30ms，Cache的读/写时间为3ns，平均读/写时间 为3.27ms，则Cache的命中率为（）。 A.90% B.95% C.97% D.99% 2、某计算机的存储系统由Cache一主存系统构成，Cache的存取周期为10ms，主存的存取周期为50ms。在CPU执行一段程序时，Cache完成存取的次数为4800次，主存 完成的存取次数为200次，该Cache一主存系统的效率是（）。 【注：计算机存取时，同时访问Cache和主存，Cache访问命中，则主存访问失效；Cache访问未命中，则等待主存访问】 A.0.833 B.0.856 C.0.95 8 D.0.862 3、假设基准程序A在某计算机上的运行时间为100s，其中90s为CPU时间，其余为/O 时间。若CPU速度提高50%，V/O速度不变，则运行基准程序A所耗费的时间是（）。 A.55s B.60s C.65 s D.70s 4、计算机（）负责指令译码。 A.算术逻辑单元 B.控制单元（或者操作码译码器） C.存储器电路 D.输入/输出译码电路 5、下列描述中，正确的是（）。 A.控制器能理解、解释并执行所有指令以及存储结果 B.所有数据运算都在CPU的控制器中完成 C.ALU可存放运算结果
D.输入、输出装置以及外界的辅助存储器称为外部设备 6、关于同步控制说法正确的是（）。 A.采用握手信号 B.由统一时序电路控制的方式 C.允许速度差别较大的设备一起接入工作 D.B和C 7、下列关于总线仲裁方式的说法中，正确的有（）。 I.独立请求方式响应时间最快，是以增加处理器开销和增加控制线数为代价的 II.计数器定时查询方式下，有，根总线请求（BR）线和一根设备地址线，若每次计数都从0开始，则设备号小的优先级高 III.链式查询方式对电路故障最敏感 IV.分布式仲裁控制逻辑分散在总线各部件中，不需要中央仲裁器 A.III，IV B. I，III，IV C. I，II，IV D.II，III，IV 8、下列说法中正确的是（）。 A.采用微程序控制器是为了提高速度 B.控制存储器采用高速RAM电路组成 C.微指令计数器决定指令的执行顺序 D.一条微指令放在控制存储器的一个单元中 9、关于通用寄存器，下列说法正确的是（）。 A.可存放指令的寄存器 B.可存放程序状态字的寄存器
2022年武汉华夏理工学院软件工程专业《计算机组成原理》科目期末 试卷B（有答案） 一、选择题 1、若单译码方式的地址输入线为6，则译码输出线有（）根，那么双译码方式有输出线（）根。 A.64，16 B.64，32 C.32，16 D.16，64 2、某存储器容量为64KB，按字节编址，地址4000H~5FFFH为ROM区，其余为RAM 区。若采用8K×4位的SRAM芯片进行设计，则需要该芯片的数量是（）。 A.7 B.8 C.14 D.16 3、已知计算机A的时钟频率为800MHz，假定某程序在计算机A上运行需要12s。现在硬件设计人员想设计计算机B，希望该程序在B上的运行时间能缩短为8s，使用新技术后可使B的时钟频率大幅度提高，但在B上运行该程序所需要的时钟周期数为在A上的 1.5倍。那么，机器B的时钟频率至少应为（）能运到所希望的要求。 A.800MHz B.1.2 GHz C.1.5GHz D.1.8GHz 4、下列关于计算机操作的单位时间的关系中，正确的是（）。 A.时钟周期>指令周期>CPU周期 B.指令周期CPU周期>时钟周期 C.CPU周期>指令周期>时钟周期 D.CPU周期>时钟周期>指令周期 5、某计算机主频为1.2GHz，其指令分为4类，它们在基准程序中所占比例及CPI如下表所示。该机的
MIPS数是（）。 A.100 B.200 C.400 D.600 6、总线按连接部件不同可分为（）。 A.片内总线、系统总线、通信总线 B.数据总线、地址总线、控制总线 C.主存总线I/O总线、DMA总线 D.ISA总线、VESA总线、PCI总线 7、关于总线的叙述，下列说法正确的是（）。 I.总线忙信号由总线控制器建立 II.计数器定时查询方式不需要总线同意信号 III.链式查询、计数器查询、独立请求方式所需控制线路由少到多排序是：链式查询、独立请求方式、计数器查询 A.仅I、III B.仅II，III C.仅III D.仅II 8、下面是段MIPS指令序列： add $a3, $s1, $s0 #R[$t3] ←R[$s1] +R($s0] add $t2, $s0, $s3 #R[$t2]←R[$s0] +R [$s3] Lw $t1,0($t2) #R[$t1] ←M[R[$t2] +0] add $t1, $t1, $t2 #R[$t1] ←R[$t1]+R[$t2] 以上：指令序列中，指令之间发生数据相关？（） A.1和2，2和3 B.1和2，2和4