数电课程各章重点
项目一：
1、什么是数字信号
2、数制、BCD码的转换
3、与门、或门、非门及各种复合门逻辑功能和符号
4、OC门和三态门的符号、特点及应用
5、卡诺图、代数法的化简
6、组合逻辑电路的定义
7、逻辑函数的一般表示形式
8、组合逻辑电路的分析
9、组合逻辑电路的设计（例如：全加器、三人表决器）
项目二:
1、译码器74LS138的功能和应用（尤其是构成函数发生器）
2、数据选择器74LS151的功能和应用（尤其是构成函数发生器）
3、编码器、全加器、数值比较器的功能；
4、抢答器电路的理解；
项目三项目五：
1、触发器的特性和分类
2、掌握RS、JK、D、T触发器的逻辑功能和特性方程
3、掌握同步式、维持阻塞式、边沿式触发器的触发方式
4、会根据给定触发器类型，分析画出触发器输出波形
5、时序逻辑电路的定义和分类
6、时序逻辑电路的分析
7、计数器74LS161的功能和应用（反馈复位法CR和反馈预置法LD构成任意进制计数器）
8、CD4520的功能和应用（构成任意进制计数器）
9、CD4518的功能和应用（构成任意进制计数器）
第一章逻辑代数基础知识要点
一、在时间和数值上均做断续变化的信号，称为数字信号
二、二进制、十进制、十六进制数之间的转换；
A、R进制转换成十进制：按权展开，求和。
（1101.101）
2=1×2
3
+1×2
2
＋0×2
1
＋1×2
＋1×2
-1
＋0×2
-2
＋1×2
-3
(4E6)H= 4⨯162
+14 ⨯16
1
+6 ⨯16
=(1254)D
B、十进制转换成R进制：整数部分除R取余法，小数部分乘R取整法。
C、二进制转换八进制：三位并一位，八进制转换二进制：一位拆三位
D、二进制转换十六进制：四位并一位，十六进制转换二进制：一位拆四位
( 38)10=（ 10 0110 ）2 =( 26 )16=( 46 )8=( 0011 1000 ) 8421BCD =( 0110 1011) 余3BCD 三、8421BCD、5421BCD、余3BCD码、格雷码
8421BCD码
①特点：每位十进制用四位二进制表示,并从高位到低位8 4 2 1即23
、 2
2
、 2
1
、2
属于有权码。
②注意：不允许出现1010～1111这六个代码，十进制没有相应数码，称作伪码。
5421BCD码
①特点：每位十进制用四位二进制表示,并从高位到低位5 4 2 1,属于有权码。
②注意：不允许出现0101、0110、0111、1101、1110、1111，十进制没有相应数码，称作伪码。余3 BCD 码
①特点：它与8421BCD码多出（0011）=3，因此称余3 BCD 码，属于无权码。
②注意：不允许出现 0000、0001、0010、1101、1110、1111，十进制没有相应数码，称作伪码。BCD码间转换
（1001 0011 0101) 8421BCD= (936) 10
(936) 10= (1100 0011 1001) 5421BCD= (1100 0110 1000) 余3BCD
（先转换成十进制数，再转换成对应的码制）
可靠性编码
1.格雷码
①特点:任意两个相邻二进制代码仅有一位不同,它是无权码
2.奇偶校验码
①特点:一个代码由两部分组成:信息位（需要传送的信息本身）和奇偶校验位。
②整个代码中1的总个数为奇数,称为奇校验， 1的总个数为偶数,称为偶校验。用于检错。 四、逻辑代数的基本公式和常用公式、基本规则
逻辑代数的基本公式 逻辑代数常用公式：
吸收律：A AB A =+
消去律：B A B A A +=+ A B A AB =+ 多余项定律：C A AB BC C A AB +=++ 反演定律：B A AB += B A B A ∙=+ B A AB B A B A +=+ 基本规则：反演规则和对偶规则，例1-5
五、逻辑函数的三种表示方法及其互相转换：真值表、逻辑表达式、卡诺图、波形图、逻辑电路图 六、逻辑函数的最小项表示法：最小项的性质； 七、逻辑函数的化简：要求按步骤解答
1、 利用公式法对逻辑函数进行化简
2、 利用卡诺图对逻辑函数化简
3、 具有约束条件的逻辑函数化简
解：利用卡诺图化简逻辑函数 ：Y AB ABC ABC =++
()Y AB C C ABC ABC ABC ABC ABC ABC
=+++=+++
Y AB BC =+
例1.2 利用卡诺图化简逻辑函数 ∑=)107653()(、、、、
m ABCD Y 约束条件为∑8)4210(、、、、m 解：函数Y 的卡诺图如下：
00 01 11 1000011110AB CD
111
×
11××××D B A Y +=
例3
：F ABC ABCD AB AD ABC BC =+++++
第二章 门电路知识要点
一、基本门电路及其逻辑符号
逻辑代数的三种基本运算关系：与、或、非
与非门、或非门、异或门、同或门、与或非门；OC 门、三态门；
（与非门：Y A B =∙）
（或非门：Y A B
=+）
（异或门：Y A B
AB AB =⊕=+）
（同或门：Y=A
B AB AB =+）
（与或非门： Y AB CD =+）
F C AB AD
=++
OC 门（集电极开路的与非门）
OC 门电路在工作时需外接上拉电阻RL 和电源。 多个OC 门串联可以实现“线与”功能。
12F F F AB CD AB CD =⋅=⋅=+
三态门（TS 门）
三态门有三种状态：高电平、低电平；高阻抗
TTL 门电路，在使用时，一般的电源电压5.05±V 。悬空的管脚，相当于接高电平。
CMOS 门电路在使用时，一般的电源电压315+-+V 。闲置输入端不能悬空，对于与门应当接到高电平，对于或门应当接到低电平。
第三章 组合逻辑电路知识要点
一、组合逻辑电路：任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。 二、 逻辑函数表示方法：真值表、卡诺图、状态图、波形图、逻辑表达式
三、
组合逻辑电路的分析方法（按步骤解题）
逻辑功能
真值表化简写出逻辑函数式逻辑图→→→→
例：分析以下电路逻辑功能
1、逐级写表达式：1F A B =∙ 2F B C =∙
2、12F F F A B B C =+=∙+∙
3、根据表达式填真值表 四、
组合逻辑电路的设计
例：某培训班进行结业考试。有三名评判员，两名为副评判员。在评判时，按照少数服从多数原则，有两个货两个以上评判员同意，即通过。试用与非门构成逻辑电路实现此评判规定。
解：1）、根据要求，设定三个输入变量A 、B 、C
A 表示主裁判 ；
B 、
C 表示副裁判；“1”表示认为合格；“0”表示认为不合格。 设定输出变量Z ；1 表示考试通过，0表示不通过 2）、列写真值表
Z ABC ABC ABC ABC =+++
Z AB AC BC =++
3)、 依据所选器件类型，进行函数表达式变换，并画出逻辑电路图。
Z AB AC BC =∙∙
五、若干常用组合逻辑电路
4位数值比较器（74LS85）
二－十进制（BCD）优先编码器74LS147
注意：输入：逻辑0(低电平）有效；输出：反码输出
74LS138（3线-8线译码器）
G 1,A
G 2，
B G 2控制信号，EN=1，译码器处于工作状态。EN=0 ，译码器处于禁止状态。
即74LS138进行译码工作时，必须使EN=1；此时：G 1=1, A G 2=0，B G 2=0 74LS151（8 选 1 数据选择器）
使能端低电平有效
全加器（74LS283）比较器（74LS85）（真值表分析）
例：如图所示电路，74LS283为四位全加器，74LS85为四位数值比较器。拨动逻辑开关K1-K8，试分析在下列五种情况下，LED1、LED2、LED3、LED4发光情况。 （1）当K8K7K6K5=1000，K4K3K2K1=0011；____ _发亮； （2）当K8K7K6K5=0110，K4K3K2K1=0010；___________发亮； （3）当K8K7K6K5=0011，K4K3K2K1=1100；___________发亮； （4）当K8K7K6K5=1000，K4K3K2K1=1110；___ ___发亮； （5）当K8K7K6K5=1111，K4K3K2K1=1100；___ ___发亮；
选通控制端
— S 0
12701210120A A A D A A A D A A A D Y +⋅⋅⋅++=，选择器被禁止
时当 1 =S ）
，选择器被选中（使能时当 0 =S 1
0==Y Y
译码器（74LS138）（真值表分析）（74LS138在使用过程中，1231,0,0S S S ===） 试设计一个三位多数表决电路，用译码器74LS138实现 解：1. 逻辑定义
设A 、B 、C 为三个输入变量，Y 为输出变量。逻辑1表示同意，逻辑0表示不同意，输出变量Y=1表示事件成立，逻辑0表示事件不成立。 2. 根据题意列出真值表
A
B C Y 00000000000000001111
1111
1111
1111
3. 经化简函数Y 的最简与或式为：AC BC AB Y ++=
4. 用门电路与非门实现
函数Y 的与非—与非表达式为：AC BC
AB Y = 逻辑图如下：
Y
5. 用3—8译码器74LS138实现
由于74LS138为低电平译码，故有i i Y m = 由真值表得出Y 的最小项表示法为： 7653m m m m Y +++= 7653m m m m ⋅⋅⋅= 7653Y Y Y Y ⋅⋅⋅= 用74LS138实现的逻辑图如下：
B C 10
优先编码器（74LS147）显示译码器（CD4511）
例：如图所示，当74LS147输入信号1~9IN IN 为111000101时, 试问74LS147输出信号DCBA 是 ,数码管显示数字是___________________。（注；74LS147为十线-四线高位优先编码器，74LS04为六反相器， CD4511为七段显示译码/驱动器）
8段数码管共有两类，共阴极和共阳极。
共阴极：提供高电平，驱动数码管显示；共阳极：提供低电平，驱动数码管显示。
触发器知识要点
一、触发器：能储存一位二进制信号的单元
二、触发器分类：功能分：RS 触发器、JK 触发器、D 触发器、T 触发器、T'触发器 触发方式分：基本RS 触发器、电平触发器、边沿触发器、主从触发器 三、各类触发器框图、功能表和特性方程
RS 触发器：n n Q R S Q +=+1（SR=0） （R=S=0 1n n Q Q +=“保持”；R=0,S=1 10n Q +=“置0”
R=1,S=0 11n Q += “置1”； R=S=1 状态不定）
JK 触发器： n n n Q K Q J Q +=+1 （J=K=0 1n n Q Q +=“保持”；J=0,K=1 10n Q +=“置0”
J=1,K=0 11n Q += “置1”； J=K=1 1n n Q Q +=“翻转”）
D 触发器： D Q n =+1
T 触发器： n n n Q T Q T Q +=+1 T'触发器： n n Q Q =+1
(教材P151)
四、
各类触发器动作特点及波形图画法
基本RS 触发器：S D 、R D 每一变化对输出均产生影响
时钟控制RS 触发器：在CP 高电平期间R 、S 变化对输出有影响
T'触发器：Q 是CP 的二分频
边沿触发器：触发器的次态仅取决于CP （上升沿/下降沿）到达时输入信号状态。
无圈，上升沿触发
有圈下降沿触发
1、维持阻塞型D 触发器及其CP 、D 的波形如图所示。 试对应画出Q 的波形。触发器初始状态为0。
2、边沿JK 触发器及其CP 、J 、K 的波形见图。试对应画出Q 的波形。 触发器初始状态为0。
3、试画出如图所示电路（TTL 型）输出端1Q 、2Q 对应CP 的波形图，设触发器初始状态为0。
时序逻辑电路知识要点
一、时序逻辑电路的组成特点：任一时刻的输出信号不仅取决于该时刻的输入信号，还和电路原状态有关。时序逻辑电路由组合逻辑电路和存储电路组成。
按是否有记忆功能，可以将数字电路分为“组合逻辑电路”、“时序逻辑电路”。 时序电路按照输出信号的特点，可分为摩尔型时序电路和米莱型时序电路 二、同步时序逻辑电路的分析方法（按步骤解题）
逻辑图→判断电路类型→写出驱动方程→写出状态方程→写出输出方程→画出状态转换图
试分析如图P4.15同步时序逻辑电路，并写出分析过程。
图P4.15
解：（1）写出驱动方程
n
n Q K Q J 2
020==
n
n Q K Q J 0
101==
n
n n Q K Q Q J 2
2102==
（2）写出状态方程
n n n n n Q Q Q Q Q 020210+=+，n n n n n Q Q Q Q Q 101011+=+，n n n n Q Q Q Q 21012=+
（4）画出状态转换图
（5）自启动校验，能够自启动
（6）结论：具有自启动能力的同步五进制加法计数器。
1. 集成计数器框图及功能表的理解
4位二进制同步加计数器CD4520；掌握利用CD4520构成6进制、8进制、10进制、12进制、24进制、60进制。
4位同步二进制计数器74LS161：异步清0（低电平），同步置数，CP 上升沿计数，功能表
4位同步十进制计数器74LS160：同74LS161
同步十六进制加/减计数器74LS191：无清0端，只有异步预置端，功能表
ET
EP Q 0 Q 1 Q 2 Q 3
(b) 逻辑功能示意图
(a) 引脚排列图
V CC C Q 0 Q 1 Q 2 Q 3 ET LD
D 0 1 2 3
R D D 0 D 1 D 2 D 3 C
LD
双时钟同步十六进制加减计数器74LS193：有二个时钟CP，CPD，异步置0（H），异步预置（L）2．用集成计数器组成任意进制计数器的方法
复位法：集成计数器有清零端，则可控制清零端来改变计数长度。
如果是异步清零端，则N进制计数器可用第N个状态译码产生控制信号控制清零端，如果是同步清零，则用第N-1个状态译码产生控制信号，产生控制信号时应注意清零端时高电平还是低电平。
置位法：控制预置端来改变计数长度。
如果异步预置，则用第N个状态译码产生控制信号
如果同步预置，则用第N-1个状态译码产生控制信号，也应注意预置端是高电平还是低电平。CD4520:反馈复位法：
六进制七进制十进制
六十进制
74LS161
反馈复位法（异步清零）异步清零端，N进制计数器可用第N个状态译码产生控制信号控制清零端，十进制六进制十二进制
同步预置法：同步预置，则用第N-1个状态译码产生控制信号，也应注意预置端是高电平还是低电平。
11进制7进制13进制
三、寄存器
1、在数字电路中，用来存放一组二进制数据或代码的电路称为寄存器。
2、寄存器具有三方面功能：1.数码能存入，
2.数码能记住，
3.数码能取出
3、一个触发器可以存储 1 位二进制代码，存放n 位二进制代码的寄存器，需用n 个触发器来构成。
4、数码寄存器：数据的输入、输出均为并行方式
5、移位寄存器：将寄存器所存各位数据，在每个移位脉冲的作用下，向左或向右移动一位。根据移位
方向，常把它分成左移寄存器、右移寄存器和双向移位寄存器
《数字电路》复习纲要A 一、单项选择题 1、一位十六进制数可以用（）位二进制数来表示。 A. 1 B. 2 C. 4 D. 16 2、A+BC=（）。 A. A+B B. A+C C.（A+B）（A+C） D. B+C 3、一个8选1数据选择器的数据输入端有（）个。 A. 2 B. 3 C. 4 D. 8 4、在下列逻辑电路中，不是组合逻辑电路的有（）。 A. 译码器 B. 编码器 C. 全加器 D. 寄存器 5、为实现将JK触发器转换为D触发器，应使（）。 A. J=D,K=D B. K=D,J=D C. J=K=D D. J=K=D 6、把一个五进制计数器与一个四进制计数器串联可得到（）进制计数器。 A. 4 B. 5 C. 9 D. 20 7、数字电路是工作在数字信号下的电子电路，其数字信号特点是（）。 A. 时间和数量上都是离散的 B. 时间离散，数量上连续 C. 时间连续，数量上离散 D. 时间和数量都是连续 8、下列电路中，属于脉冲产生电路的是（）。 A. 单稳态触发器 B. 多谐振荡器 C. 施密特触发器 D. 编码器 9、对于同步时序电路而言，（）。 A. 电路由同一种类型触发器构成 B. 电路中触发器必须具有复位功能 C. 电路中各触发器由同一时钟触发 D. 以上说法都不对 10、对于一个逻辑函数，下列说法正确的是（）。 A. 最小和逻辑表达式肯定唯一 B．最小积逻辑表达式肯定唯一 C．最小和肯定和最小积一样简单 D．完全和逻辑表达式肯定唯一 二、多项选择题 1、逻辑函数的表示方法中具有唯一性的是（）。 A. 真值表 B. 表达式 C. 逻辑图 D. 卡诺图 2、以下电路中可以实现“线与”功能的有（）。 A. 与非门 B. 三态输出门 C. 集电极开路门 D. 漏极开路门 第 1 页共3 页
数电课程各章重点 项目一： 1、什么是数字信号 2、数制、BCD码的转换 3、与门、或门、非门及各种复合门逻辑功能和符号 4、OC门和三态门的符号、特点及应用 5、卡诺图、代数法的化简 6、组合逻辑电路的定义 7、逻辑函数的一般表示形式 8、组合逻辑电路的分析 9、组合逻辑电路的设计（例如：全加器、三人表决器） 项目二: 1、译码器74LS138的功能和应用（尤其是构成函数发生器） 2、数据选择器74LS151的功能和应用（尤其是构成函数发生器） 3、编码器、全加器、数值比较器的功能； 4、抢答器电路的理解； 项目三项目五： 1、触发器的特性和分类 2、掌握RS、JK、D、T触发器的逻辑功能和特性方程 3、掌握同步式、维持阻塞式、边沿式触发器的触发方式 4、会根据给定触发器类型，分析画出触发器输出波形 5、时序逻辑电路的定义和分类 6、时序逻辑电路的分析 7、计数器74LS161的功能和应用（反馈复位法CR和反馈预置法LD构成任意进制计数器） 8、CD4520的功能和应用（构成任意进制计数器） 9、CD4518的功能和应用（构成任意进制计数器）
第一章逻辑代数基础知识要点 一、在时间和数值上均做断续变化的信号，称为数字信号 二、二进制、十进制、十六进制数之间的转换； A、R进制转换成十进制：按权展开，求和。 （1101.101） 2=1×2 3 +1×2 2 ＋0×2 1 ＋1×2 ＋1×2 -1 ＋0×2 -2 ＋1×2 -3 (4E6)H= 4⨯162 +14 ⨯16 1 +6 ⨯16 =(1254)D B、十进制转换成R进制：整数部分除R取余法，小数部分乘R取整法。 C、二进制转换八进制：三位并一位，八进制转换二进制：一位拆三位 D、二进制转换十六进制：四位并一位，十六进制转换二进制：一位拆四位 ( 38)10=（ 10 0110 ）2 =( 26 )16=( 46 )8=( 0011 1000 ) 8421BCD =( 0110 1011) 余3BCD 三、8421BCD、5421BCD、余3BCD码、格雷码 8421BCD码 ①特点：每位十进制用四位二进制表示,并从高位到低位8 4 2 1即23 、 2 2 、 2 1 、2 属于有权码。 ②注意：不允许出现1010～1111这六个代码，十进制没有相应数码，称作伪码。 5421BCD码 ①特点：每位十进制用四位二进制表示,并从高位到低位5 4 2 1,属于有权码。 ②注意：不允许出现0101、0110、0111、1101、1110、1111，十进制没有相应数码，称作伪码。余3 BCD 码 ①特点：它与8421BCD码多出（0011）=3，因此称余3 BCD 码，属于无权码。 ②注意：不允许出现 0000、0001、0010、1101、1110、1111，十进制没有相应数码，称作伪码。BCD码间转换 （1001 0011 0101) 8421BCD= (936) 10 (936) 10= (1100 0011 1001) 5421BCD= (1100 0110 1000) 余3BCD （先转换成十进制数，再转换成对应的码制） 可靠性编码 1.格雷码 ①特点:任意两个相邻二进制代码仅有一位不同,它是无权码 2.奇偶校验码
数字电路复习题 （注意：以下题目是作为练习和考试题型而设，不是考题，大家必须融会贯通，举一反三。 ） 1逻辑电路可以分为 _组合逻辑电路_电路和_时序逻辑电路 _电路。 2、数字电路的基本单元电路是_门电路_和_触发器_。 3、数字电路的分析工具是 _逻辑代数（布尔代数）_。 4、（50.375）io = （110010.011）2 = （32.6）16 5、3F4H = （0001000000010010 ）8421BCD 6、数字电路中的最基本的逻辑运算有_与_、_或_、_非一。 7、逻辑真值表是表示数字电路_输入和输出_之间逻辑关系的表格。 8、正逻辑的与门等效于负逻辑的—或门_。 9、表示逻辑函数的4种方法是_真值表_、_表达式、—卡诺图_、_逻辑电路图_。 其中形式惟一的是 _真值表_。 10、对于变量的一组取值，全体最小项之和为_____ 1 _____ 。 11、对于任意一个最小项，只有一组变量的取值使其值为_1_，而在变量取其他各组值时 这个最小项的取值都是 ____ 0 ____ 。 12、对于变量的任一组取值，任意两个最小项之积为0。 13、与最小项ABC相邻的最小项有ABC、ABC、ABC。 14、组合逻辑电路的特点是 _输出端的状态只由同一时刻输入端的状态所决定，而与先前的 状态没有关系（或输出与输入之间没有反馈延迟通路；电路中不含记忆元件）。 15、按电路的功能分，触发器可以分为_RS、—JK、D_、_T_、T '。 16、时序电路可分为—同步时序逻辑电路_和_异步时序逻辑电路_两种工作方式。 17、描述时序电路逻辑功能的方法有逻辑方程组（含_驱动方程_、_输出方程_、 状态方程）、状态图、状态表、时序图。 18、（251）10 = （11111011）2 = （FB）16 19、全体最小项之和为 1 _。 20、按照使用功能来分，半导体存储器可分为RAM和—ROM。 21、RAM可分为—动态RAM和静态RAM。 22、存储器以_字_为单位组织内部结构，1个字含有_若干一个存储单元。1个字中所含的位数（即存储单元的个数）称为字长。字数与字长的乘积表示存储器的_容量一。字数决定_存储器的地址线的颗数_，字长决定_存储器的数据线的颗数_。
第一章 逻辑代数基础 一、本章知识点 1．数制及不同数制间的转换 熟练掌握各种不同数制之间的互相转换。 2．码制 定义、码的表示方法 BCD 码的定义，常用BCD 码特点及表示十进制数的方法。 逻辑代数的基本公式和常用公式 掌握逻辑代数的基本公式和常用公式。 3．逻辑代数的三个基本定理 定义，应用 6．逻辑函数的表示方法及相互转换 7．逻辑函数最小项之和的标准形式 8．逻辑函数的化简 公式法化简逻辑函数 卡诺图法化简逻辑函数的基本原理及化简方法 二、例题 1.1 数制转换 1. (46.125)10= ( 101110.001 )2 =( 56.1 )8=( 2E.2 )16 2. (1 3.A)16=( 00010011.1010 )2=( 19.625 )10 3. (10011.1)2=( 23.4 )8=( 19.5 )10 1.4 分别求下列函数的对偶式Y ‘和反函数Y 1. D C B A Y ++=)( D C B A Y ?+?=)(' D C B A Y ?+?=)( 2. D A C B A Y ++= )()('D A C B A Y +??+= D C B A Y ?+?=)(
1.5 求下列函数的与非-与非式。 1. B A AB Y += B A AB Y ?= 1.6 将下列函数展成最小项之和的标准形式 1. Y=C B B A ?+? C B A C B A C B A C B A C B A C B A C B A A A C B C C B A Y ??+??+??=??+??+??+??=+??++??=)()(2. Q R S Y += SRQ Q SR Q R S Q R S Q R S S S Q R Q Q R R S Q R S Y ++++=++++=+=)())(( 1.7 用公式法化简下列函数 1. C AB C B BC A AC C B A Y +++=),,( C C AB C C AB B B A A C C AB C B BC A AC C B A Y =+=+++=+++=)(),,( 2. D D C C B C A AB Y ++++= 1 1)()()(=++=++++=++++=++++=D C D C B A AB D C C B C A AB D D C C B C A AB Y 1.8 用卡诺图化简下列逻辑函数 1. ∑=)15,14,13,12,11,10,6,5,4,2(),,,(m D C B A Y D C AC C B Y ++=
（一）填空题 1．（0011101）2=（）10= （）16=（）8421BCD。 2．Y=A（B+C）+CD的对偶式是Y’= 。 3．逻辑代数的三个重要规则是、、。 4.化简逻辑函数的常用方法有和。 5．图形法化简逻辑函数，合并最小项的个数必须符合__________个的规则。 6．.F=A B+B C+AC的标准与或式（即最小项表达式）为__________________。 7．逻辑函数的四种表示方法是、、、。 8．最基本的逻辑门电路有、和。 9．根据逻辑功能和结构特点的不同，数字电路可分为两大类：和电路。 10．组合电路没有功能，因此，它是由组成。 11．组合逻辑电路的分析，目的是由求出对应的，列出它的，最后说明该电路的。 12．造成逻辑电路竞争冒险的原因是；组合逻辑电路中的冒险现象从波形上可分为和。它们仅在电路的输入信号状态改变时，在电路的输出端出现毛刺，而不会破坏信号的。 13.消除竞争冒险现象三种方法是___________、和。 14．将输入信号编成二进制代码的电路称为______________ ，将二进制代码翻译成对应的输入信号的电路称为______________ 。 15．全加器是实现两个一位二进制数和来自____________信号三数相加的运算电路。 16．时序逻辑电路的特点是输出不仅取决于当时的状态，而且还与电路的状态有关，电路中必须包含有记忆功能的电路。 17．一个触发器可以存放位二进制数。 18．主从RS触发器由两个____________RS触发器和一个反相器组成。 19．74LS138是三线一一八线译码器，译码输出为低电平有效，若输入A 2A1A0＝100时，输出Y7Y 6 Y5Y4Y 3 Y2Y1Y0＝。 20．同步(钟控)RS触发器的特性方程为Q n+1=_ __________；约束方程 为。 21．下图所示电路中，Y1＝；Y2＝。
第一章数制与码一、填空题 1.十进制数（30. 25） 10的等值十六进制数是（） 16 ，等值二进制数（）2。 2.欲对100个对象进行二进制编码，则至少需要（）位二进制数。 3.二进制数为（1101. 101） 2 的等值十六进制数是（）16。 4.十六进制数（F6. A） 16 的等值八进制数是（）8。 5.十进制（57） 10 的8421BCD码是（）8421BCD，格雷BCD码是（） BCD。 6.若[x] 原=[x] 反 =[x] 补 ，则此数是（）数。 7.二进制数000000~111111能代表（）个十进制整数。 8.数字信号的特点是在（）上和（）上都是断续变化的，其高电平和低电平常用（）和（）来表示。 9.常用的BCD码有（）、（）、（）等，常用的可靠性代码有（）、（）等。 10.PN结具有单向导电性。正向偏置时，多子以（）运动为主，形成正向 电流；反向偏置时，少子（）运动形成反向饱电流。 11.双极型晶体三极管输出特性曲线的三个工作区是放大区、（）、（）。 12.三极管有NPN和PNP两种类型，当它工作在放大状态时，发射结（），集电 结（）；NPN型三极管的基区是（）型半导体，集电区和发射区是（）型半 导体。 13.当PN结外加正向电压时，PN结中的多子（）形成较大的正向电流。 14.NPN型晶体三极管工作在饱和状态时，其发射结和集电结的外加电压分别处于 （）偏置和（）偏置。 15.二进制数A=1011010；B=10111，则A-B=（）。 16.十进制数211转换成二进制数是（）2；十六进制数是（）16。 17.有一数码10010011，作为自然二进制数时，它相当于十进制数（），作为 8421BCD码时，它相当于十进制数（）。 18.将十进制数45转换成8421码可得（）。 19.十进制数238转换成二进制数是（）；十六进制数是（）。
数字电路复习题 Company number：【WTUT-WT88Y-W8BBGB-BWYTT-19998】
单项选择题 1.下列表示与十六进制(AA) H 等值的数是（ C ）。 A (160) 10 B (276) 8 2 D (251) 8 2. 如图1所示TTL门电路，F(A,B)的逻辑为（ A ）。 =A⊕B =A B =AB =A+B 图1 3. 逻辑电路如右图，函数式为（ A ）。 A、F=AB+C； B、F=AB+C； C、F=C AB+； D、F=A+BC 图2 个变量可以构成（ C）个最小项。 5．已知逻辑函数C B C A AB Y+ + =与其相等的函数为（ D ）。 A. AB B.C A AB+ C. C B AB+ D. C AB+ 6. 采用OC门主要解决了( B ) A．TTL与非门不能相与的问题 B. TTL与非门不能线与的问题 C. TTL与非门不能相或的问题 D. TTL与非门不能相加的问题 7．八路数据选择器,其地址输入(选择控制)端有( C )个。 A. 1 B. 2 C. 3 D. 8 8. 只能按地址读出信息，而不能写入信息的存储器为（ B ）。 9．单稳态触发器的输出状态有（ A ）。 A、一个稳态、一个暂态 B、两个稳态 C、只有一个稳态 D、没有稳态 10．T触发器，在T=1时，加上时钟脉冲，则触发器 ( B )。A．保持原态 B. 翻转 C.置1 D. 置0 填空题 1．将八进制(123) 8数转换为等值的十六进制数是___（53）H____________。 B F F
2．写出二进制数（-1001） 2 的原码和补码_______11001____、 _10111___________。 3．集电极开路门的输出端____可以_____直接相连，以实现线与逻辑关系。4．存储容量为4K×8位的RAM存储器，其地址线为___12________条、数据线为_________8___条。 5．两输入同或门输入为01时，则输出为___0__________。 6．组合逻辑电路的输出只与当时的____当前_________状态有关，而与电路_________之前_____的输入状态无关。它的基本单元电路是___逻辑门 ____________。 7.常用逻辑门电路的真值表如表1所示，则 F 1、F 2 、F 3 分别属于何种常用逻 辑门。 F1_____同或门____________ ；2____与非门____________ ； F3______或门____________ 。 8．A/D转换是将模拟信号转换为数字信号，转换过程有__采样 ______________,___保持____________,___量化__________,_____编码 __________。 9．在一个CP脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的__空翻___________，触发方式为_____边沿_________式或_____主从__________式的触发器不会出现这种现象。 三、解答题 1．（1）化简函数C B ABCD D BC ABD D ABC D) C, B, F(A,+ + + + =； （2）用卡诺图化简逻辑函数L=AB C+AB+A C+B C+C+CD。 F(A,B,C,D)=AB+BC’+BD’ F（A,B,C,D）=AB’+C’+D 2．分析如图3所示电路，写出其真值表和最简表达式。 L1=A’B’ L2=A’B L3=A B’ L4=A B 图3 单项选择题
数字电路第5章习题答案 数字电路第5章习题答案 数字电路是计算机科学中的重要基础课程，它涉及到数字信号的处理和逻辑电路的设计。第5章是数字电路课程中的重要章节，主要讲解了组合逻辑电路的设计和分析。本文将为大家提供数字电路第5章习题的答案，并对其中的一些关键概念进行解释和讨论。 1. 设计一个4位全加器电路。 答案：一个4位全加器电路由4个单独的全加器组成。每个全加器由两个半加器和一个或门组成。半加器用于计算两个输入位的和和进位，而或门用于计算进位的输出。将4个全加器连接起来，可以实现一个4位全加器电路。 2. 给定一个3位二进制加法器，设计一个4位二进制加法器。 答案：为了设计一个4位二进制加法器，我们可以将3位二进制加法器复制一次，并添加一个额外的全加器来处理最高位的进位。这个额外的全加器将前面三个全加器的进位输出和最高位的输入相加。 3. 解释什么是多路选择器(MUX)。 答案：多路选择器(MUX)是一种逻辑电路，它有多个输入和一个输出。它根据选择信号来选择其中一个输入作为输出。一个2输入的MUX有一个选择信号和两个数据输入，而一个4输入的MUX有两个选择信号和四个数据输入。选择信号的二进制编码决定了哪个输入被选择作为输出。 4. 设计一个2位4选1多路选择器。 答案：一个2位4选1多路选择器有两个选择信号和四个数据输入。我们可以使用两个2输入的MUX来实现它。首先，我们将选择信号的第一个位连接到
两个2输入MUX的选择信号上。然后，将数据输入的第一个和第二个连接到第一个2输入MUX的数据输入上，将数据输入的第三个和第四个连接到第二个2输入MUX的数据输入上。最后，将两个2输入MUX的输出连接到一个2输入的MUX的数据输入上，将选择信号的第二个位连接到这个2输入MUX的选择信号上。 5. 解释什么是时序电路。 答案：时序电路是一种数字电路，它的输出不仅依赖于当前的输入，还依赖于过去的输入和内部状态。时序电路包括触发器和计数器等元件。触发器用于存储和传输数据，而计数器用于计数和生成时序信号。 这些是数字电路第5章习题的答案和相关概念的解释。数字电路是计算机科学中的重要基础，它为我们理解计算机的工作原理和设计逻辑电路提供了基础。通过学习和实践，我们可以逐渐掌握数字电路的设计和分析技巧，并应用到实际的电路设计和计算机系统中。希望这些答案和解释能够帮助大家更好地理解数字电路的知识。
数字电路基础考核试题 一、选择题 1. 二进制数10101转换为十进制数后为（）[单选题] * 2. 逻辑函数式D+D，简化后结果是（）[单选题] * 3. 一位十六进制数可以用二进制数来表示，需要二进制的位数是（）[单选题] * 4. 当决定某个事件的全部条件都具备时，这件事才会发生。这种关系称为（）[单选题]
5. 010*********的8421码为（）[单选题] * 6. 4位二进制数可用十六进制数来表示，需要十六进制的位数是（）[单选题] * 7. 8421BCD码用4位二进制数表示十进制数的位数是（）[单选题] * 8. 在数字电路中，不属于基本逻辑门是（）[单选题] *
9. 如图所示门电路，电路实现的逻辑式Y= [单选题] * 10. 如图所示的波形图表示的逻辑关系是（） [单选题] * 11. 异或门F=A⊕B两输入端A、B中，A=1，则输出端F为（）[单选题] *
12. 下列表所示的真值表完成的逻辑函数式为（） [单选题] * 13. 当A=B=0时，能实现F=1的逻辑运算是（）[单选题] * 14. 八位二进制数能表示十进制数的最大值是（）[单选题] *
15. 将(01101)2转换为十进制数为（）[单选题] * 16. 逻辑函数式Y=A+A，化简后的结果是（）[单选题] * 17. 逻辑函数式Y=EF+E\+F\的逻辑值为（）[单选题] * 18. 以下表达式中符合逻辑运算法则的是（）[单选题] * 19. 当逻辑函数有n个变量时，取值组合有（）[单选题] *
20. 二进制数码为(11101)，则对应的十进制数为（）[单选题] * 21. 下列说法中与BCD码的性质不符的是（）[单选题] * 22. 数字信号和模拟信号的不同之处是（）[单选题] * 23. “与非”运算的结果是逻辑“0”的输入是（）[单选题] *
一、简答题 1、什么是触发器的空翻现象？简述造成空翻现象的原因。 2、简述时序逻辑电路分析的步骤。 3、最小项的性质。 4、组合电路产生竞争冒险的原因及常用的消除竞争冒险的方法。 5、简述时序逻辑电路与组合逻辑电路的异同。 6、简述触发器的基本性质。 7、逻辑函数的表示方法有哪几种？ 8、反演定律和对偶定律（答案见课本27页） 9、计数器的分类
简答题参考答案 1、答：如果在一个时钟脉冲的高电平作用下，触发器的状态发生了两次或两次以上的翻转， 这叫做“空翻”。 由于是电平触发，在CP=1期间，数据输入端如果连续发生变化，触发器也连续随着变化，直到CP由1变0才停止，造成空翻现象的原因是触发器电平触发。 2、答：（1）观察电路，确定电路类型；是同步时序电路还是异步时序电路；是Mealy型时序电路还是Moore型时序电路。 （2）根据电路写出各触发器驱动方程及时钟方程（即各触发器的CP信号表达式，如果是同步时序电路，则可不写时钟方程（因为每个触发器均接同一个脉冲源，来一个时钟脉冲，每个触发器同时变化）。 Q的逻辑（3）将各触发器的驱动方程带入触发器的特性方程，写出各个触发器次态1 n 表达式（即状态方程）。 （4）根据电路写出输出逻辑表达式（输出方程）。 （5）推出时序逻辑电路的状态转换真值表、状态转换图及时序图（又称波形图）。 （6）总结和概括这个时序电路的逻辑功能。 3、答：（1）任何一组变量取值下，只有一个最小项的对应值为1； （2）任何两个不同的最小项的乘积为0； （3）任何一组变量取值下，全体最小项之和为1。 4.答：在组合电路中，当逻辑门有两个互补输入信号同时向相反状态变化时，输出端 可能产生过渡干扰脉冲的现象。常用的消除竞争冒险的方法有：输入端加滤波 电容、加封锁或选通脉冲、修改逻辑设计等。 5、答：时序逻辑电路是一种任意时刻的输出不仅取决于该时刻电路的输入，而且还与电路 过去的输入有关的逻辑电路。因此，时序逻辑电路必须具备输入信号的存储电路，以便此信号在下一时刻其作用。组合逻辑电路在某一时刻的输出只取决于该时刻逻辑电路的输出，与过去的历史情况无关。因此，不需用存储电路记忆过去的输入，只有门电路就可构成。 6、答：每个触发器有两个互非的输出端Q和Q,且有以下两个基本性质： （1）触发器有两个稳定的工作状态 一个是“1”态，即输出端Q=1，Q=0；另一个是“0”态，即输出端Q=0，Q=1。在没有外界信号作用时，触发器维持原有的稳定状态不变。 （2）两个稳定的工作状态相互转变 在外界信号作用下，触发器可以从一个稳定状态翻转为另一个稳定状态。所谓“稳定” 的状态，是指没有外界信号作用时，触发器电路中电流和电压均维持恒定数值。 7、（1）真值表；（2）函数表达式；（3）逻辑电路图；（4）卡诺图。
数字电路试题及答案 Did you work hard today, April 6th, 2022
数字电路试卷及答案 一、单项选择题本大题共20小题,每小题2分,共40分在每小题列出的四个选项中只有一个选项是符合题目要求的,请将正确选项前的字母填在答题卷相应题号处; 1、对于钟控RS 触发器,若要求其输出“0”状态不变,则输入的RS 信号应为 A ; 2、以下各电路中, B 可以产生脉冲定时; A 多谐振荡器 B 单稳态触发器 C 施密特触发器 D 石英晶体多谐振荡器 3、下列逻辑电路中为时序逻辑电路的是 C ; 4、同步时序电路和异步时序电路比较,其差异在于后者 B ; A 没有触发器 B 没有统一的时钟脉冲控制 C 没有稳定状态 D 输出只与内部状态有关 5、当用专用输出结构的PAL 设计时序逻辑电路时,必须还要具备有 A ; 6、能将输出端直接相接完成线与的电路有 C ; 7、TTL 与非门的多余脚悬空等效于 A ; 8、以下哪一条不是消除竟争冒险的措施 B ; 9、主从触发器的触发方式是 D ; 10、组合型PLA 是由 A 构成; A 与门阵列和或门阵列 B 一个计数器 C 一个或阵列 D 一个寄存器 11、下列四个数中,最大的数是 B ; A AF 16 B 8421BCD C 2 D 19810 12、触发器有两个稳态,存储8位二进制信息要 B 个触发器; 13、下列门电路属于双极型的是 A ; 14、用异步I/O 输出结构的PAL 设计逻辑电路,它们相当于 A ; A 组合逻辑电路 B 时序逻辑电路 A RS=X0 B RS=0X C RS=X1 D RS=1X A 变量译码器 B 加法器 C 数码寄存器 D 数据选择器 A 触发器 B 晶体管 C MOS 管 D 电容 A TTL 与门 B 或门 C 三态门 D 三极管非门 A 1 B 0 C Vcc D Vee A 接入滤波电路 B 利用触发器 C 加入选通脉冲 D 修改逻辑设计 A CP=1 B CP 上升沿 C CP 下降沿 D 分两次处理 A 2 B 8 C 16 D 32 A OC 门 B PMOS C NMOS D CMOS
《数字电路》试卷及答案 一、【单项选择题】 ( 本大题共20 小题，每题 2 分，共40 分) 在每题列出的四个选 项中只有一个选项是切合题目要求的，请将正确选项前的字母填在答题卷相应题号处。 1、关于钟控 RS触发器，若要求其输出“ 0”状态不变，则输入的RS信号应为（ A）。 [A] RS=X0[B] RS=0X[C] RS=X1[D] RS=1X 2、以下各电路中，（ B）能够产生脉冲准时。 [A]多谐振荡器[B]单稳态触发器 [C]施密特触发器[D]石英晶体多谐振荡器 3、以下逻辑电路中为时序逻辑电路的是（C）。 [A]变量译码器[B]加法器[C]数码存放器[D]数据选择器 4、同步时序电路和异步时序电路比较，其差别在于后者（B）。 [A]没有触发器[B]没有一致的时钟脉冲控制 [C]没有稳固状态[D]输出只与内部状态相关 5、当用专用输出构造的PAL设计时序逻辑电路时，一定还要具备有（A）。 [A]触发器[B]晶体管[C] MOS 管[D]电容 6、能将输出端直接相接达成线与的电路有（C）。 [A] TTL 与门[B]或门[C]三态门[D]三极管非门 7、 TTL 与非门的剩余脚悬空等效于（A）。 [A] 1[B] 0[C] Vcc[D] Vee 8、以下哪一条不是除去竟争冒险的举措（B）。 [A]接入滤波电路[B]利用触发器[C]加当选通脉冲[D]改正逻辑设计 9、主从触发器的触发方式是（D）。 [A] CP=1[B] CP上涨沿[C] CP 降落沿[D]分两次办理 10、组合型 PLA 是由（ A）组成。 [A]与门阵列和或门阵列[B]一个计数器 [C]一个或阵列[D]一个存放器 11、以下四个数中，最大的数是（B）。 [A] (AF) 16[B] (001010000010)8421BCD [C] (10100000) 2[D] (198) 10 12、触发器有两个稳态，储存8 位二进制信息要（B）个触发器。 [A] 2[B] 8[C] 16[D] 32 13、以下门电路属于双极型的是（A）。 [A] OC 门[B] PMOS[C] NMOS[D] CMOS 14、用异步 I/O 输出构造的 PAL 设计逻辑电路，它们相当于（A）。 [A]组合逻辑电路[B]时序逻辑电路 [C]储存器[D]数模变换器
数字电路期末复习题及答案 一、填空题 1、数字信号的特点是在时间上和幅值上都是断续变化的,其高电平和低电平常用 1 和0 来表示; 2、分析数字电路的主要工具是逻辑代数,数字电路又称作逻辑电路; 3、逻辑代数又称为布尔代数;最基本的逻辑关系有与、或、非三种;常用的几种导出的逻辑运算为与非或非与或非同或异或; 4、逻辑函数的常用表示方法有逻辑表达式真值表逻辑图; 5、逻辑函数F=A B C D+A+B+C+D= 1 ; 6、逻辑函数F=AB A+ + += 0 ; B A B B A 7、O C门称为集电极开路门,多个O C门输出端并联到一起可实现线与功能; 8、T T L与非门电压传输特性曲线分为饱和区、转折区、线性区、截止区; 9、触发器有2个稳态,存储8位二进制信息要8个触发器;10、一个基本R S触发器在正常工作时,它的约束条件是R+S=1,则它不允许输入S=0且R=0的信号; 11、一个基本R S触发器在正常工作时,不允许输入R=S=1的信号,因此它的约束条件是R S=0; 12、在一个C P脉冲作用下,引起触发器两次或多次翻转的现象称为触发器的空翻,触发方式为主从式或边沿式的触发器不会出现这种现象; 13、施密特触发器具有回差现象,又称电压滞后特性；单稳触发器最重 要的参数为脉宽; 14、半导体数码显示器的内部接法有两种形式：共阴接法和共阳接法; 15、对于共阳接法的发光二极管数码显示器,应采用低电平驱动的七段显示译码器; 16、寄存器按照功能不同可分为两类：移位寄存器和数码寄存器; 17、时序逻辑电路按照其触发器是否有统一的时钟控制分为同步时 序电路和异步时序电路; 二、选择题 1、一位十六进制数可以用 C 位二进制数来表示; A.１ B.２ C.４ D. 16 2、十进制数25用8421BCD码表示为 B ; A.10 101 B.0010 0101 C.100101 D.10101 3、以下表达式中符合逻辑运算法则的是D; A.C·C=C2 B.1+1=10 C.0<1 D.A+1=1
第一章 数字逻辑电路基础 一、填空题 1、模拟信号的特点是在 和 上都是 变化的。 2、数字信号的特点是在 和 上都是 变化的。 3、数字电路主要研究 与 信号之间的对应 关系。 4、用二进制数表示文字、符号等信息的过程称为_____________。 5、()11011(2= 10)，()1110110(2= 8)，()21(10= 2)。 6、()101010(2= 10)，()74(8= 2)，()7(16=D 2)。 7、最基本的三种逻辑运算是 、 、 。 8、逻辑函数常用的表示方法有 、 和 。 9、任何一个逻辑函数的 是唯一的，但是它的 可有不同的形式，逻辑函数的各种表示方法在本质上是 的，可以互换。 10、写出下面逻辑图所表示的逻辑函数Y= 。 11、写出下面逻辑图所表示的逻辑函数Y= 。
12半导体二极管具有 性，可作为开关元件。 13、半导体二极管 时，相当于短路； 时，相当于开路。 14、半导体三极管作为开关元件时工作在 状态和 状态。 二、判断题 1、十进制数74转换为8421BCD 码应当是BCD 8421)01110100(。（） 2、二进制只可以用来表示数字，不可以用来表示文字和符号等。（） 3、十进制转换为二进制的时候，整数部分和小数部分都要采用除2取余法。（） 4、若两个函数相等，则它们的真值表一定相同；反之，若两个函数的真值表完全相同，则这两个函数未必相等。（） 5、证明两个函数是否相等，只要比较它们的真值表是否相同即可。（） 6、在逻辑函数表达式中，如果一个乘积项包含的输入变量最少，那么该乘积项叫做最小项。（） 7、当决定一件事情的所有条件全部具备时，这件事情才发生，这样的逻辑关系称为非。（） 8、在全部输入是“0”的情况下，函数B A Y +=运算的结果是逻辑“0”。（ ）
数字电路复习题 （选择、填空、判断）第一章数制与码制 选择题 1.与十进制数（53）10等值的数为（ A ） A.(100111)2 B.(110101)2 C.(25 )16 D.(33)16 2.十进制数25用8421BCD码表示为（ B ） A.10101 B.00100101 C.11001 D. 3.在下列一组数中，最大数是（ C ） A.(258)10 B.(0)2 C.(103)16 D.(0000)8421BCD 4.十----二进制转换：（）10＝（ C ）2 A. B. C. D. 5.将十进制数35表示为8421BCD码是（ C ） A.100011 B.100011 C.110101 D.1101000 6.将二进制数转换为十进制数是（ B ） A. B. C. D. 7.十——二进制转换：（117）10＝（ A ）2 A.1110101 B.1110110 C.1100101 D.110101 判断题 1.数字信号是离散信号，模拟信号是连续信号。（√） 2.格雷码具有任何相邻码只有一位码元不同的特性。（√） 3.8421码又称BCD码，是十进制代码中最常用的一种。8421码属于恒权码。（√） 4.直接对模拟量进行处理的电子线路称为数字电路。（ X ） 填空题 1.自然界物理量按其变化规律的特点可分为两类，为模拟量和数字量。 2. 数字信号的特点是在时间上和数量上都是离散变化的。 3.(167)10=（）2 =（0001）8421BCD。 4.(193)10=（ C1 ）16 =（ 0001 ）8421BCD。 5.二进制数01011001对应的十六进制数（ 59 ）16 ，表示十进制数是 89 。 6.BCD余3码对应的十进制数 526 ，表示成BCD8421码是 0 。 7. （101101）2 =（ 45 ）10=（ 01000101 ）8421BCD。 第二章逻辑代数基础 选择题 1.在何种输入情况下，“或非”运算的结果是逻辑1。（ C ）
数字电路习题 第一章 一、填空题（每题2分，共42分） 1. （）10=( ) 8421BCD 2. 二进制数（）2转换为八进制数为（ ），转换为十六进制数为（ ）。 3. 24218421)(00111000010110=）（ 4. 108421)( 11010110100=）（ 5. 将（459）10编成（ ）8421BCD 6. 108421)(00111000010110=）（ 7. 54218421)( 1010010100=）（ ？ 8. (1011101) 2=( )10=( )8 9. （201）10 =（ ）2 = （ ）16 10. 10=( )2=( )8 11. 210)( )25.276(= 12. 余3码对应的2421码为（ ）。 13. 810)( )25.76(= 14. （）2=( )10=( )8 15. 八进制（273）8中，它的第三位数2 的位权为（ ）。 16. 十进制数的二进制编码（ ），十六进制编码 ( )。 17. )2=( )8 = ( )16 * 18. （）10=（ ）16=（ ）8421BCD 19. (365) 10=( )2 =( )16 20. (BE) 16=( )10=( )2 21. 210)( )75.436(= 第二章 一、填空题（每题2分，共62分） 1. 异或门如果当作非门使用，应当让其中一个输入端固定接（ ）。 2. 逻辑函数式F=AB+AC 的对偶式为（ ）。 3. 三态门电路的输出有（ ）、（ ）和（ ）3种状态。 4. TTL 与非门多余的输入端应（ ）TTL 或非门多余的输入端应（ ）。
一、判断题（对的打“√”，错的打“×”共20 分） 1、对于多输入端的CMOS与非门，在使用时不用的输入端悬空即可（） 2、TTL与非门的输入端接地时，其输入电流为零（） 3、在TTL门电路输出需要线与连接时，必须使用集电极开路门（） 4、组合逻辑电路中一定含有触发器（） 5、由卡诺图化简法得出的表达式不一定是最简表达式（） 6、基本RS触发器受触发脉冲CP控制（） 7、JK触发器,J=K=1时是计数状态（） 8、译码器是时序逻辑电路（） 9、组成七进制计数器最少需要四个触发器（） 10、施密特触发器的正、负向阈值电压相同（） 一、判断题（对的打“√”，错的打“×”共20 分） 1、对于多输入端的TTL与非门，在使用时不用的输入端悬空即可（） 2、CMOS与非门的输入端接地时，其输入电流为零（） 3、对于低电平有效的“三态与非门”，当控制端E=1时是高阻态（） 4、组合逻辑电路的输出不但和现在的输入有关还和原状态有关（） 5、由公式化简法得出的表达式不一定是最简表达式（） 6、同步RS触发器受触发脉冲CP控制（） 7、JK触发器,当置“1”端S D=0时触发器的状态为“1”（） 8、计数器是时序逻辑电路（） 9、组成十进制计数器最少需要四个触发器（） 10、施密特触发器的正、负向阈值电压不相同（）一选择题 1、在二进制译码器中，若输入有4位代码，则输出有（）信号。 ① 2个②4个③8个④16个 2、在下列电路中，只有（）属于组合逻辑电路。 ①触发器②计数器③数据选择器④寄存器 3、组合逻辑电路的竞争-冒险是由于（）引起的。 ①电路不是最简②电路有多个输出 ③电路中存在延迟④电路使用不同的门电路 4、能实现从多个输入端中选出一路作为输出的电路称为（）。 ①触发器②计数器③数据选择器④译码器 5、能完成两个1位二进制数相加并考虑到低位来的进位的器件称为（） ①编码器②译码器③全加器④半加器 6、只本位数而不考虑低位来的进位的加法称为（） ①全加②半加③全减④半减 7、用代码代表特定信号或将代码赋予特定含义的过程称为（） ①译码②编码③数据选择④奇偶校验 8、把代码的特定含义翻译出来得过程称为（） ①译码②编码③数据选择④奇偶校验 9、如需要判断两个二进制数的大小或相等，可以使用（）电路。 ①译码器②编码器③数据选择器④数据比较器 10、半导体数码管的每个显示线段都是由（）构成的。 ①灯丝②发光二极管③发光三极管④熔丝
注意：为便于书写，非运算符采用’。 一、填空题（20分） 1、十进制编码中，除了8421码以外，还有5421是加权码。而相邻数字的代码之间只有一位二进制状态不同的编码叫做格雷码 2、数字电路中乘法的实现是基于移位和相加。 3、虽有公式AB+A’C+BCD=AB+A’C可实现化简，但常常有必要逻辑式AB+A’C的实现电路采用AB+A’C+BCD形式，原因是避免冒险竞争。 4、逻辑函数的描述方法有：真值表，逻辑函数式，逻辑图，波形图，卡诺图，硬件描述语言。 5、和集电极开路门（简称OC）类似的CMOS器件叫漏极开路门(OD)。 6、相比TTL，CMOS器件，ECL器件速度更快，功耗更高。 7、写出英文缩写的准确中文含义，不得出现任何非汉字。 PROM：可编程只读存储器; TTL：逻辑门电路 DRAM：动态随机存储器; 8、AD转换器原理有很多种，速度最快（最快/快/慢），成本最高的是并行比较型。AD时，采样电压往往不能被特定最小数量单位整除，于是引入了量化误差。 9、555定时器实现单稳态电路，是电平触发，而4528和74LS121是脉冲触发。 10、利用JK触发器J=K=1时输出一个脉冲触发器就翻转一次的特点，可以非常方便的实现计数器电路。 二、化简（20分） 1、Y(A,B,C)=Σ(0,2,4,6) 2、Y(A,B,C,D)=Σ(0,1,2,3,4,6,8,9,10,11,14) =A’B’C’+A’BC’+AB’C’+ABC’ =A’C’(B’+B)+AC’(B’+B) =A’C’+AC’ =C’ 由卡诺图可得：Y(A,B,C,D) =b’+a'd'+cd' 3、Y=AB+AC+CD+D 4、Y=A’BD+AB’C’D’+BCD+(A’B’+C’)(B+D’) =AB+AC+D(C+1) =A’BD+AB’C’D+BCD+A’B’D’+BC’+C’D’ =AB+AC+D =A’(BD+B’D’)+C’D’(A B’+1)+B(CD+C’) =A’+C’D’+BC’+BD
第一章 1.8 (1) 42.5 (2) 25.25 (3) 2.3125 (4) 0.78125 (5)4.125 1.11 (100111001) 8421 (10001011)B (213)O (8B)H (10001101100)EX-3 (100111100)5421 1.17 (1) 010011 010011 (2) 101110 101111 (3) 11001110 10110010 (4) 010111011 010111011 第二章 2.1 （1）A+C (2) C A B A + (3) 1 (4) Z X Z Y + (5) D B A D C A C B ++ 2.4 （1）∑m （1，4，5，6） （2）∑m （0，1，7）
（3）∑m （4，5，10，11，13，14） （4）∑m （0，1，4，5，6，7，8，9，10，11，12，13，14，15） 2.5 (1)∏M(0,2,4,6,7) (2)∏M(1,2,6,7) (3)∏M(10) (4)∏M(4,6,7,9) 2.6 (1)AC B + (2)XY Z + (3)D B D B + (4)Z Y W Z X Y X ++ 2.7 (1) ) )((C B B A ++ (2) ) )((Z Y Z X ++ (3) ))((D B D B ++ (4)))()((Y X X W Z Y +++ 2.8 (1)B A B A + (2)Z WX Z W + (3)YZ X Y X + (4) ①B A BD D A C +++ ②D B A D A AB C +++ *注：卡诺图化简所得的结果并不是唯一的 2.22 (3)B A C A B A C A B A C A F +=+=+= 2.24 (2)有一式错误