实验十一锁相环调频与鉴频电路
实验目的
1. 加深锁相环工作原理和锁相环调频与鉴频的原理的理解。
2.掌握锁相环调频与鉴频的测试方法。
二、实验使用仪器
1．锁相环调频与测试实验板、锁相环鉴频实验板
2．高频信号源、低频信号源、100MHz双踪示波器、谱分析仪、万用表。
三、实验基本原理与电路
1．锁相调频电路
锁相调频原理框图如图11-1所示。载波为频率稳定性很高的方波。相位比较器的输出中包含了载波与已调波之间的相位差形成的直流电压和信号的交流电压，若低通滤波器的幅频特性与信号的幅频特性之间基本互不重叠，那么低通滤波器的输出中将不包含信号的频率分量，而只有与载波锁定后的直流电压，所以已调波的载频被锁定在输入载波的频率上。
图11-1锁相调频原理框图与频谱关系
采用CD4046锁相环集成芯片来实现鉴频的实验电路如图10-5所示。2．锁相鉴频电路
锁相环鉴频电路的系统原理框图如图11-2所示，设输入为，输出为，低通滤波器的传递函数为。
图11-2锁相鉴频电路的原理框图
为直流分量，经隔直电路将被隔除，输出端仅有由输入引起的输出。由正弦信号进过线性系统的输出为幅值被传递函数的幅频特性函数加权，相位增加传递函数的相频特性函数，输出可表示为
采用CD4046锁相环集成芯片来实现鉴频的实际电路如图11-3所示。调频信号FM从相位比较器I输入（14端），PLL入锁后，VCO的振荡频率将跟踪调频信号的频率变化，经低通滤波器滤去载频信号后，从10端输出解调信号。
四、实验内容
1.锁相环路调频电路调频
2.锁相环路鉴频电路鉴频
五、实验步骤
1. 锁相环路调频电路调频
实验电路如图10-5
选择相位比较器1。接通J1、J3下、J4， J2下。用高频信号源输出频率为500KHz、幅值为10V的01方波，作为载波由IN1输入到实验电路。用低频信号源输出频率为1kHZ、幅值为1V的调制信号从IN2加入。在OUT 端可得到调频波中心频率为500KHz的调频信号。
用谱分析仪观察调频波的频谱。分别改变信号的频率和幅值，观察调频波的频谱的变化。绘制定性的频谱，试述调频波的频谱与信号的幅值、频率的关系。
2．锁相环路鉴频电路鉴频
选择相位比较器1，J2断开。锁相环路调频电路的调整完毕后，将锁相环调频与测试电路实验板产生的调频信号（FM）由OUT端接入锁相环路鉴频电路模块IN端。当锁相环路鉴频电路模块的锁相环在FM信号上锁定时，压控振荡器跟踪这个信号频率的瞬间，VCO的输入电压是来自相位检测的经滤波的误差电压，它包含由产生的直流分量和引起的输出。由OUT端输出。
用示波器输入交流耦合观察、记录鉴频输出波形。并与输入调频电路的信号做比较，分析增益、谐波失真、延时等。
六、思考题
1.估算本锁相环调频实验电路的信号的下限频率。
2. 试分析输入调频信号与鉴频输出波形的延时形成的原因。
3. 总结由本实验的收获、体会及对本实验的建议。
《高频电子线路》 课程设计报告 题目：正交鉴频电路的设计 专业：电子信息工程 班级：11电信一班 姓名：陈文董彬彬李丰朱越 梁富慧黄兴荣谷和伟 指导教师：冯锁 电气工程系 2013年12月12日
《高频电子线路》任务书
摘要 鉴频器使输出电压和输入信号频率相对应的电路。按用途可分为两类。第一类用于调频信号的解调。常见的有斜率鉴频器、相位鉴频器、比例鉴频器等，对这类电路的要求主要是非线性失真小，噪声门限低。第二类用于频率误差测量，如用在自动频率控制环路中产生误差信号的鉴频器。对这类电路的零点漂移限制较严，对非线性失真和噪声门限则要求不高。本设计使用LA1596为核心，设计正交鉴频器。 Multisim是美国国家仪器（NI）有限公司推出的以Windows为基础的仿真工具，适用于板级的模拟/数字电路板的设计工作。它包含了电路原理图的图形输入、电路硬件描述语言输入方式，具有丰富的仿真分析能力。工程师们可以使用Multisim交互式地搭建电路原理图，并对电路进行仿真。Multisim提炼了SPICE 仿真的复杂内容，这样工程师无需懂得深入的SPICE技术就可以很快地进行捕获、仿真和分析新的设计，这也使其更适合电子学教育。通过Multisim和虚拟仪器技术，PCB设计工程师和电子学教育工作者可以完成从理论到原理图捕获与仿真再到原型设计和测试这样一个完整的综合设计流程。 关键字：正交鉴频器；LM1596；解调；Multisim10
目录 第一章绪论............................................................................ 错误！未定义书签。第二章Multisim软件 . (6) 2.1 Multisim发展简介 (6) 2.2 Multisim 组成 (6) 2.3 仿真的内容 (7) 2.4 Multisim新特点 (7) 2.5 电路的构建及仿真 ............................................ 错误！未定义书签。第三章正交鉴频电路的设计. (9) 3.1鉴频器原理 (9) 3.2 正交鉴频器原理 (10) 3.3 鉴频特性 (11) 3.4正交鉴频器的工作原理图 (12) 3.5 设计原理数据分析 (13) 第四章仿真与调试 (15) 4.1仿真原理图 (15) 第五章总结 (18) 参考文献 (19)
实验十一锁相环调频发射与接收实验 121180166 赵琛 一、实验目的 1. 加深锁相环工作原理和调频波解调原理的理解。 2. 掌握NE564构成的锁相环鉴频电路的原理和调试方法。 3. 锁相环调频发射电路与锁相环鉴频接收电路进行通信实验，加深对通信系统的理解。 二、实验使用仪器 1．NE564锁相和调频实验板 2．100MHz泰克双踪示波器 3. FLUKE万用表 4. 高频信号源 5. 低频信号源 三、实验基本原理与电路 1. 锁相环鉴频电路 用锁相环路可实现调频信号的解调。如果将环路的频带设计得足够宽，则压控振荡器的振荡频率跟随输入信号的频率而变。若压控振荡器的电压-频率变换特性是线性的，则加到压控振荡器的电压，即环路滤波器输出电压的变化规律必定与调制信号的规律相同。故从环路滤波器的输出端，可得到解调信号。用锁相环进行已调频波解调是利用锁相环的跟踪特性，这种电路称调制解调型PLL。锁相鉴频原理框图如图11-1所示 图11-1锁相鉴频原理框图
采用NE564锁相环集成芯片来实现鉴频，由于其内部的压控振荡器转换增益不高，为了获得有效的解调输出信号，要求输入调频信号的频偏尽可能的大一些。 下图11-2是NE564构成调频信号解调的典型电路图。 图11-2 NE564构成调频信号解调的典型电路图 2.实验电路 锁相环鉴频实验电路见图11-3： 图11-3 调频信号解调实验电路图
电路原理： 电容C12和C13是5V的直流电源的去耦电容，NE564的1脚和10脚外接5V 正电源，8脚接地。12脚和13脚之间有一个可变电容，可以微调压控振荡器的中心频率，跳线开关S8可以切换固定电容，决定了载波中心频率的范围。已调频信号从TP1处输入，电容C1是隔直电容，调频信号从6脚输入鉴相器，电阻R1和电容C2是7脚外接的滤波电路。9脚是压控振荡器的输出端，电阻R3是上拉电阻。3脚是鉴相器的另外一个输入端，9脚和3脚相连构成调频解调电路。调频信号可以从9脚输出，在TP4端可以通过示波器观察调频信号。芯片的4，5脚分别外接低通滤波器的滤波电容。TP3是环路低通滤波器的输出端。滑动变阻器W1可以调节芯片2脚的基准电流，从而调整NE564的频率锁定范围。16脚是FSK解调的输出端。在16脚处可以外接示波器观察FSK解调出的TTL电平的数字基带信号。14脚是普通调频信号的解调输出端，在TP3处可以用示波器观察到解调输出的调制信号，电容C14是解调信号输出端外接的积分电容。15脚是NE564内部斯密特触发器的迟滞电压控制端。 四、实验内容 1. 锁相环路的调整。 2. 锁相环路调频电路的调整。 3. 锁相环路鉴频电路的调整。 4. 锁相环调频发射电路与接收电路的通信实验。 五、实验步骤 1. 锁相环路调频电路的调整 在实验箱主板上插上锁相环调频与测试电路实验模块和锁相环鉴频实验电路模块，接通实验箱上电源开关，电源指标灯点亮。根据实验十调整好锁相环调频电路，产生中心频率为10.7MHz的调频信号输出。 2. 锁相环路鉴频电路的调整 将开关S8的1端合上，微调滑动变阻器W1和可变电容CW，使得在TP4处测得的压控振荡器的振荡频率为10.7M。 锁相环路调频电路的调整完毕后，将锁相环调频与测试电路实验板产生的调频信号（FM）由OUT端接入锁相环路鉴频电路模块TP1端。当锁相环鉴频电路模
手机射频部分的关键电路----锁相环电路 锁相坏电路是一种用来消除频率误差为目的反馈控制电路，目前市场销售的手机基本上都是采用这种电路来控制射频电路中的压控振荡器。使其输出准确稳定的振荡频率。如锁相坏(PLL)电路出现故障将导致本振的频率输出不准确，则导致手机无信号。 目前通信终端设备中对频率的稳定采用的是频率合成CSYN技术。频率合成的基本方法有三种：第一种直接频率合成；第二种锁相频率合成(PLL)；第三种直接数字频率合成(DDS)。由于锁相频率合成技术在电路设计方面(简单)，成本方面控制灵敏度方面，频谱纯净度方面等。都要胜于直接频率合成，与直接数字频率合成。所以被移动通信终端设备广范采用。它在手机电路中的作用是控制压控振荡器输出的频率，相位与基准信号的频率，相位保持同步。 锁相坏电路的构成与工作原理： 1、构成：它是由鉴相器(PD)低通滤波器(LPF) 压控振荡器(VCO)三部分组成。 鉴相器：它是一个相位比较器。基准频率信号和压控振荡器输出的取样频率在其内部 进行相位比较，输出误差电压。 低通滤波器：是将鉴相器输出的锁相电压进行滤波，滤除电流中的干扰和高频成分。得到一个纯净的直流控制电压。 压控振荡器：产生手机所要的某一高频频率。 （注：SYNEN、SYNCLK、SYNDATA来自CPU控制分频器，对本振信号进行N次分频）。 当VCO产生手机所须的某一高频频率。一路去混频管，另一路反馈给锁相环，中的分频器进行N次分频。在这里为什么要进行N次分频呢？首先要说明一下基准频率与VCO振荡取样频率在鉴相要满足3个条件。 ①频率相同。②幅度相同。③相位不同。为了满足鉴相条件，所以在电路中设置了分 频器。VCO振荡频率取样信号送入分频器完成N次分频后，得到一个与基准频率相位不同，但频率
目录 一设计总体思路及比较 (2) 二单元电路思路 (6) 输入回路 (6) 本机荡回路 (8) 中频滤波器匹配参数 (10) 限频电路 (12) 鉴频电路 (13) 低频放大电路 (14) 三总结体会 (15) 四总原理图 (16) 参考资料 (17)
第一章设计总体思路及方案比较 一．调频收音机的主要指标 调频接收机的主要指标有： 1工作频率范围 接收系统可以接受到的无线电波的频率范围称为接收机的工作频率范围。接受系统的工作频率必须与发射机的工作频率工作频率相对应。调频接收机的频率范围为88~108MH，是因为调频广播收音机的工作范围也为88~108MH。 2 灵敏度 接收系统接受微弱信号的能力称为灵敏度。一般用输入信号电压的大小来表示。接收的输入信号越小，灵敏度越高。调频接收机的灵敏度一般为5~30uv。 3选择性 接收系统从各种信号和干扰信号中选出所需信号，抑制不需要的信号的能力称为选择性，单位用dB表示，dB数越高，选择性越好。调频接收机的中频干扰应大于50dB。 4 频率特性 接收系统的频率响应范围称为频率特性或通频带。 5 输出功率 负载输出的最大不失真功率称为输出功率。
二调频接收机的系统方框图 调频接收机的系统方框图如所示，它是由输入回路，高频放大器，混频器，本机振荡，中频放大器，鉴频器，低频放大器等电路组成。其工作原理是：天线接受到的高频信号，经输入调谐回路选频为f1，再经高频放大器放大进入混频级。本机振荡器输出的另一高频f2也进入混频级，则混频级的输出为含有f1、f2、（f1+f2）、（f2-f1）等频率分量的信号。混频级的输出接调频回路选出中频信号（f2-f1），再经中频放大器放大，获得足够高增益，然后鉴频器解调出低频调制信号，由低频功放级放大。 三MC3362芯片特点 MC3362是低功耗窄带双变频超外差式调频接收机系统集成电路，它的片内包含两个本征，两个混频器，两个中放和正交鉴频等功能电路。MC3362的接收频率可达450MHz，采用内部本征时，也可
基本组成和锁相环电路 1、频率合成器电路 频率合成器组成： 频率合成器电路为本机收发电路的频率源，产生接收第一本机信号源和发射电路的发射 信号源，发射信号源主要由锁相环和VCO 电路直接产生。如图3-4 所示。 在现在的移动通信终端中，用于射频前端上下变频的本振源（LO ），在射频电路中起着非常 重要的作用。本振源通常是由锁相环电路（Phase-Locked Loop ）来实现。 2.锁相环： 它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域 3.锁相环基本原理： 锁相环包含三个主要的部分:⑴鉴相器(或相位比较器,记为PD 或 PC):是完成相位比较的单元, 用来比较输入信号和基准信号的之间的相位.它的输出电压正比于两个输入信号之相位差.⑵低通滤波器(LPF): 是个线性电路,其作用是滤除鉴相器输出电压中的高频分量,起平滑滤波的 作用 .通常由电阻、电容或电感等组成，有时也包含运算放大器。⑶压控振荡器（VCO ）：振
荡频率受控制电压控制的振荡器，而振荡频率与控制电压之间成线性关系。在PLL 中，压控振荡器实际上是把控制电压转换为相位。 1、压控振荡器的输出经过采集并分频； 2、和基准信号同时输入鉴相器； 3、鉴相器通过比较上述两个信号的频率差，然后输出一个直流脉冲电压； 4、控制 VCO ，使它的频率改变； 5、这样经过一个很短的时间，VCO的输出就会稳定于某一期望值。 锁相环电路是一种相位负反馈系统。一个完整的锁相环电路是由晶振、鉴相器、R 分频器、N 分频器、压控振荡器（VCO ）、低通滤波器（LFP）构成，并留有数据控制接口。 锁相环电路的工作原理是：在控制接口对R 分频器和N 分频器完成参数配置后。晶振产生 的参考频率（ Fref）经 R 分频后输入到鉴相器，同时VCO 的输出频率（ Fout）也经 N 分频后输入到鉴相器，鉴相器对这两个信号进行相位比较，将比较的相位差以电压或电流的方式 输出，并通过 LFP 滤波，加到 VCO 的调制端，从而控制 VCO 的输出频率，使鉴相器两输入端的 输入频率相等。 锁相环电路的计算公式见公式: Fout=(N/R)Fref 由公式可见，只要合理设置数值N 和 R，就可以通过锁相环电路产生所需要的高频信号。 4.锁相环芯片 锁相环的基准频率为13MHz ，通过内部固定数字频率分频器生成5KHz 或 6.25KHz 的参考频率。 VCO 振荡频率通过IC1 内部的可编程分频器分频后，与基准频率进行相位比较，产 生误差控制信号，去控制VCO，改变VCO的振荡频率，从而使VCO输出的频率满足要求。如图 3-5 所示。 N=F VCO /F R N：分频次数 F VCO： VCO 振荡频率
实验十九滤波法及数字锁相环法位同步提取实验 实验项目三数字锁相环法位同步观测 （1）观测“数字锁相环输入”和“输入跳变指示”，观测当“数字锁相环输入”没有跳变和有跳变时“输入跳变指示”的波形。 从图中可以观察出，若前一位数据有跳变，则判断有效，“输入跳变指示”输出表示1；否则，输出0表示判断无效。 （2）观测“数字锁相环输入”和“鉴相输出”。观测相位超前滞后的情况 数字锁相环的超前—滞后鉴相器需要排除位流数据输入连续几位码值保持不变的不利影响。在有效的相位比较结果中仅给出相位超前或相位滞后两种相位误差极性，而相位误差的绝对大小固定不变。经观察比较，“鉴相输出”比“数字锁相环输入”超前两个码元。
（3）观测“插入指示”和“扣除指示”。 （4）以信号源模块“CLK ”为触发，观测13号模块的“BS2”。 思考题：分析波形有何特点，为什么会出现这种情况。 因为可变分频器的输出信号频率与实验所需频率接近，将其和从信号中提取的相位参考信号同时送入相位比较器，比较的结果若是载波频率高了，就通过补抹门抹掉一个输入分频器的脉冲，相当于本地振荡频率降低；相反，若示出本地频率低了时就在分频器输入端的两个输入脉冲间插入 一个脉冲，相当于本地振荡频率上升，从而了达到同步的目的。 思考题：BS2恢复的时钟是否有抖动的情况，为什么？试分析BS2抖动的区间有多大？如何减小这个抖动的区间？ 有抖动的存在，是因为可变分频器的存在使得下一个时钟沿的到来时间不确定，从而引入了相位抖动。而这种引入的误差是无法消除的。减小相位抖动的方法就是将分频器的分频数提高。
实验二十 模拟锁相环实验 实验项目一 VCO 自由振荡观测 （1）示波器CH1接TH8，CH2接TH4输出，对比观测输入及输出波形。 实验项目二 同步带测量 （1） 示波器CH1接13号模块TH8模拟锁相环输入，CH2接TH4输出BS1，观察TH4 输出处于锁定状态。将正弦波频率调小直到输出波形失锁，此时的频率大小f1为 400Hz ；将频率调大，直到TH4输出处于失锁状态，记下此时频率f2为 9.25kHz 。 对比波形可以发现TH8与TH4信号输入与输出错位半个周期 如右图所示，方波抖动，说明处于失锁状态。 记下两次波形失锁的频率，可计 算 出 同 步 带 f=9.25KHz-400Hz=8.85KHz 。
一、设计方案及电路基本原理 1.设计目的 （1）了解调频接收机的工作原理及组成。 （2）按照给定的技术指标成对调频接收机的设计。 （2）掌握调频接收机的仿真方法。 2.设计思想及工作原理 电路的开始部分是由高频放大电路和本振信号混频，输出一个中频信号。因为这是超外差调频接收机，所以混频电路和调幅接收机有着明显的不同，在调频电路中，本振电路是独立的。在放大电路部分，采用场效应管共源极放大电路。本振电路才用LC 振荡电路，两个信号分别输入混频器，得到一个中频信号。为了得到高的增益，而整个电路的增益取决于中放，同时也抑制了邻近干扰。在中频放大电路的输出端，接一个限幅器，其目的是如果直接接鉴频器，很可能得到很多不需要的波形，用滤波器很难滤除，所以在鉴频器的输入端加一级限幅器，去除不需要的波，使输出更为纯净。鉴频器是将原调制信号解调出来，在本次设计中采用比例鉴频器。为了能够得到我们所需要的效果，在电路的最后采用低频放大电路。调频接收机的原理框图如图1所示。 图1 调频接收机原理框图 二、设计方案 1.单元电路设计 (1) 高频功率放大电路 输入回路 高频放大 混频 中频放大 鉴频 低频功放 本机震荡 控制器
如图2所示为共射级接法的晶体管高频小信号放大器。他不仅要放大高频信号，而且还要有一定的选频作用，因此晶体管的负载为LC 并联谐振回路。在高频情况下，晶体管本身的极间电容及连接导线的分布参数等会影响的频率和相位。晶体管的静态工作点由电阻2RA ,3RA , 4RA 及6RA 决定，其计算方法与低频单管放大器相同。 其工作原理为：从天线1ANTA 接收到的高频信号经过1CA 、1CCA 、1LA 组成的选频回路，选取信号为10.7s f MHz =的有用信号，经晶体管21/d B f f f QL =-=进行放大，由3CA 、1TA 初级组成的调谐回路，进一步滤除无用信号，将有用信号经变压器和1CB 耦合进入3361MC 。 ANTA1 KA1 RA11K +VCC RA25.1K RA318K RA410K RA61.5K RA51K LA122uh LEDA1 CA50.1uF CA3120p CA133p CA40.01u F CA2103 CCA1 R 50K QA13DG12C TA1 JB1 TTA2 TTA1 JA1 图2 高频功率放大电路原理图 （2）混频器及本机震荡 混频器的作用是将高频调制信号变换为中频调制信号，所改变的只是被调信号的载频，而信号的调制规律是不能改变的。混频器有不同类型，混频增益约为-10Db~30dB 左右。混频器的输出应和中放输入级匹配，混频电路可以采用如图3的二极管混频电路。 对本机振荡器的要求是：频率可调，并和输入回路及高放负载回路同步调整（统
用锁相环路设计FM调制解调器 一、基于锁相环的调频调制原理 FM调制原理图（PLL调制器） 根据环路的线性相位模型，可以导出在调制信号U f(t)作用下，环路的输出相位（以下均用它的拉普拉斯变换表示）：﹒ =He（s）﹒（1/s）﹒K0﹒UF(s) VCO输出频率相对于自由振荡频率ω0的频偏即为sθ2(s)。有以上式得 Sθ2(s)= He（s）﹒K0 ﹒UF(s) 由于K0是常数，He（s）具有高通特性，可见只要在He（s）的带通之内，输出频偏与调制信号的幅度成正比，这样就产生了FM信号。由以上说明可知，完成FM依赖于锁相环路的误差传递函数He（s），必须使调制频率Ω在频率特性He（jΩ）的通带之内才行。因为He （jΩ）具有高通特性，所以图方案在调制频率Ω很低，进入He（j Ω）的阻带之后，调制频偏是很小的。 二，simulink仿真框图（FM调制）为：
各元器件参数如下： 环路滤波器的参数为： 电压控制振荡器的参数为：
调制信号的参数为： 输出波形图为：
三,基于锁相环的调频解调原理 调制跟踪的锁相环路本身就是一个FM解调器，从压控振荡器输入端得到解调输出。 发射机部分用PLL集成电路构成，VCO作为FM调制器，PD用一个相乘器，这里用作缓冲发大，只要在另一端加一固定偏置电压即可。接收机是一通用的线性PLL电路。利用PLL良好的调制跟踪特性，使PLL跟踪输入FM信号的瞬时相位的变化，从而从VCO控制端获得解调输出。 四，simulink仿真框图为：
各元器件参数如下： 环路滤波器的参数为： 电压控制振荡器的参数为： 调制信号的参数为：
备战飞思卡尔智能车大赛.开始模块总结. 锁相环设置. 公式: PLLCLK=2*OSCCLK*(SYNR+1)/(REFDV+1), fbus=PLLCLK/2 void INIT_PLL(void) { CLKSEL &= 0x7f; //选用外部时钟.准备设置锁相环 PLLCTL &= 0x8F; //禁止锁相环 SYNR = 0xc9; //设置SYNR REFDV = 0x81; //设置REFDV PLLCTL |=0x70; //锁相环使能 asm NOP; asm NOP; //两个机器周期缓冲时间 while(!(CRGFLG&0x08)); //等待锁相环锁定 CLKSEL |= 0x80; //设置锁相环为时钟源 } 飞思卡尔XS128的PLL锁相环详细设置说明——关于如何提高总线工作频率PLL锁相环就相当于超频单片机超频的原因和PC机是个一道理。分频的主要原因是外设需要的工作频率往往远低于CPU/MEMORY这也和PC机南北桥的原理类似。总线频率设置过程 1、禁止总中断 2、寄存器CLKSEL(时钟选择寄存器)的第七位置0即CLKSEL_PLLSEL=0。选择时钟源为外部晶振OSCCLK(外接晶振频率)在PLL(锁相环)程序执行前内部总线频率为OSCCLK/2 3. PLLCTL_PLLON=1 打开PLL 4.设置SYNR时钟合成寄存器、REFDV时钟分频寄存器、POSTDIV三个寄存器的参数 5、_asm(nop) _asm(nop);加入两条空指令使锁相环稳定 6、while(!(CRGFLG_LOCK==1));//时钟校正同步 7、CLKSEL_PLLSEL=1; 下面详细说一下频率的计算一、时钟合成寄存器SYNR寄存器结构VCOFRQ[1:0]控制压控振动器VCO的增益默认值为00VCO的频率与VCOFRQ[1:0]对应表
实验十一锁相环调频与鉴频电路 实验目的 1. 加深锁相环工作原理和锁相环调频与鉴频的原理的理解。 2.掌握锁相环调频与鉴频的测试方法。 二、实验使用仪器 1．锁相环调频与测试实验板、锁相环鉴频实验板 2．高频信号源、低频信号源、100MHz双踪示波器、谱分析仪、万用表。 三、实验基本原理与电路 1．锁相调频电路 锁相调频原理框图如图11-1所示。载波为频率稳定性很高的方波。相位比较器的输出中包含了载波与已调波之间的相位差形成的直流电压和信号的交流电压，若低通滤波器的幅频特性与信号的幅频特性之间基本互不重叠，那么低通滤波器的输出中将不包含信号的频率分量，而只有与载波锁定后的直流电压，所以已调波的载频被锁定在输入载波的频率上。 图11-1锁相调频原理框图与频谱关系 采用CD4046锁相环集成芯片来实现鉴频的实验电路如图10-5所示。2．锁相鉴频电路
锁相环鉴频电路的系统原理框图如图11-2所示，设输入为，输出为，低通滤波器的传递函数为。 图11-2锁相鉴频电路的原理框图 为直流分量，经隔直电路将被隔除，输出端仅有由输入引起的输出。由正弦信号进过线性系统的输出为幅值被传递函数的幅频特性函数加权，相位增加传递函数的相频特性函数，输出可表示为 采用CD4046锁相环集成芯片来实现鉴频的实际电路如图11-3所示。调频信号FM从相位比较器I输入（14端），PLL入锁后，VCO的振荡频率将跟踪调频信号的频率变化，经低通滤波器滤去载频信号后，从10端输出解调信号。 四、实验内容 1.锁相环路调频电路调频 2.锁相环路鉴频电路鉴频 五、实验步骤 1. 锁相环路调频电路调频
实验电路如图10-5 选择相位比较器1。接通J1、J3下、J4， J2下。用高频信号源输出频率为500KHz、幅值为10V的01方波，作为载波由IN1输入到实验电路。用低频信号源输出频率为1kHZ、幅值为1V的调制信号从IN2加入。在OUT 端可得到调频波中心频率为500KHz的调频信号。 用谱分析仪观察调频波的频谱。分别改变信号的频率和幅值，观察调频波的频谱的变化。绘制定性的频谱，试述调频波的频谱与信号的幅值、频率的关系。 2．锁相环路鉴频电路鉴频 选择相位比较器1，J2断开。锁相环路调频电路的调整完毕后，将锁相环调频与测试电路实验板产生的调频信号（FM）由OUT端接入锁相环路鉴频电路模块IN端。当锁相环路鉴频电路模块的锁相环在FM信号上锁定时，压控振荡器跟踪这个信号频率的瞬间，VCO的输入电压是来自相位检测的经滤波的误差电压，它包含由产生的直流分量和引起的输出。由OUT端输出。 用示波器输入交流耦合观察、记录鉴频输出波形。并与输入调频电路的信号做比较，分析增益、谐波失真、延时等。 六、思考题 1.估算本锁相环调频实验电路的信号的下限频率。 2. 试分析输入调频信号与鉴频输出波形的延时形成的原因。 3. 总结由本实验的收获、体会及对本实验的建议。
模拟锁相环模块 信息工程学院08级电子班安艳芳0839107 一、实验目的 1、熟悉模拟锁相环的基本工作原理 2、掌握模拟字锁相环的基本参数及设计 二、实验仪器 JH5001通信原理综合实验系统（一台）、20MHz双踪示波器（一台）、函数信号发生器（一台） 三、实验原理和电路说明 锁相的重要性：在电信网中，同步是一个十分重要的概念。其最终目的使本地终端时钟源锁定在另一个参考时钟源上。同步的技术基础是锁相，因而锁相技术是通信中最重要的技术之一在系统工作中模拟锁相环将接收端的256KHz时钟锁在发端的256KHz的时钟上，来获得系统的同步时钟，如HDB3接收的同步时钟及后续电路同步时钟。 该模块主要由模拟锁相环UP01（MC4046）、数字分频器UP02（74LS161）、D触发器UP04（74LS74）、环路滤波器和由运放UP03（TEL2702）及阻容器件构成的输入带通滤波器（中心频率：256KHz）组成。因来自发端信道的HDB3码为归零码，归零码中含有256KHz时钟分量，经UP03B构成中心频率为256KHz 有源带通滤波器后，滤出256KHz时钟信号，该信号再通过UP03A放大，然后经UP04A和UP04B两个除二分频器（共四分频）变为64KHz信号，进入UP01鉴相输入A脚；VCO输出的512KHz输出信号经UP02进行八分频变为64KHz信号，送入UP01的鉴相输入B脚。经UP01内部鉴相器鉴相之后的误差控制信号经环路滤波器滤波送入UP01的压控振荡器输入端；WP01可以改变模拟锁相环的环路参数。正常时，VCO 锁定在外来的256KHz频率上。 模拟锁相环模块各跳线开关功能如下： 1、跳线开关KP01用于选择UP01的鉴相输出。当KP01设置于1_2时（左端），环路锁定时TPP03、 TPP05输出信号将存在一定相差；当KP01设置于2_3时（右端），选择三态门鉴相输出，环路锁定时TPP03、TPP05输出信号将不存在相差。 2、跳线开关KP021是用于选择输入锁相信号：当KP021置于1_2时，输入信号来自HDB3编码模块 的HDB3码信号；当KP021置于2_3时，选择外部的测试信号（J007输入），此信号用于测量该模拟锁相环模块的性能。
《高频电子线路》课程设计说明书 调频接收机设计 院部：电气与信息工程学院 学生姓名：谢曾闻达、刘泽仁、姚一鸣 指导教师：刘海波 专业：通信工程 班级：通信1102班 学号： 完成时间：2013年12月
摘要 信息传递是人类社会生活的重要内容，没有通信，人类社会是不可想象的，从古到今的烽火到近代的旗语，都是人们寻找快速远距离的通信手段。 今年来，电子工业发展非常惊人，当然这些进步都成了人类生活不可缺少的东西，1937年莫尔斯发明的有线电报开创了利用电传递信息的新时代，1876年贝尔发明的电话已经成为我们日常生活中通信的重要工具，1918年，调幅无线广播、超外差接收机问世，1936年，商业电视广播开播··伴随着人类的文明、社会的进步和科学技术的发展，电信技术也是一日千里的速度飞速发展。然而无线通信在现在的生活中更是重要，小到我们常用的手机和各种电器的遥控器等，大到航天科技都离不开发射和接收设备。 本次设计中，其目的是得到一个调频接收机。在接收机的设计过程中，应将其分为选频网络、高频放大、变频、解调、低放和低频功放六个部分。整个电路的设计必须注意几个方面，选择性好的级，应尽可能靠近前面，因为在干扰都不大的地方把干扰抑制下去，效果最好。如干扰信号很大，则由于三极管的非线性，将产生严重的组合频率及其他非线性失真，这时滤除杂波比较困难。因此，在高级接收机中，输入电路常采用复杂的高级选择电路。为了使混频和本振分别调在最佳状态，采用单独的本振。总得来说，设计一部接收机时必须全面考虑，妥善处理一些相互牵制的矛盾，特别要抓住主要矛盾（稳定性、选择性、失真等），才能使得接收机有较好的指标。
锁相环路及其在调频\鉴频电路中的应用 摘要：本文主要介绍锁相环工作原理，及其在无线电技术中发挥的优越性能，给出一种实验的方法来测量锁相环的同步带和捕捉带，分析其在调频和鉴频电路中的应用。 关键词：锁相环；原理；同步带；捕捉带 在无线电技术中，各种类型的反馈控制电路得到了广泛的应用。锁相环路就是其中一种，它以其优越的稳频、滤波等性能，在许多反馈控制系统中发挥着重要的作用。锁相环路在早期电视机同步系统中的应用，使电视图像的同步性能得到了很大的改善。而在锁相环接收机中，由于中频信号可以锁定，频带可以做的很窄，带宽的大幅下降，使得输出信噪比大大提高了。在空间技术中，比如接收来自宇宙飞行器的微弱信号，相比超外差式接收机的宽频带，信噪比也很低。锁相环路简称锁相环（PLL）。锁相环利用外部输入的参考信号控制环路内部振荡信号的频率和相位。因锁相环输出信号频率能够自动跟踪输入信号的频率，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出信号与输入信号电压保持某种特定的关系，即输出电压与输入电压的相位被锁定，这也是锁相环名称的由来。锁相环路由三部分组成：鉴相器PD、环路滤波器LF和压控振荡器VCO。 1鉴相器组成 鉴相器PD通常鉴相器由模拟相乘器和低通滤波器组成。设输入信号为Ui （t）和本振信号（压控振荡器输出信号）Uo（t）。输入、输出信号在鉴相器中进行比较，输出一个与两者相位差成比例的电压，称作误差电压，记为Ud(t)；该电压是两个信号相位差的函数。环路滤波器LF为线性电路低通滤波器，作用是滤除误差电压Ud（t）中的高频分量及噪声，具有窄带滤波器的特性。如果电路设计合理，会得到一个极窄的通道。经过LF输出的电压为Uc（t），将它加给压控振荡器。压控振荡器VCO 通常由变容二极管和电抗管等组成振荡电路。VCO的输出频率受Uc（t）的控制。当Uc（t）变化时，引起二极管结电容的变化，从而振荡器频率发生改变。因此Uc（t）控制着VCO的输出频率，直至两者频率相等。具体就是： 当输入信号和输出信号频率相同相差恒定时，鉴相器输出中的低频分量为零，环路滤波器的输出也为零，压控振荡器的振荡频率不发生变化。如果二者的频率不一致，则鉴相器将产生低频分量，通过环路滤波器后输入压控振荡器，使其频率发生变化。环路设计得合适，这种变化会不断地使输出信号的频率与输入信号的频率趋于一致，最终二者频率相等相位差恒定，此时的Ud（t），Uc（t）均为直流电压，VCO的输出频率将不再变化，环路处于“锁定”状态。当输入信号的频率发生变化时，VCO的输出跟随着这个变化，进入了跟踪和捕捉的过程，达到频率相等的要求。所以，压控振荡器实质就是电压—频率变换器，其特性可
通信原理实验报告三数字锁相环实验
实验3数字锁相环实验 一、实验原理和电路说明 在电信网中，同步是一个十分重要的概念。同步的种类很多，有时钟同步、比特同步等等，其最终目的使本地终端时钟源锁定在另一个参考时钟源上，如果所有的终端均采用这种方式，则所有终端将以统一步调进行工作。 同步的技术基础是锁相，因而锁相技术是通信中最重要的技术之一。锁相环分为模拟锁相环与数字锁相环，本实验将对数字锁相环进行实验。 图2.2.1 数字锁相环的结构 数字锁相环的结构如图所示，其主要由四大部分组成：参考时钟、多模分频器（一般为三种模式：超前分频、正常分频、滞后分频）、相位比较（双路相位比较）、高倍时钟振荡器（一般为参考时钟的整数倍，此倍数大于20）等。数字锁相环均在FPGA内部实现，其工作过程如图所示。
T1时刻T2时刻T3时刻T4时刻 图2.2.2 数字锁相环的基本锁相过程与数字锁相环的基本特征 在图，采样器1、2构成一个数字鉴相器，时钟信号E、F对D信号进行采样，如果采样值为01，则数字锁相环不进行调整（÷64）；如果采样值为00，则下一个分频系数为（1/63）；如果采样值为11，则下一分频系数为（÷65）。数字锁相环调整的最终结果使本地分频时钟锁在输入的信道时钟上。 在图中也给出了数字锁相环的基本锁相过程与数字锁相环的基本特征。在锁相环开始工作之前的T1时该，图中D点的时钟与输入参考时钟C没有确定的相关系，鉴相输出为00，则下一时刻分频器为÷63模式，这样使D点信号前沿提前。在T2时刻，鉴相输出为01，则下一时刻分频器为÷64模式。由于振荡器为自由方式，因而在T3时刻，鉴相输出为11，则下一时刻分频器为÷65模式，这样使D点信号前沿滞后。这样，可变分频器不断在三种模式之间进行切换，其最终目的使D点时钟信号的时钟沿在E、F时钟上升沿之间，从而使D 点信号与外部参考信号达到同步。 在该模块中，各测试点定义如下： 1、TPMZ01：本地经数字锁相环之后输出时钟（56KHz） 2、TPMZ02：本地经数字锁相环之后输出时钟（16KHz） 3、TPMZ03：外部输入时钟÷4分频后信号（16KHz） 4、TPMZ04：外部输入时钟÷4分频后延时信号（16KHz） 5、TPMZ05：数字锁相环调整信号
课程设计任务书 学生姓名：专业班级：电子0802 指导教师：钟毅工作单位：信息工程学院 题目：鉴频电路设计 初始条件： 具较扎实的电子电路的理论知识及较强的实践能力；对电路器件的选型及电 路形式的选择有一定的了解；具备高频电子电路的基本设计能力及基本调试能 力；能够正确使用实验仪器进行电路的调试与检测。 要求完成的主要任务： 1. 采用二极管完成一个鉴频器的设计。 2. 设计FM-FM.AM变换电路并进行调试， 3. 输入调频波，观测鉴频器的输入、输出波形， 4. 完成课程设计报告（应包含电路图，清单、调试及设计总结）。 时间安排： 1．2011年6月3日分班集中，布置课程设计任务、选题；讲解课设具体实 施计划与课程设计报告格式的要求；课设答疑事项。 2．2011年6月4日至2011年6月9日完成资料查阅、设计、制作与调试； 完成课程设计报告撰写。 3. 2011年6月10日提交课程设计报告，进行课程设计验收和答辩。 指导教师签名：年月日 系主任（或责任教师）签名：年月日
目录 摘要 ............................................................... I Abstract .......................................................... I I 绪论 (1) 1频率解调原理分析 (2) 1.1理论分析 (2) 1.2变换电路分析 (3) 1.3包络检波 (3) 2电路设计 (4) 2.1变换电路设计 (4) 2.2检波器的设计 (4) 2.3检波器的失真 (5) 2.3.1惰性失真 (5) 2.3.1底部切削失真 (6) 3 FM-AM变换电路设计 (7) 3.1 整体电路设计 (7) 3.2载波产生电路设计 (7) 3.3 乘法器设计 (9) 3.4 电压跟随器设计 (10) 4电路实现与测试 (11) 4.1 实物制作 (11) 4.2 电路测试 (13) 4.2.1 FM—AM波形测量 (13) 4.2.2鉴频波形测量 (14) 4.2.3鉴频特性曲线 (15) 5 总结 (16) 参考文献 (17) 附录1总体电路图 (18) 附录2 PCB制版图 (19) 附录3 元件清单 (20)
数字锁相环试验讲义 一、锁相环的分类 模拟、数字如何定义？何谓数字锁相环。是指对模拟信号进行采样量化之后（数字化）的“数字信号”的处理中应用的锁相环，还是指的对真正的“数字信号”如时钟波形进行锁定的锁相环？ 二、数字锁相环的实际应用 欲成其事，先明其义。 现代数字系统设计中，锁相环有什么样的作用。 1）在ASIC设计中的应用。 主要应用领域：窄带跟踪接收；锁相鉴频；载波恢复；频率合成。 例一：为了达到ASIC设计对时钟的要求,许多工程师都在他们的设计中加入了锁相环(PLL)。PLL有很多理想的特性，例如可以倍频、纠正时钟信号的占空比以及消除时钟在分布中产生的延迟等。这些特性使设计者们可以将价格便宜的低频晶振置于芯片外作为时钟源，然后通过在芯片中对该低频时钟源产生的信号进行倍频来得到任意更高频率的内部时钟信号。同时，通过加入PLL，设计者还可以将建立-保持时间窗与芯片时钟源的边沿对齐，并以此来控制建立-保持时间窗和输入时钟源与输出信号之间的延迟。 2）在信号源产生方面的应用 例二：由于无线电通信技术的迅速发展，对振荡信号源的要求也在不断提高。不但要求它的频率稳定度和准确度高，而且要求能方便地改换频率。实现频率合成有多种方法，但基本上可以归纳为直接合成法与间接合成法（锁相环路）两大类。 3）无线通信领域的实际应用 例三：GSM手机的频率系统包括参考频率锁相环，射频本振锁相环、中频本振锁相环。 广义的数字锁相环包括扩频通信中的码跟踪。 三、数字锁相环的基本原理 一般数字锁相环路的组成与模拟锁相环路相同，即也是由相位检波器、环路滤波器和本地振荡器等基本部件构成，但这些部件全部采用数字电路。具体来说数字锁相环由：数字鉴相器、数字环路滤波器、NCO和分频器组成。 四、实际应用中的数字锁相环的实现方法 PLL的结构和功能看起来十分简单，但实际上却非常复杂，因而即使是最好的电路设计者也很难十分顺利地完成PLL的设计。 在实际应用中，针对数字信号或数字时钟的特点，数字锁相环多采用超前滞后型吞吐脉冲的锁相环路来实现。 下面的框图是一个实用的数字锁相环的实现框图。
锁相环调频及锁相环调频 发射与接收实验实验报告 沈凯捷101180101 锁相环调频实验 一. 实验目的 1．加深对锁相环基本工作原理的理解。 2．掌握锁相环同步带、捕捉带的测试方法，增加对锁相环捕捉、跟踪和锁定等概念的理解。 3．掌握集成锁相环芯片NE564的使用方法和典型外部电路设计。 1.理解用锁相环实现调频的基本原理。 2.掌握NE564构成调频电路的原理和调试，测试方法。 二、实验使用仪器 1．NE564锁相和调频实验板 2．100MHz泰克双踪示波器 3. FLUKE万用表 4. 高频信号源 5. 低频信号源 三、实验内容 1. 压控振荡器的测试。 2 . 同步带和捕捉带的测量。 3. 调频信号的产生和测量。 四、实验步骤 1. 压控振荡器的测试 （1）在实验箱主板上插上锁相环调频与测试电路实验模块。接通实验箱上电源开关，电源指标灯点亮。 （2）把跳线S1，S2，S5，S6，S7断开，S3，S4合上。单独测试压控振荡器的自由振荡频率。
将双排开关S8的4端合上，此时8200pF 的固定电容接入12，13脚之间，用示波器观察TP2处的波形（压控振荡器的输出端），并测量此时的振荡频率。调节滑动变阻器W1的值，观察振荡频率是否有变化，并思考原因。然后调节可变电容CW ，观察振荡频率的变化范围，并记录。 将双排开关S8的3端合上，此时820pF 的固定电容接入12，13脚之间，用示波器观察TP2处的波形（压控振荡器的输出端），并测量此时的振荡频率。调节滑动变阻器W1的值，观察振荡频率是否有变化，并思考原因。然后调节可变电容CW ，观察振荡频率的变化范围，并记录。 将双排开关S8的2端合上，此时82pF 的固定电容接入12，13脚之间，用示波器观察TP2处的波形（压控振荡器的输出端），并测量此时的振荡频率。调节滑动变阻器W1的值，观察振荡频率是否有变化，并思考原因。然后调节可变电容CW ，观察振荡频率的变化范围，并记录。 将双排开关S8的1端合上，此时22pF 的固定电容接入12，13脚之间，用示波器观察TP2处的波形（压控振荡器的输出端），并测量此时的振荡频率。调节滑动变阻器W1的值，观察振荡频率是否有变化，并思考原因。然后调节可变电容CW ，观察振荡频率的变化范围，并记录。 2. 同步带和捕捉带的测量 注意：跳线S1接左边是锁相，S1接右边是调频。 把跳线S1接到锁相位置（跳线S1接左边），把跳线S2， S6，S7断开，S3，S4，S5，S8的2端合上。测试NE564构成的锁相环路。 （1）调节可变电容CW 和滑动变阻器W1的值，，用示波器观察TP2处的波形，使其振荡频率达到4MHz （=2VC O f M H z 即作为参考值），用高频信号源产生频率为3.9MHz ，峰峰值为4V 的正弦信号i f ，从TP1处输入。 （2）同步带和捕捉带的测量 可按定义来测量，方法如下：一开始输入基准频率i f ，使i VCO f f ，环路处于失锁状态，然后缓缓增加输入信号频率i f ，用双踪示波器仔细观察TP1和TP2处两信号之间i f 和V C O f 之间的关系。当发现两信号由不同步变为同步，且=i V C O f f ，表
PLL(锁相环)电路原理及设计[收藏] PLL(锁相环)电路原理及设计 在通信机等所使用的振荡电路，其所要求的频率范围要广，且频率的稳定度要高。无论多好的LC振荡电路，其频率的稳定度，都无法与晶体振荡电路比较。但是，晶体振荡器除了可以使用数字电路分频以外，其频率几乎无法改变。如果采用PLL(锁相环)(相位锁栓回路，PhaseLockedLoop)技术，除了可以得到较广的振荡频率范围以外，其频率的稳定度也很高。此一技术常使用于收音机，电视机的调谐电路上，以及CD唱盘上的电路。 一PLL(锁相环)电路的基本构成 PLL(锁相环)电路的概要 图1所示的为PLL(锁相环)电路的基本方块图。此所使用的基准信号为稳定度很高的晶体振荡电路信号。 此一电路的中心为相位此较器。相位比较器可以将基准信号与VCO (Voltage Controlled Oscillator……电压控制振荡器)的相位比较。如果此两个信号之间有相位差存在时，便会产生相位误差信号输出。 (将VCO的振荡频率与基准频率比较，利用反馈电路的控制，使两者的频率为一致。) 利用此一误差信号，可以控制VCO的振荡频率，使VCO的相位与基准信号的相位(也即是频率)成为一致。 PLL(锁相环)可以使高频率振荡器的频率与基准频率的整数倍的频率相一致。由于，基准振荡器大多为使用晶体振荡器，因此，高频率振荡器的频率稳定度可以与晶体振荡器相比美。 只要是基准频率的整数倍，便可以得到各种频率的输出。 从图1的PLL(锁相环)基本构成中，可以知道其是由VCO，相位比较器，基准频率振荡器，回路滤波器所构成。在此，假设基准振荡器的频率为fr，VCO的频率为fo。 在此一电路中，假设frgt;fo时，也即是VC0的振荡频率fo比fr低时。此时的相位比较器的输出PD 会如图2所示，产生正脉波信号，使VCO的振荡器频率提高。相反地，如果frlt;fo时，会产生负脉波信号。