第五章触发器
5.1 画出如题图5.1所示的基本RS触发器输出端、
Q Q的电压波形图。S和R的电压波形如图5.1(b)所示。
题图5.1
解：波形如图：
5.2 或门组成的基本RS触发器电路如题图5.2(a)所示，已知S和R的波形如题图5.2(b)所示。试画出、
Q Q的波形图。设触发器的初态Q=0。
题图5.2
解：波形如图：
5.3 题图5.3所示为一个防抖动输出开关电路。当拨动开关K时，由于开关接通瞬间发生振颤，R
和S的波形如图中所示，请画出和
Q Q端的对应波形。
题图5.3
解：波形如图：
5.4有一时钟RS触发器如题图5.4所示，试画出它的输出端的波形。初态
Q Q=0。
题图5.4
解：波形如图：
5.5 设具有异步端的主从JK 触发器的初始状态Q = 0，输入波形如题图5.5所示，试画出输出端Q 的
波形。
题图5.5
解：波形如图：
5.6 设题图5.6的初始状态为2Q 1Q 0Q = 000，在脉冲CLK 作用下，画出、、的波形（所用
器件都是CD4013）。S 0Q 1Q 2Q D 、R D 分别是CD4013高电平有效的异步置1端，置0端。
题图5.6
解：波形如图：
5.7 设题图5.7电路两触发器初态均为0，试画出、波形图。
1Q 2Q
题图5.7
解：波形如图：
5.8 已知CMOS 边沿触发结构JK 触发器CD4207各输入端的波形如题图5.8所示，试画出、Q Q 端
的对应波形，设初态Q = 0。S D 为高电平置1端，R D 为高电平置0端，电路为CLK 上升沿触发。
题图5.8
解：波形如图：
5.9 如题图5.9所示，利用CMOS 边沿触发器和同或门组成的脉冲分频器。试分析它在一系列CLK
脉冲作用下的、和Y 的波形（初始状态1Q 2Q 120Q Q ==）
。
题图5.9
解：波形如图：
5.10 设题图5.10中各个触发器的初始状态皆为Q = 0，试画出每个触发器Q 端波形。
题图5.10
解：波形如图：
5.11 题图5.11示出了一个单稳态电路和它的工作波形，试分析其工作原理（初态Q=0）。（S D、R D分
别为高电平置1端、置0端。）
题图5.11
解：V i=0，D-FF未触发，Q=0,Q=1,V C=R D=0等待触发。V i由0→1（上升沿）
∵D=V DD=1, Q n+1=D ∴Q=V0=1, Q=0, Q→R→C→地，充电。
当V C=R D=1时Q端异步置零，Q=V0=0，C→R→Q→放电，V C =0 等待下一次触发。
5.12 电路如题图5.12所示。试对应CLK 1画出CLK 2、、和Y 的波形（初态1Q 2Q 1Q = 2Q = 0）。CLK 1
为连续脉冲。
题图5.12
解：波形如图：
5.13 试将T 触发器分别转换成D 触发器和JK 触发器。 解：1）T →D Q n+1=T ⊕Q n Q n+1=D
∵ T Q ⊕n+1=D ∴T=D ⊕Q n 2）T →JK Q n+1=T ⊕Q n Q n+1=n n
J Q KQ +
∵ T Q ⊕n =n
J Q KQ +n
∴T=（n n J Q KQ +）⊕Q n =n n
JQ KQ +
电路如图：
5.14 设计一个四人抢答电路，要求如下：
（1）每个参加者控制一个按键，用其发出抢答信号。
（2）主持人有一个控制按键，用于将电路复位。
（3）开始后，先按动按钮者将其对应的发光二极管点亮，其他三人对该电路不起作用。 解：设计电路如图：
5.15 电路如题图5.15所示，初态==1Q 2Q 0，试根据CLK 、J 1的波形画出、的波形。
1Q 2Q
题图5.15
解：波形如图：
5.16 试画出JK 、D 、T 三种触发器的状态图。 解：D-FF 状态图
T-FF 状态图 JK-FF 状态图
5.17 电路如题图5.17所示，试根据CLK 、D R 、A 、B 波形画出端波形。
Q
题图5.17
解：波形如图：
5.18 电路图如题图5.18所示，试根据CLK 、D R 、A 端的波形画出端的波形。
Q
题图5.18
解：波形如图：
5.19 电路图如题图5.19所示，触发器的初态==1Q 2Q 0，试画出CLK 信号下，，V 1Q 2Q O 的对应波
形。
题图5.19
解：波形如图：
5.20 T 触发器组成题图5.20所示电路。分析电路功能，写出电路的状态方程，并画出状态转换图。
X Y
题图5.20
解：
n
n n n Q Y XQ Q Y XQ T +=?=
状态方程：n n n n n n n Q Y Q X Q Y XQ Q T Q Q
+=+⊕=⊕=+)(1
状态转移图：
5.21 触发器组成题图5.21所示电路。图中FF 1为维持-阻塞D 触发器，FF 2分别为边沿JK 触发器和主
从JK 触发器（图中未画出），试画出在时钟CLK 作用下Q 1、Q 2的波形。
CLK
题图5.21
解：
由T ’触发器的特性可知，Q 1将随CLK 的上升沿而翻转；由T 触发器的特性可知，Q 2状态是否改变与Q 1状态有关。若Q 1=1，Q 2在CLK 下降沿处翻转，而当Q 1=0时，Q 2状态维持不变。
当FF 2为边沿J-K 触发器时，Q 1、Q 2（设Q 1、Q 2初态均为0）和CLK 的波形见图（a ）。图中Q 1状态在CLK 上升处翻转，Q 2状态仅在Q 1=1情况下且有CLK 下降沿处翻转。
当FF 2为主从J-K 触发器时，Q 1、Q 2和CLK 的波形见图 (b)。Q 1状态和图(a)相同。Q 2状态由1变0出现在CLK 2，CLK 4，CLK 6，CLK 8的下降沿处，而不象图(a)中出现在CLK 3，CLK 7的下降沿处。其理由是主从J-K 触发器存在一次变化问题。当CLK 2上升到达时，Q 1=1不会马上回0，而是要经过一个D 触发器的延迟时间（约为2—3个门的t pd ），在这段时间内JK 触发器的K 端为1，因此主触发器接收K=1的信号而使主触发器的Q ’=0，Q ’=1，尽管K 端为1的信号只保留短暂的瞬间便很快回到0，
但主触发器的状态不再发生变化，因而在CLK 2下降沿到达时，电路状态Q n+1也由1变0。CLK 4，CLK 6，CLK 8的情况和CLK 2相同。
(a) (b) CLK 1 2 3 4 5 6 7 8 Q
2Q 1Q 1CLK 1 2 3 4 5 6 7 8
5.22 题图5.22(a)电路的输入波形如图5.22(b)所示，试画输出Q 1、Q 2波形。设初始状态均为0。
2
B
A
A
(a) (b)
B
题图5.22
解：
由图(a)电路可见，触发器FF 1是一个T 触发器，其时钟脉冲是A 波形，上升边触发；触发器FF 2是一个由JK 触发器构成的D 触发器，其输入是Q 1，其时钟脉冲是B 波形，下降边沿触发。由此可得触发器的输出波形如图所示。
t 0 t 1 t 2 t 3
Q 2
Q 1
A
B 说明如下：
(1) t ≤t 0时，Q 1=Q 2=0，处于初始状态
(2) t ＜t 1时，因A 波形没有上升边沿存在，Q 1继续为0状态；因为Q 1=0，Q 2也保持0状态。
(3) t=t 1时，A 上升边沿到达，由于Q 2=0，2Q =1，即FF 1的D R 端的信号为1，复位不起作用，触发器FF 1翻转为1状态；因t=t 1-时Q 1=0，故Q 2仍为0状态。
(4) t=t 2时，B 波形下降边沿到达，触发器FF 1的1状态被移入触发器FF 2中，使Q 2=1，同时将触发器FF 1复位为Q 1=0。
(5) t=t 3时，B 波形下降沿又到达，因此时Q 1=0，所以Q 2变为0状态；而触发器FF 1因没有时钟脉冲上升边沿出现而保持0状态。以下类同。
5.23 试画出JK 触发器转换成AB 触发器的逻辑图。AB 触发器的特性表如题表5.23所示。要求写
出设计过程。
题表5.23
A B Q n +1
1 0 Q n
0 1 1 1 1 0 0 0 Q
n
解：
将AB 触发器的特性表转换成卡诺图，如图(a)。由卡诺图求出AB 触发器的状态方程。考察并化简卡诺图，得AB 触发器的特性方程为
Q n+1=A n Q +A BQ n +A B Q n = A n
Q +（A B+A B ）Q n 将AB 触发器的特性方程同JK 触发器的特性方程相比较： Q n+1= J n
Q +K Q n
得JK 触发器的驱动方程为 J=A
K= =A ⊙B
所以转换电路如图(b)所示
1 0 1 0 0A 00 01 11 1001011BQ n
(a) (b)
5.24 题图5.24所示为XY 触发器的状态转换图。根据状态图中状态及其次态间的激励条件，写出
XY 触发器的特性方程，并写出其功能表。 XY = 0
题图5.24
解：
功能表：
X Y Q n Q n+1 功能
0 0 0 0 保持 0 0 1 1 保持 0 1 0 0 保持 0 1 1 1 保持 1 0 0 0 保持 1 0 1 0 置0 1 1 0 1 置1 1 1 1 1 保持 1 ()n n
n n n n
Q XY XQ n XYQ XQ XYQ X Y Q XYQ +=+=++=++
5.25 若已知XY 触发器的特性方程为1(()n n n Y Q X Y Q +=+++Q X ，试据其画出这个触发器的状态
转换图和特性表。 解：
特性表： 状态转移图：
X Y Q n Q n+1 功能
0 0 1 置1 ΦΦ 0 0 1 置1 0 0 1 0 置0 1 1 0 0 置0 1 1 1 保持 ΦΦ 1 1 1 保持
锁存器和触发器 1．分析图1所示电路的功能，列出功能表。 图1 2．若图2 a所示电路的初始状态为Q = 1，E、S、R端的输入信号如图2 b 所示，试画出相应Q和Q端的波形。 S G3 Q Q E R S (a) (b) 图2 3．试用1片八D锁存器74HC373设计一个能锁存两位BCD码信号的锁存电路。假定三态输出使能端OE=0，锁存器原输出Q7Q6Q5Q4Q3Q2Q1Q0=10010100（94D），而输入为D7D6D5D4D3D2D1D0=10010101（95D），画出锁存器锁存新数据前、后使能端LE应输入的波形和相应Q 的波形。 4．触发器的逻辑电路如图4所示，确定其应属于何种电路结构的触发器。
9 Q Q 图4 5．上升沿触发和下降沿触发的D触发器逻辑符号及时钟信号CP （CP）和D 的波形如图5所示。分别画出它们的Q端波形。设触发器的初始状态为0。 D D D CP（CP） 图5 6．设下降沿触发的JK触发器初始状态为0，CP、J、K信号如图6所示，试画出触发器Q端的输出波形。 J K 图6 7．逻辑电路如图7所示，试画出在CP作用下，φ0、φ1、φ2和φ3的波形。
图7 8．电路如图 8所示，设各触发器的初态为 0，画出在CP脉冲作用下Q端波 形。 Q1 Q1 3 Q3 4 Q4 CP (a) (b) (c) (d) 图8 9．逻辑电路如图9所示，已知CP和X 的波形，试画出Q1和Q2的波形。触发 器的初始状态均为0。 X 1 X 图9 10．两相脉冲产生电路如图10所示，试画出在CP作用下φ1、φ2的波形，并 说明φ1和φ2的时间关系。各触发器的初始状态为0。
第五章触发器 5.1 画出如题图5.1所示的基本RS触发器输出端、 Q Q的电压波形图。S和R的电压波形如图5.1(b)所示。 题图5.1 解：波形如图： 5.2 或门组成的基本RS触发器电路如题图5.2(a)所示，已知S和R的波形如题图5.2(b)所示。试画出、 Q Q的波形图。设触发器的初态Q=0。 题图5.2 解：波形如图：
5.3 题图5.3所示为一个防抖动输出开关电路。当拨动开关K时，由于开关接通瞬间发生振颤，R 和S的波形如图中所示，请画出和 Q Q端的对应波形。 题图5.3 解：波形如图： 5.4有一时钟RS触发器如题图5.4所示，试画出它的输出端的波形。初态 Q Q=0。 题图5.4 解：波形如图：
5.5 设具有异步端的主从JK 触发器的初始状态Q = 0，输入波形如题图5.5所示，试画出输出端Q 的 波形。 题图5.5 解：波形如图： 5.6 设题图5.6的初始状态为2Q 1Q 0Q = 000，在脉冲CLK 作用下，画出、、的波形（所用 器件都是CD4013）。S 0Q 1Q 2Q D 、R D 分别是CD4013高电平有效的异步置1端，置0端。 题图5.6 解：波形如图：
5.7 设题图5.7电路两触发器初态均为0，试画出、波形图。 1Q 2Q 题图5.7 解：波形如图： 5.8 已知CMOS 边沿触发结构JK 触发器CD4207各输入端的波形如题图5.8所示，试画出、Q Q 端 的对应波形，设初态Q = 0。S D 为高电平置1端，R D 为高电平置0端，电路为CLK 上升沿触发。 题图5.8 解：波形如图：
第五章触发器Flip－Flop 1、触发器的定义和分类 2、常用的触发器 3、触发器的分析
触发器（Flip-Flop）：能够存储一位二进制数字信号的基本单元电路叫做触发器。（P179引言部分） 特点：具有“记忆”功能。 分析下面的电路：当A＝0时，F=0 某一时刻，由于外界的干扰使得A信号 突然消失，此时，相当于A输入端悬空 由电路结构得：F=1。 干扰发生前后，F的输出值发生的变化，故该电路没有“记忆”功能
再看下面的电路： 当A＝0时，F＝0。 某一时刻，由于外界的干扰使得A信号突然消失，此时，相当于A输入端悬空，但F端反馈回来的值仍然为0，由电路结构得：F=0。 说明该电路具有“记忆”功能。 其根本原因在于，该电路带有反馈。
触发器的分类：P179 ①按稳定工作状态分： 双稳态、单稳态和无稳态（多谐振荡器）触发器。本章仅讨论双稳态触发器。 ②按结构分： 主从结构和维持阻塞型（边沿结构）触发器。 本章仅讨论边沿触发器。 ③按逻辑功能分： RS、JK、D、T和T’触发器。 本章重点讨论后四种。
常用触发器 1、基本RS触发器 ①电路组成和逻辑符号 基本RS触发器有两种：由与非门构成的和由或非门构成的。 我们以前者为例： 输出端在正常情形下应是完全相反的两种逻辑状态，即两个稳态。当Q=0时，称为“0态”；当Q=1时，称为“1态”。
②逻辑功能分析： A）当R=S=0时） （即1 = =S R 1 1Q Q Q Q= = ?1 可以保证门1的 输出值不变。Q Q Q= ?1 可以保证门2的 输出值不变。 此时，门1和2的输出值均保持不变，称为：触发器的保持功能。
数字电子技术 第五章 触发器 1. 触发器是 。 2. 触发器有两个稳定的状态，可用来存储数码 和 （只要电源不断电）。触发器按其逻辑功能可分为 触发器、 触发器、 触发器、 触发器等四种类型。按触发方式可以分为： 、 、 。 3. 触发器有 个稳定状态，通常用 端的输出状态来表示触发器的状态。 4. 或非门构成的SR 锁存器的输入为 S =1、R =0，当输入S 变为0时，触发器的输出将会（ ）。 （A ）置位 （B ）复位 （C ）不变 5. 与非门构成的SR 锁存器的输入为0 0==R S 、，当两输入的0状态同时消失时，触发器的输出状态为（ ） （A ）1 0==Q Q 、 （B ）0 1==Q Q 、 （C ）1 1==Q Q 、 （D ）状态不确定 6. 触发器引入时钟脉冲的目的是（ ） （A ）改变输出状态 （B ）改变输出状态的时刻受时钟脉冲的控制 （C ）保持输出状态的稳定性 7. 与非门构成的SR 锁存器的约束条件是（ ） （A ）0=+R S （B ）1=+R S （C ）0=?R S （D ）1=?R S 8. “空翻”是指（ ） （A ）在时钟信号作用时，触发器的输出状态随输入信号的变化发生多次翻转 （B ）触发器的输出状态取决于输入信号 （C ）触发器的输出状态取决于时钟信号和输入信号 （D ）总是使输出改变状态 9. JK 触发器处于翻转时，输入信号的条件是（ ） (A)J =0 , K =0 (B)J =0 , K =1 (C) J =1 , K =0 (D)J =1 , K =1 10. J =K =1时，JK 触发器的时钟输入频率为120Hz ，Q 输出为（ ）
第5章 锁存器与触发器 习题与参考答案 [题5-1] 画出图题5-1所示的SR 锁存器输出端Q 、Q 端的波形，输入端S 与R 的波形如图所示。（设Q 初始状态为0） S R S R S R Q Q . . . . 图题5-1 解： S R . Q Q . . . . [题5-2] 画出图题5-2所示的SR 锁存器输出端Q 、Q 端的波形，输入端S 与R 的波形如图所示。（设Q 初始状态为0） S R S R Q Q . . . S R . . . . 图题 5-2 解： S R . Q Q . ... . . [题5-3] 画出图题5-3所示的电平触发SR 触发器输出端Q 、Q 端的波形，输入端S 、R 与CLK 的波形如图所示。（设Q 初始状态为0） C1S R S R Q Q . . . . CLK S R CLK . . . 图题5-3 解：
S R CLK . . Q Q . . [题5-4] 画出图题5-4所示的电平触发D 触发器输出Q 端的波形，输入端D 与CLK 的波形如图所示。（设Q 初始状态为0） C1 D D Q Q . . . . CLK D CLK . . 图题5-4 解： D CLK . . Q Q . . . . [题5-5] 画出图题5-5所示的边沿触发D 触发器输出端Q 端的波形，输入端D 与CLK 的波形如图所示。（设Q 初始状态为0） C1 1D D Q Q . . . . CLK D CLK . . . D Q Q . . . . CLK D CLK . . . C1 1D （1） （2） 图题5-5 解： D CLK . . . D CLK . .. （1） （2） Q Q . . . .
第五章 触发器 题 5.1画出下图由与非门组成的SR 锁存器输出端 Q Q '、的电压波形，输入端D S '、D R '的电压波形如图中所示。 解：输出波形如下图。 题5.2画出下图由或非门组成的SR 锁存器器输出端Q Q '、的电压波形，输入端D S 、D R 的电压波形如图中所示。 解：输出波形如下图。 题5.5在下图电路中，若CLK 、S 、R 的电压波形如图中所示，试画出Q Q '和端与之对应的电压波形。假定触发器的初始状态为0Q =。 解：输出波形如下图。 题5.7若主从SR 触发器各输入端的电压波形如下图，试画出Q Q '、端对应的电压波形。设触发器的初始状态为Q =0。 解：输出波形如下：
题5.9若主从结构SR 触发器的D CLK S R R '、、、各输入端的电压波形如下图，1D S '=，试画出Q Q '、端对应 的电压波形。 解：输出波形如下： 题5.12若主从结构JK 触发器的D D CLK R S J K ''、、、、端的电压波形如下图所示，画出Q Q '、端对应的电压波形。 解：输出波形如下： 在第三个CLK =1期间，输入信号J 发生了跳变，此时1Q =,只接受置0信号，出现了 1K =,因此置0。 第四个CLK =1期间，0Q =，只接受置1信号，出现过J =1的尖峰，故有置1信号，那么次态置1。 题5.18设图中各触发器的初始状态皆为0Q =，试画出在CLK 信号连续作用下各触发器输出端的电压波形。
解：(1)JK 触发器的状态方程为： *Q JQ K Q ''=+ 由题意知：1J K == 故有：*1 1Q Q '=；状态翻转 (2) JK 触发器的状态方程为： *Q JQ K Q ''=+ 由题意知：0J K == 故有：*2 2Q Q =；状态保持 (3) JK 触发器的状态方程为： *Q JQ K Q ''=+ 由题意知：,J Q K Q '== 故有：* 33 Q Q '=；状态翻转 (4) T 触发器的状态方程为： *Q TQ T Q ''=+
寄存器-触发器-锁存器区别与联系
1.1 寄存器 在实际的数字系统中，通常把能够用来存储一组二进制代码的同步时序逻辑电路称为寄存器．由于触发器内有记忆功能，因此利用触发器可以方便地构成寄存器。由于一个触发器能够存储一位二进制码，所以把n个触发器的时钟端口连接起来就能构成一个存储n位二进制码的寄存器。 1.2 锁存器 由若干个钟控D触发器构成的一次能存储多位二进制代码的时序逻辑电路。数据有效迟后于时钟信号有效。这意味着时钟信号先到，数据信号后到。在某些运算器电路中有时采用锁存器作为数据暂存器。 1.3 缓冲器 缓冲器相当于一个寄存器，暂时保存数据.缓冲是用来在两种不同速度的设备之间传输信息时平滑传输过程的常用手段。除了在关键的地方采用少量硬件缓冲器之外，大都采用软件缓冲。软件缓冲区是指在I/O操作期间用来临时存放输入/输出数据的一块存储区域。在操作系统中，引入缓冲的主要原因如： 缓和CPU与l/0设备间速度不匹配的矛盾。一般情况下，程序的运行过程是时而进行计算，时而进行输入或输出。以输出为例，如果没有缓冲，则程序在输出时，必然由于打印机的速度跟不上而使CPU停下来等待;然而在计算阶段，打印机又无事可做。如果设置一个缓冲区，程序可以将待输出的数据先输出到缓冲区中，然后继续执行;而打印机则可以从缓冲区取出数据慢慢打印。 1.4 寄存器和锁存器的区别 （1）寄存器是同步时钟控制，而锁存器是电位信号控制。 （2）寄存器的输出端平时不随输入端的变化而变化，只有在时钟有效时才将输入端的数据送输出端（打入寄存器），而锁存器的输出端平时总随输入端变化而变化，只有当锁存器信号到达时，才将输出端的状态锁存起来，使其不再随输入端的变化而变化 可见，寄存器和锁存器具有不同的应用场合，取决于控制方式以及控制信号和数据之间的时间关系：若数据有效一定滞后于控制信号有效，则只能使用锁；数据提前于控制信号而到达并且要求同步操作，则可用寄存器来存放数据。 一、锁存器 1. 锁存器的工作原理 锁存器不同于触发器，它不在锁存数据时，输出端的信号随输入信号变化，就像信号通过一个缓冲器一样；一旦锁存信号起锁存作用，则数据被锁住，输入信号不起作用。锁存器也称为透明锁存器，指的是不锁存时输出对于输入是透明的。
第5章 触发器 RS触发器 自测练习 1．或非门构成的基本RS触发器的输入S=1、R=0，当输入S变为0时，触发器的输出将会（）。 （a）置位（b）复位（c）不变 2．与非门构成的基本RS触发器的输入S=1，R=1，当输入S变为0时，触发器输出将会（）。 （a）保持（b）复位（c）置位 3．或非门构成的基本RS触发器的输入S=1，R=1时，其输出状态为（）。 （a）Q=0，Q=1 （b）Q=1，Q=0 （c）Q=1，Q=1 （d）Q=0，Q=0 （e）状态不确定 4．与非门构成的基本RS触发器的输入S=0，R=0时，其输出状态为（）。 （a）Q=0，Q=1 （b）Q=1，Q=0 （c）Q=1，Q=1 （d）Q=0，Q=0 （e）状态不确定 5．基本RS触发器74LS279的输入信号是（）有效。 （a）低电平（b）高电平 6．触发器引入时钟脉冲的目的是（）。 （a）改变输出状态 （b）改变输出状态的时刻受时钟脉冲的控制。 7．与非门构成的基本RS触发器的约束条件是（）。 （a）S+R=0 （b）S+R=1 （c）SR=0 （d）SR=1 8．钟控RS触发器的约束条件是（）。 （a）S+R=0 （b）S+R=1 （c）SR=0 （d）SR=1 9．RS触发器74LS279中有两个触发器具有两个S输入端，它们的逻辑关系是（）。 （a）或（b）与（c）与非（d）异或 10．触发器的输出状态是指（）。 （a） Q （b）Q
答案：1．c 2．c 3．e 4．e 5．A 6．b 7．b 8．c 9．b 10．a D 触发器 自测练习 1．要使电平触发D 触发器置1，必须使D=（ ）、CP=（ ）。 2．要使边沿触发D 触发器直接置1，只要使S D ＝（ ）、R D ＝（ ）即可。 3．对于电平触发的D 触发器或D 锁存器，（ ）情况下Q 输出总是等于D 输入。 4．对于边沿触发的D 触发器，下面（ ）是正确的。 （a ）输出状态的改变发生在时钟脉冲的边沿 （b ）要进入的状态取决于D 输入 （c ）输出跟随每一个时钟脉冲的输入 （d ）（a ）（b ）和（c ） 5．“空翻”是指（ ）。 （a ）在脉冲信号CP=1时，输出的状态随输入信号的多次翻转 （b ）输出的状态取决于输入信号 （c ）输出的状态取决于时钟和控制输入信号 （d ）总是使输出改变状态 6．对于74LS74，D 输入端的数据在时钟脉冲的（ ）（上升，下降 ）边沿被传输到（ ）（, Q Q ）。 7．要用边沿触发的D 触发器构成一个二分频电路，将频率为100Hz 的脉冲信号转换为50Hz 的脉冲信号，其电路连接形式为（ ）。 答案：1．1，1 2．0，1 3．CP=1 4．a 5．a 6．上升,Q 7． JK 触发器 自测练习 1．主从JK 触发器是在（ ）采样，在（ ）输出。 2．JK 触发器在（ ）时可以直接置1，在（ ） 时可以直接清0。 3．JK 触发器处于翻转时输入信号的条件是（ ） （a ） J=0，K=0 （b ）J=0，K=1 1D
一、锁存器 锁存器（latch）---对脉冲电平敏感，在时钟脉冲的电平作用下改变状态 锁存器是电平触发的存储单元，数据存储的动作取决于输入时钟（或者使能）信号的电平值，仅当锁存器处于使能状态时，输出才会随着数据输入发生变化。 锁存器不同于触发器，它不在锁存数据时，输出端的信号随输入信号变化，就像信号通过一个缓冲器一样；一旦锁存信号起锁存作用，则数据被锁住，输入信号不起作用。锁存器也称为透明锁存器，指的是不锁存时输出对于输入是透明的。 锁存器（latch）：我听过的最多的就是它是电平触发的，呵呵。锁存器是电平触发的存储单元，数据存储的动作取决于输入时钟（或者使能）信号的电平值，当锁存器处于使能状态时，输出才会随着数据输入发生变化。（简单地说，它有两个输入，分别是一个有效信号EN,一个输入数据信号DATA_IN，它有一个输出Q，它的功能就是在EN有效的时候把DATA_IN的值传给Q，也就是锁存的过程）。 应用场合：数据有效迟后于时钟信号有效。这意味着时钟信号先到，数据信号后到。在某些运算器电路中有时采用锁存器作为数据暂存器。 缺点：时序分析较困难。 不要锁存器的原因有二：1、锁存器容易产生毛刺，2、锁存器在ASIC设计中应该说比ff要简单，但是在FPGA的资源中，大部分器件没有锁存器这个东西，所以需要用一个逻辑门和ff来组成锁存器，这样就浪费了资源。 优点：面积小。锁存器比FF快，所以用在地址锁存是很合适的，不过一定要保证所有的latch信号源的质量，锁存器在CPU设计中很常见，正是由于它的应用使得CPU的速度比外部IO部件逻辑快许多。latch完成同一个功能所需要的门较触发器要少，所以在asic中用的较多。 二、触发器 触发器（Flip-Flop，简写为 FF），也叫双稳态门，又称双稳态触发器。是一种可以在两种状态下运行的数字逻辑电路。触发器一直保持它们的状态，直到它们收到输入脉冲，又称为触发。当收到输入脉冲时，触发器输出就会根据规则改变状态，然后保持这种状态直到收到另一个触发。 触发器（flip-flops）电路相互关联，从而为使用内存芯片和微处理器的数字集成电路（IC）形成逻辑门。它们可用来存储一比特的数据。该数据可表示音序器的状态、计数器的价值、在计算机内存的ASCII字符或任何其他的信息。 有几种不同类型的触发器（flip-flops）电路具有指示器，如T（切换）、S-R（设置/重置）J-K（也可能称为Jack Kilby）和D（延迟）。典型的触发器
寄存器，触发器，锁存器之间的区别与联系 寄存器一般是边沿触发的触发器，电路里叫register，而触发器就是楼上所说的各种逻辑门构成的包含电平触发和边沿触发的两种，而锁存器则是电平触发的。所以一般说来，我们只叫寄存器和锁存器两种，在时序电路中寄存器的作用就是只在时钟的边沿有效传输data （setup time和hold time满足），而锁存器则在有效电平器件都可以传输data 寄存器:register，由时钟沿触发的，一般是主从的,我们这数字电路里也学过主要是由传输门和反向器构成,应用很广！ 锁存器:latch，由电平触发,有很很多种，有我们数字电路里学的JK,RS等，一般是用传输门和反向器构成构成在较多，其优点是面积小，但时序分析较困难! 触发器一般是指寄存器:flip-flop D触发器上电时Q和Q非的电平是怎样的？ D触发器刚上不定的。只有当有反馈后才知道。可以在R、S端加RC延时电路来预制初态 锁存器 在实际的数字系统中，通常把能够用来存储一组二进制代码的同步时序逻辑电路称为寄存器．由于触发器内有记忆功能，因此利用触发器可以方便地构成寄存器。由于一个触发器能够存储一位二进制码，所以把n个触发器的时钟端口连接起来就能构成一个存储n位二进制码的寄存器。锁存器是电平触发的存储单元，数据存储的动作取决于输入时钟（或者使能）信号的电平值，尽当锁存器处于使能状态时，输出才会随着数据输入发生变化。 触发器 触发器是边沿敏感的存储单元，数据存储的动作有某一信号的上升或者下降沿进行同步的。在实际的数字系统中，通常把能够用来存储一组二进制代码的同步时序逻辑电路称为寄存器．由于触发器内有记忆功能，因此利用触发器可以方便地构成寄存器。由于一个触发器能够存储一位二进制码，所以把n个触发器的时钟端口连接起来就能构成一个存储n位二进制码的寄存器。寄存器用来存放数据的一些小型存储区域，用来暂时存放参与运算的数据和运算结果。其实寄存器就是一种常用的时序逻辑电路，但这种时序逻辑电路只包含存储电路。寄存器的存储电路是由锁存器或触发器构成的，因为一个锁存器或触发器能存储1位二进制数，所以由N个锁存器或触发器可以构成N位寄存器。触发器是在时钟的沿进行数据的锁存的，而锁存器是用电平使能来锁存数据的。所以触发器的Q输出端在每一个时钟沿都会被更新，而锁存器只能在使能电平有效器件才会被更新。有一些教科书里的触发器实际是锁存器。在FPGA设计中建议如果不是必须那么应该尽量使用触发器而不是锁存器。 钟控D触发器其实就是D锁存器，边沿D触发器才是真正的D触发器，钟控D 触发器在使能情况下输出随输入变化，边沿触发器只有在边沿跳变的情况下输出才变化。两个D锁存器可以构成一个D触发器,归根到底还是dff是边沿触发的，而latch是电平触发的。锁存器的输出对输入透明的，输入是什么，输出就是什么，这就是锁存器不稳定的原因，而触发器是由两个锁存器构成的一个主从触发器，输出对输入是不透明的，必须在时钟的上升
第五章锁存器和触发器u锁存器 RS锁存器、门控RS锁存器、D锁存器u触发器的电路结构与工作原理 一、主从触发器 二、维持阻塞触发器 u触发器的逻辑功能 一、RS触发器 二、JK触发器 三、D触发器 四、T触发器 五、T/触发器
锁存器和触发器 触发器（FF：Flip-Flop)的特点： ?有两个稳态0、1 ?可存储一位二进指数（有记忆功能） ?有两个互补输出，且输出不仅与输入有关，还和原状态有关。按电路结构分类： ★基本RS锁存器 ★门控RS锁存器 ★主从触发器，主从RS；主从JK ★边沿触发器，边沿JK；边沿D 按功能分类： RS触发器、JK触发器、D触发器、T触发器、T’触发器 功能描述： ◆功能表（真值表）（特性表） ◆特性方程（表达式）（状态方程） ◆状态图 ◆时序图
1 Q RS 输入，为触发信号，Q 和状态输出规定Q 的状态即锁存器或触发器的状态。输入RS 直接控制输出 1 +n Q ——次态，下一刻稳定的状态。n Q ——现态，现在稳定的状态。 §5.1 锁存器
加有效信号，Q 不管原来状态为何，Q 都为1 ——置位，置“1”。S ——置位端 加有效信号，Q 不管原来状态为何，Q 都为0 ——复位，置“0”。R ——复位端 Q 状态转换的过程（Q 由0→1，或由1→0），称锁存器状态翻转。 基本RS 锁存器只能在SR 作用下置“1”或置“0”——称置“1”置“0”锁存器。 基本RS 锁存器 n n Q Q =+12、工作原理： （1）S=R=1时：Q n+1=Q n ；锁存器状态保持不变0 ,1==Q Q （2）S=0，R=1时：锁存器处于1 ,1==Q Q （3）S=1，R=0时： 锁存器处于01 ==Q Q （4）R=S=0时： ，（与非门组成的电路） ——非0非1态（不定状态，不允许出现）
5 锁存器和触发器 5.2 锁 存 器 5.2.1 分析图题5.2.1所示电路的功能，列出功能表。 解：由逻辑电路图，可以得到Q 端和Q 端得逻辑表达式 Q S Q Q R Q =?=? 根据上面两式，可以得到该锁存器的功能表，如表题解5.2.1所示。 5.2.2 用CMOS 电路74HCT02或非门构成消除机械开关抖动影响的电路如图题5.2.2所示，试画出在开关S 由位置A 到B 时Q 和Q 端的波形。如改用TTL 电路 74LS02实现，R 1、R 2取值的大致范围为多少？整个电路的功耗发生什么变化？ 解： 如图题5.2.2所示，开关接通A 点时，Q=0，Q =1。当开关触点拨离A 点瞬间，由于Q =1的作用，其抖动不会影响Q=0的状态。在开关悬空期间，锁存器保持状态不变。开关触点第
一次接通B 点，就使Q 翻转为0，Q 翻转为1.此时开关触点已离开A 点，在Q=1的作用下，即使触点的抖动会使B 点电平发生跳动，也不会改变Q =0的状态。该过程中的Q 和Q 的波形如图题解5.2.2（a ）所示。 如果改用TTL 电路74LS02实现，由于其输入电路如图题解5.2.2（b ）点画线框 内所示，所以当开关未接通A 点时，电源﹢V CC 将通过集成电路内部的电阻r 1和肖特基二极管D 1向电路外接电阻R 1注入电流I i 。如果R 1阻值过大，I i 在该电阻上产生的压降有可能超过TTL 电路所允许的低电平输入电压最大值max IL V ，从而电路可能发生逻辑混乱。 可以列出下列不等式 max 1max 1 CC FSBD IL IL V V V R V r --≤ 74LS 系列电路规定V CC =﹢5V ，max IL V =0.8V 。74LS02中，r 1的典型值为20k Ω，肖特基二极管正向导通时的典型压降FSBD V =0.4V 。将上述参数代入不等式，可得R 1≤4.2k Ω。 为了降低电路功耗，R 1取值不宜过小，一般应大于500Ω。所以R 1得取值范围应为 500Ω≤R 1≤4.2k Ω 2R 的取值与R 1相同。 TTL 电路的静态功耗大于CMOS 电路，同时考虑到R 1和R 2的功耗，用74LS02构成图题5.2.2所示的电路，功耗将显著增大。 5.2.5 若图5.2.8(a)所示电路的初始状态为Q=1，E 、S 、R 端的输入信号如图题5.2.5所示，试画出相应Q 和Q 端的波形。 解：设初态Q=1，按照图题5.2.5所示波形，推导出图5.2.8（a ）电路的输出端Q 和Q 的波形如图题解5.2.5所示。
第五章集成触发器 5.1 画出由两个或非门构成的基本RS触发器的电路图，并写出状态转换表。已知RS的输入波形如图题5-28所示，试画出输出Q和的波形。设初始状态为Q=0。 图题5-28 解：用或非门构成RS触发器 值得说明的是，利用或非门构成基本触发器时，其置位、复位被定义为S、R!！ 图中，灰色为约束条件区域，此时基本触发器的输出为红色线条，即Q和Q均为“1”， 是触发器不允许的状态；蓝色区域为不定状态，它是在R、S由“1”同时变为“0”而出现的状态，由于实现无法判断触发器将会是什么状态，故称之为不定状态。
5.2 已知同步D 触发器的波形如图题5-29所示，试画出输出Q 的波形。设触发器的初始状 态为Q =0。 CP D CP D (a)(b) 图题5-29 解：同步D 触发器存在空翻转问题，在发生CP 高电平期间，当Q 为0时，如果出现D 由0变为1，对触发器的Q 就会变成1；在发生CP 高电平期间，当Q 为1时，如果出现D 由1变为0，对触发器的Q 就会变成0。换句话说就是，在CP 高电平期间，D 的变换会引起D 触发器的状态变化。 5.3 主从JK 触发器的输入CP 、J 、K 的波形如图5-30所示，试画出输出Q 的波形。设触发 器的初始状态为Q =0。 CP CP (a)(b) J K J K 图题5-30 解：JK 触发器是在CP 的下降沿，依据JK 的输入而使得状态发生变化的。 5.4 已知，图5-31中各触发器的初始状态Q =0，试画出在CP 脉冲作用下各触发器Q 端的 电压波形。
1FF 1 1FF 2 FF 3 FF 4 1FF 5 1 6 FF 7 8 CP 图题5-30 解：根据各个触发器的连接关系，并注意到各自的有效沿，可以画出如下波形。 5.5 维持-阻塞D 触发器74LS 74的电路输入波形如图题5-32所示，画出输出Q 端的波形。 CP CP (a) (b) D D 图题5.-32 解：维持-阻塞D 触发器74LS 74是CP 上升沿触发。
第五章触发器 5.1 基本要求 1.掌握触发器的基本概念，了解各类触发器的结构和工作原理。 2.熟练掌握各种不同结构的触发器的触发特点，并能够熟练画出工作波形。 3.熟练掌握各类触发器的逻辑功能（功能表、特性方程、状态转换图、驱动表）。 4.熟悉各类触发器间的功能转换。 5.2自测题 一、填空题 1．触发器有个稳态，存储8位二进制信息要个触发器。 2．触发器有两个互补的输出端Q Q,，定义触发器的1状态为，0状态为，可见触发器的状态指的是端的状态。 3．一个基本RS触发器在正常工作时，不允许输入R=S=1的信号，因此它的约束条件是。 4．在一个CLK脉冲作用下，引起触发器两次或多次翻转现象触发器的，触发方式为式或式的触发器不会出现这种现象。 二、选择题 1.N个触发器可以构成能寄存位二进制数码的寄存器。 A.N-1 B.N C.N+1 D.2N 2．在下列触发器中，有约束条件的是。 A.主从JK触发器 B.主从D 触发器 C.同步RS触发器 D.边沿D 触发器3．一个触发器可记录一位二进制代码，它有个稳态。 A.0 B.1 C.2 D.3 E.4 4．存储8位二进制信息要个触发器。 A.2 B.3 C.4 D.8 5．对于T触发器，若原态Q n=0，欲使新态Q n+1=1，应使输入T= 。 A.0 B.1 C.Q D. Q 6．对于T触发器，若原态Q n=1，欲使新态Q n+1=1，应使输入T= 。 A.0 B.1 C.Q D. Q 7．对于D触发器，欲使Q n+1=Q n，应使输入D= 。 A.0 B.1 C.Q D. Q 8．对于JK触发器，若J=K，则可完成触发器的逻辑功能。 A.RS B.D C.T D.Tˊ 9．欲使JK触发器按Q n+1=Q n工作，可使JK触发器的输入端。 A.J=K=0 B.J=Q,K=1 C.J=0 ,K=Q D.J=Q,K=0 E.J=0,K= Q 10．下列触发器中，克服了空翻现象的有。 A.边沿D触发器 B.主从RS触发器 C.同步RS触发器 D.主从JK触发器