第5章
触发器 RS触发器
自测练习
1．或非门构成的基本RS触发器的输入S=1、R=0，当输入S变为0时，触发器的输出将会（）。
（a）置位（b）复位（c）不变
2．与非门构成的基本RS触发器的输入S=1，R=1，当输入S变为0时，触发器输出将会（）。
（a）保持（b）复位（c）置位
3．或非门构成的基本RS触发器的输入S=1，R=1时，其输出状态为（）。
（a）Q=0，Q=1 （b）Q=1，Q=0
（c）Q=1，Q=1 （d）Q=0，Q=0 （e）状态不确定
4．与非门构成的基本RS触发器的输入S=0，R=0时，其输出状态为（）。
（a）Q=0，Q=1 （b）Q=1，Q=0
（c）Q=1，Q=1 （d）Q=0，Q=0 （e）状态不确定
5．基本RS触发器74LS279的输入信号是（）有效。
（a）低电平（b）高电平
6．触发器引入时钟脉冲的目的是（）。
（a）改变输出状态
（b）改变输出状态的时刻受时钟脉冲的控制。
7．与非门构成的基本RS触发器的约束条件是（）。
（a）S+R=0 （b）S+R=1
（c）SR=0 （d）SR=1
8．钟控RS触发器的约束条件是（）。
（a）S+R=0 （b）S+R=1
（c）SR=0 （d）SR=1
9．RS触发器74LS279中有两个触发器具有两个S输入端，它们的逻辑关系是（）。
（a）或（b）与（c）与非（d）异或
10．触发器的输出状态是指（）。
（a） Q （b）Q
答案：1．c 2．c 3．e 4．e 5．A 6．b 7．b 8．c 9．b 10．a
D 触发器
自测练习
1．要使电平触发D 触发器置1，必须使D=（ ）、CP=（ ）。 2．要使边沿触发D 触发器直接置1，只要使S D ＝（ ）、R D ＝（ ）即可。 3．对于电平触发的D 触发器或D 锁存器，（ ）情况下Q 输出总是等于D 输入。 4．对于边沿触发的D 触发器，下面（ ）是正确的。
（a ）输出状态的改变发生在时钟脉冲的边沿 （b ）要进入的状态取决于D 输入 （c ）输出跟随每一个时钟脉冲的输入 （d ）（a ）（b ）和（c ） 5．“空翻”是指（ ）。
（a ）在脉冲信号CP=1时，输出的状态随输入信号的多次翻转 （b ）输出的状态取决于输入信号
（c ）输出的状态取决于时钟和控制输入信号 （d ）总是使输出改变状态
6．对于74LS74，D 输入端的数据在时钟脉冲的（ ）（上升，下降 ）边沿被传输到（ ）（, Q Q ）。
7．要用边沿触发的D 触发器构成一个二分频电路，将频率为100Hz 的脉冲信号转换为50Hz 的脉冲信号，其电路连接形式为（ ）。
答案：1．1，1 2．0，1 3．CP=1 4．a 5．a 6．上升,Q
7．
JK 触发器
自测练习
1．主从JK 触发器是在（ ）采样，在（ ）输出。
2．JK 触发器在（ ）时可以直接置1，在（ ） 时可以直接清0。 3．JK 触发器处于翻转时输入信号的条件是（ ） （a ） J=0，K=0 （b ）J=0，K=1
1D
（c ） J=1，K=0 （d ）J=1，K=1
4．J=K=1时，边沿JK 触发器的时钟输入频率为120Hz 。Q 输出为（ ）。 （a ） 保持为高电平 （b ）保持为低电平 （c ） 频率为60Hz 波形 （d ）频率为240Hz 波形
5．JK 触发器在CP 作用下，要使Q n+1=Q n
，则输入信号必为（ ）。
（a ） J=K=0 （b ）J= Q n
，K=0
（c ） J= Q n ，K= Q n
（d ）J=0，K=1
6．下列触发器中，没有约束条件的是（ ）。 （a ） 基本RS 触发器 （b ）主从JK 触发器 （c ） 钟控RS 触发器 （d ）边沿D 触发器 7．JK 触发器的四种同步工作模式分别为（ ）。
8．某JK 触发器工作时，输出状态始终保持为1，则可能的原因有（ ）。 （a ）无时钟脉冲输入 （b ）异步置1端始终有效 （c ）J=K=0 （d ）J=1，K=0
9．集成JK 触发器74LS76内含（ ）个触发器，（ ）（有，没有）异步清0端和异步置1端。时钟脉冲为（ ）（上升沿，下降沿）触发。
10．题10图中，已知时钟脉冲CP 和输入信号J 、K 的波形，则边沿JK 触发器的输出波形（ ）（正确，错误）。
答案：1．上升沿，下降沿 2．S d =0、R d =1，S d =1、R d =0 3．d 4．c 5．a 6．b ，d 7．保持，置1，置0，翻转 8．b,d
9．2，有，下降沿 10．正确
不同类型触发器的相互转换
自测练习
1．为实现D 触发器转换成T 触发器，题1图所示的虚线框内应是（ ）。
（a ）与非门
（b ）异或门 题10图 边沿JK 触发器的波形C P J K
Q
（c）同或门
（d）或非门
2．JK触发器构成T触发器的逻辑电路为（）。3．JK触发器构成T＇触发器的逻辑电路为（）。
答案：1．c
2．
．
习题解答
5-1 由与非门组成的基本RS触发器和输入端S、R信号如习题5．1图所示，画出输出端Q、Q的波形。
5-2 由或非门组成的触发器和输入端信号如习题5．2图所示，请写出触发器输出Q的
解：先将B、C进行与运算得到BC信号，再将BC作为或非门的一个输入端对应于RS触发器的功能表，即可得到输出Q的波形
5-3 钟控的RS触发器如习题5．3图所示，设触发器的初始状态为0，画出输出端Q 的波形。
习题 5．1
R
S
Q Q
B
A
Q
Q
S
Q
习题 5．2
解：钟控RS 触发器的输出Q 应该在CP=1时，根据输入端R 、S 的信号改变状态的。
5-4 边沿D 触发器如习题5．4图所示，确定相关于时钟的Q 输出，并分析其特殊功能。设触发器的初始状态为0。
解：根据习题图可得D 触发器的特征方程 Q D Q 1n ==+，因此在CP 上升沿到来时，Q 输出端的状态随Q 变化，故有如图波形，可见输出端Q 的波形为输入脉冲CP 的二分频信号。
5-5 已知边沿D 触发器输入端的波形如习题5．5图所示，假设为上升沿触发，画出输出端Q 的波形。若为下降沿触发，输出端Q 的波形如何设初始状态为0。
解：上升沿触发时，Q 输出波形为（a ），下降沿触发时，Q 输出波形为（b ）。
C
PS
R Q
习题 5．
3
习题 5．4Q C P Q C P
D
（
a ）
习题 5．5
5-6 已知D 触发器各输入端的波形如习题5．6图所示，试画出Q 和Q 端的波形。
解：先将D 1、D 2
进行与运算得到D 1D 2信号，再将
D 1D 2作为D 触发器的D 输入端，对应于D 触发器的功能表，即可得到输出Q 的波形
5-7 已知逻辑电路和输入信号如习题5．7图所示，画出各触发器输出端Q 1、Q 2的波形。设触发器的初始状态均为0。
解：习题 5．7图中两个D 均为上升沿触发，输入信号D 始终为1，且两个D 触发器的R
d 端为高电平有效。由于初始状态均为0，故当CP 1到来时，Q 1首先由0变成1，使得1Q 由1
变成0，当CP 2到来时，Q 2也由0变成1，而此时的Q 2=1又使得Q 1由1变成0并使D2触发器Q 2直接置0，故Q 2的输出始终被钳制为0。其波形见习题 5．7图中。
5-8 已知JK 信号如习题5．8图中所示，分别画出主从JK 触发器和边沿（下降沿）JK 触发器的输出端Q 的波形。设触发器的初始状态为0。
解：主从JK 触发器的波形按只能动作一次的特点画出的。
习题 5．7
C P1
C
P2 CP
J K
（主
从）Q
（边习题 5．8CP
R d D 1 D 2
D 1D 2
Q
D 1D 2 CP
Q
d
1
习题 5．6
锁存器和触发器 1．分析图1所示电路的功能，列出功能表。 图1 2．若图2 a所示电路的初始状态为Q = 1，E、S、R端的输入信号如图2 b 所示，试画出相应Q和Q端的波形。 S G3 Q Q E R S (a) (b) 图2 3．试用1片八D锁存器74HC373设计一个能锁存两位BCD码信号的锁存电路。假定三态输出使能端OE=0，锁存器原输出Q7Q6Q5Q4Q3Q2Q1Q0=10010100（94D），而输入为D7D6D5D4D3D2D1D0=10010101（95D），画出锁存器锁存新数据前、后使能端LE应输入的波形和相应Q 的波形。 4．触发器的逻辑电路如图4所示，确定其应属于何种电路结构的触发器。
9 Q Q 图4 5．上升沿触发和下降沿触发的D触发器逻辑符号及时钟信号CP （CP）和D 的波形如图5所示。分别画出它们的Q端波形。设触发器的初始状态为0。 D D D CP（CP） 图5 6．设下降沿触发的JK触发器初始状态为0，CP、J、K信号如图6所示，试画出触发器Q端的输出波形。 J K 图6 7．逻辑电路如图7所示，试画出在CP作用下，φ0、φ1、φ2和φ3的波形。
图7 8．电路如图 8所示，设各触发器的初态为 0，画出在CP脉冲作用下Q端波 形。 Q1 Q1 3 Q3 4 Q4 CP (a) (b) (c) (d) 图8 9．逻辑电路如图9所示，已知CP和X 的波形，试画出Q1和Q2的波形。触发 器的初始状态均为0。 X 1 X 图9 10．两相脉冲产生电路如图10所示，试画出在CP作用下φ1、φ2的波形，并 说明φ1和φ2的时间关系。各触发器的初始状态为0。
职中东校区2014年下期高二电子技术试卷 姓名： 学号： 班级： 得分： 一、 填空题（每空2分，共82分） 1. 逻辑代数的三种基本逻辑运算是 、 和 ，在电路上，分别用 门、 门和 门来实现。 2. 逻辑变量和逻辑函数的取值只有 和 两种可能。 3. 逻辑函数的表示方法有 、 、 、 、 五种。 4. 101ABC =时，函数C B AB Y +=之值为Y = 。 5. 在二-十进制码中，1位十进制数用 位二进制码表示，8421BCD 码从高位到低位的权值依次为 。 6.（93）10=（ ）2，（93）10=（ ）8421BCD 7. 编码器的功能是将输入信号转化为 。 8．JK 触发器具有 、 、 和 的功能。 9. 对于时序逻辑电路来说，某一时刻电路的输出不仅取决于当时的 ，而且还取决于电路 。所以时序电路具有 功能。 10. 用来累计和寄存输入脉冲数目的部件称为 。 11. 寄存器可分成 寄存器和 寄存器。 12. 在计数器中，当计数脉冲输入时，所有触发器同时翻转，即各触发器状态的改变是同时进行的，这种计数器称为 。 13. 施密特触发器有 个稳态，单稳态触发器有 个稳态，
多谐振荡器有 个稳态。 14. 施密特触发器的主要用有 、 、 、 等。 15.将模拟信号转换为数字信号，需要经过 、 、 、 四个步骤。 二、 选择题（每空3分，共60分） 1. 下列几种逻辑门中，能用作反相器的是 。 A. 与门 B. 或门 C. 与非门 2. 以下各种接法不正确的是 。 A. 与非门闲置输入端接1 B. 或非门闲置输入端接地 C. TTL 与非门闲置输入端悬空 D. CMOS 门闲置输入端悬空 3. Y ABC AC BC =++，当1A C ==时， 。 A. Y B = B. B Y = C. 0=Y D. 1=Y 4. 3个逻辑变量的取值组合共有 种。 A. 3 B. 6 C. 8 D. 16 5. 下列逻辑函数属于与非式的是 。 A. Y AB = B. Y AB = C. Y ABC = D. Y ABC = 6. 与++AB AC BC 相等的式子是 。 A. +AB C B. +AB AC C. +AB BC D. +AB AB 7. 组合逻辑电路通常由 组成。 A. 门电路 B. 编码器 C. 译码器 D. 数据选择器 8.优先编码器同时有两个或两个以上信号输入时，是按 给输入
第五章触发器 5.1 画出如题图5.1所示的基本RS触发器输出端、 Q Q的电压波形图。S和R的电压波形如图5.1(b)所示。 题图5.1 解：波形如图： 5.2 或门组成的基本RS触发器电路如题图5.2(a)所示，已知S和R的波形如题图5.2(b)所示。试画出、 Q Q的波形图。设触发器的初态Q=0。 题图5.2 解：波形如图：
5.3 题图5.3所示为一个防抖动输出开关电路。当拨动开关K时，由于开关接通瞬间发生振颤，R 和S的波形如图中所示，请画出和 Q Q端的对应波形。 题图5.3 解：波形如图： 5.4有一时钟RS触发器如题图5.4所示，试画出它的输出端的波形。初态 Q Q=0。 题图5.4 解：波形如图：
5.5 设具有异步端的主从JK 触发器的初始状态Q = 0，输入波形如题图5.5所示，试画出输出端Q 的 波形。 题图5.5 解：波形如图： 5.6 设题图5.6的初始状态为2Q 1Q 0Q = 000，在脉冲CLK 作用下，画出、、的波形（所用 器件都是CD4013）。S 0Q 1Q 2Q D 、R D 分别是CD4013高电平有效的异步置1端，置0端。 题图5.6 解：波形如图：
5.7 设题图5.7电路两触发器初态均为0，试画出、波形图。 1Q 2Q 题图5.7 解：波形如图： 5.8 已知CMOS 边沿触发结构JK 触发器CD4207各输入端的波形如题图5.8所示，试画出、Q Q 端 的对应波形，设初态Q = 0。S D 为高电平置1端，R D 为高电平置0端，电路为CLK 上升沿触发。 题图5.8 解：波形如图：
一、填空题 1. 基本RS触发器，当R、S都接高电平时，该触发器具有____ ___功能。 2．D 触发器的特性方程为___ ；J-K 触发器的特性方程为______。 3．T触发器的特性方程为。 4．仅具有“置0”、“置1”功能的触发器叫。 5．时钟有效边沿到来时，输出状态和输入信号相同的触发器叫____ _____。 6. 若D触发器的D端连在Q端上，经100 个脉冲作用后，其次态为0，则现态应为。7．JK触发器J与K相接作为一个输入时相当于触发器。 8. 触发器有个稳定状态，它可以记录位二进制码，存储8 位二进制信息需要个触发器。 9．时序电路的次态输出不仅与即时输入有关，而且还与有关。 10. 时序逻辑电路一般由和两部分组成的。 11. 计数器按内部各触发器的动作步调，可分为___ ____计数器和____ ___计数器。 12. 按进位体制的不同，计数器可分为计数器和计数器两类；按计数过程中数字增减趋势的不同，计数器可分为计数器、计数器和计数器。13．要构成五进制计数器，至少需要级触发器。 14．设集成十进制（默认为8421码）加法计数器的初态为Q4Q3Q2Q1＝1001，则经过5个CP脉冲以后计数器的状态为。 15．欲将某时钟频率为32MHz的CP变为16MHz的CP，需要二进制计数器个。 16. 在各种寄存器中，存放N位二进制数码需要个触发器。 17. 有一个移位寄存器，高位在左，低位在右，欲将存放在该移位寄存器中的二进制数乘上十进制数4，则需将该移位寄存器中的数移位，需要个移位脉冲。 18．某单稳态触发器在无外触发信号时输出为0态，在外加触发信号时，输出跳变为1态，因此其稳态为态，暂稳态为态。 19．单稳态触发器有___ _个稳定状态，多谐振荡器有_ ___个稳定状态。 20．单稳态触发器在外加触发信号作用下能够由状态翻转到状态。 21．集成单稳态触发器的暂稳维持时间取决于。 22. 多谐振荡器的振荡周期为T=tw1+tw2，其中tw1为正脉冲宽度，tw2为负脉冲宽度，则占空比应为_______。
文化理论课教案 2009 —2010 学年度第一学期授课日期：2009 年11 月19 日
备注教学过程 一、课前回顾3min 提问上节课所讲的基本RS锁存器的电路组成以及逻辑功能 即：1.基本RS锁存器的电路组成由两个或非门交叉连接，其输出端为一对互反的量 2.其逻辑功能有置1、置0、保持。约束条件是RS=0 二、新课讲授 1、导入新课2min 为了调动学生学习的积极性和自觉性，激发学生对本节课的学习兴趣，利用对比教学法使学生 对基本RS触发器的电路组成有一个基本的的认识： 通过分析电路图及前面所讲与非门逻辑电路的功能，使其学生能够自主分析其逻辑功能。 2、讲授新课 A 基本RS触发器15min ⑴根据电路图以老师为辅、学生为主的教学设想使其学生自己能够分析基本RS触发器的逻 辑功能，并能初步掌握其逻辑功能的各种表达式，从其表达式中总结其约束条件及其特点。
同步RS 触发器的电路图 逻辑符号 ⑵利用对比的教学思想再一次将同步RS 触发器的电路图与基本RS 的电路图进行对比分析。 经过对比后写出其真值表，然后列写特征方程。 ①当CP=0， R ′=S ′=1时，Q 与 保持不变. ②当CP=1， R ′= RCP, S ′=SCP ， 保持Q 0 01Q 置1置0不定 n 10× 0 11 01 1 111 功能n +1R S CP 说明：同步RS 触发器的CP 脉冲、R 、S 均为高电平有效，触发器状态才能改变。与基本RS 触发器相比，对触发器增加了时间控制,但其输出的不定状态直接影响触发器的工作质量。 ③特征方程 Q n+1=S+RQ n RS=0 (约束条件) ⑶总和前面所讲内容总结其特点：
第五章触发器Flip－Flop 1、触发器的定义和分类 2、常用的触发器 3、触发器的分析
触发器（Flip-Flop）：能够存储一位二进制数字信号的基本单元电路叫做触发器。（P179引言部分） 特点：具有“记忆”功能。 分析下面的电路：当A＝0时，F=0 某一时刻，由于外界的干扰使得A信号 突然消失，此时，相当于A输入端悬空 由电路结构得：F=1。 干扰发生前后，F的输出值发生的变化，故该电路没有“记忆”功能
再看下面的电路： 当A＝0时，F＝0。 某一时刻，由于外界的干扰使得A信号突然消失，此时，相当于A输入端悬空，但F端反馈回来的值仍然为0，由电路结构得：F=0。 说明该电路具有“记忆”功能。 其根本原因在于，该电路带有反馈。
触发器的分类：P179 ①按稳定工作状态分： 双稳态、单稳态和无稳态（多谐振荡器）触发器。本章仅讨论双稳态触发器。 ②按结构分： 主从结构和维持阻塞型（边沿结构）触发器。 本章仅讨论边沿触发器。 ③按逻辑功能分： RS、JK、D、T和T’触发器。 本章重点讨论后四种。
常用触发器 1、基本RS触发器 ①电路组成和逻辑符号 基本RS触发器有两种：由与非门构成的和由或非门构成的。 我们以前者为例： 输出端在正常情形下应是完全相反的两种逻辑状态，即两个稳态。当Q=0时，称为“0态”；当Q=1时，称为“1态”。
②逻辑功能分析： A）当R=S=0时） （即1 = =S R 1 1Q Q Q Q= = ?1 可以保证门1的 输出值不变。Q Q Q= ?1 可以保证门2的 输出值不变。 此时，门1和2的输出值均保持不变，称为：触发器的保持功能。
数字电子技术作业答案 班级_________ _ 学号_____ __ 姓名_____________ 第4章 触发器 1．画出图1由或非门组成的基本R -S 触发器输出端Q 、Q 的电压波形，输出入端S D ，R D 的电压波形如图1中所示。（说明：在图1中对齐画出波形即可。可以有必要的分析过程。） 图1 图2 解：见图解1。 图解1 2．试分析图2所示电路的逻辑功能，列出真值表写出逻辑函数式。说明该电路构成什么逻辑功能和结构类型的触发器。 解：图 由真值表得逻辑函数式 01=+=+SR Q R S Q n n ，是RS 逻辑功能的同步结构触发器。 3．在图3（a ）电路中，若CP 、S 、R 的电压波形如图3（b ）中所示，试画出Q 和Q 端
与之对应的电压波形。设触发器的初始状态为Q = 0。（说明：在图3（b ）中对齐画出波形即可。可以有必要的分析过程。） （a ） （b ） 图3 解：见图解3。 图解3 4．若主从结构JK 触发器CP 、D R 、D S 、J 、K 端的电压波形如图4所示，试画出Q 和Q 端与之对应的电压波形。设触发器的初始状态为Q = 0。（说明：在图4中对齐画出波形即可。可以有必要的分析过程。）
解：见图解4。 图解4 5．已知CMOS边沿触发结构JK触发器各输入端的电压波形如图5所示，试画出Q、Q 端对应的电压波形。设触发器的初始状态为Q = 0。（说明：在图5中对齐画出波形即可。可以有必要的分析过程。） 图5 解：见图解5。
图解5 6．图6所示是用CMOS边沿触发器和或非门组成的脉冲分频电路。试画出在一系列CP脉冲作用下，Q1、Q2和Z端对应的输出电压波形。设触发器的初始状态皆为Q = 0。（说明：在图6中对齐画出波形即可。可以有必要的分析过程。写出驱动方程、状态方程。） 图6 解：见图解6。 图解6 7．试画出图7电路在一系列CP信号作用下Q1、Q2、Q3端输出电压的波形，触发器为边沿触发结构，初始状态为Q = 0。（说明：在图7中对齐画出波形即可。可以有必要的分析过程。写出驱动方程、状态方程。） 图7 解：
第五章触发器习题 1、RS触发器当R=S=0时，Q n+1= 。 A．0 B.1 C.Q n D. Q 2、逻辑电路如图所示，分析R D ，S D 的波形，当初始状态为“0”时，t1瞬间输出Q 为 ( )。 (a) “0”(b) “1”(c) 不定 R D S D ""1 t 1 3、逻辑电路如图所示，当R = “0”，S=“1”时，可控RS 触发器（）。 (a) 置“0”(b) 置“1”(c) 保持原状态 C 4、逻辑电路如图所示，A=“0”时，C脉冲来到后D 触发器（）。 (a) 具有计数器功能(b) 置“0”(c) 置“1” A 5、当K=S D =R D=“1”J=“0”时，C脉冲来到后JK 触发器的新状态为（）。 (a) “0”态(b) “1”态(c)不定 二综合题
1、基 本RS 触 发 器 Q 的 初 始 状 态 为“0”， 根 据 给 出 的R D 和S D 的 波 形， 试 画 出 Q 的 波形， 并 列 出 状 态 表。 S D D 2、逻 辑 电 路 图 及A ，B ，C 的 波 形 如 图 所 示 ， 试 画 出Q 的 波 形 （设 Q 的 初 始 状 态 为“0”）。 A B C Q B A 3、已 知 逻 辑 电 路 畋 及A ，B ，D 和C 脉 冲 的 波 形 如 图 所 示 ， 试 写 出 J ，K 的 逻 辑 式 ， 并 列 出Q 的 状 态 表。 D C B A 4、逻 辑 电 路 如 图 所 示， 写 出D 的 逻 辑 式， 列 出Q 随 输 入 A 变 化 的 状 态 表， 说 明 该 图 相 当 于 何 种 触 发 器。
触发器单元测试试卷 班级： 姓名: 得分： 一、填空题：（20分） 1. 触发器有两个输出端_______和________，正常工作时两端的状态 互补，以_________端的状态表示触发器的状态。 2. 按结构形式的不同，RS 触发器可分为两大类：一类是没有时钟控 制的____________触发器,另一类是具有时钟控制端的__________触 发器。 3. 按逻辑功能划分，触发器可以分为________触发器、 ___________触发器、__________触发器和________触发器四种类型。 4. 钟控触发器也称同步触发器，其状态的变化不仅取决于 ___________信号的变化，还取决于___________信号的作用。 5. 钟控触发器按结构和触发方式分，有电位触发器、_________触发 器、_________触发器和主从触发器四种类型。 6. 在CP 脉冲和输入信号作用下,JK 触发器能够具有______ 、 _________ 、____________ 和_____________ 的逻辑功能. 7. 在CP 脉冲和输入信号作用下,D 触发器能够具有______ 和 _____________ 的逻辑功能. 8. 边沿控制触发的触发器的触发方式为有( )、（ ）两种。 二、选择题：（20分） 1.能够存储 0、1 二进制信息的器件是 （ ） A.TTL 门 B.CMOS 门 C.触发器 D.译码器 2.触发器是一种（ ） Ａ．单稳态电路 Ｂ. 无稳态电路 Ｃ. 双稳态电路 Ｄ. 三稳态电路 3.用与非门构成的基本RS 触发器处于置 1 状态时，其输入信号 S 、R 应为（ ） A.00=S R Ｂ.01=S R C.10=S R D. 11=S R 4.用与非门构成的基本RS 触发器，当输入信号 S = 0、R = 1 时，其逻辑功能为( ) A.置1 B.置0 C.保持 D.不定 5.下列触发器中，输入信号直接控制输出状态的是 （ ） A ．基本RS 触发器 B. 钟控RS 触发器 C. 主从JK 触发器 D. 维持阻塞D 触发器
数字电子技术 第五章 触发器 1. 触发器是 。 2. 触发器有两个稳定的状态，可用来存储数码 和 （只要电源不断电）。触发器按其逻辑功能可分为 触发器、 触发器、 触发器、 触发器等四种类型。按触发方式可以分为： 、 、 。 3. 触发器有 个稳定状态，通常用 端的输出状态来表示触发器的状态。 4. 或非门构成的SR 锁存器的输入为 S =1、R =0，当输入S 变为0时，触发器的输出将会（ ）。 （A ）置位 （B ）复位 （C ）不变 5. 与非门构成的SR 锁存器的输入为0 0==R S 、，当两输入的0状态同时消失时，触发器的输出状态为（ ） （A ）1 0==Q Q 、 （B ）0 1==Q Q 、 （C ）1 1==Q Q 、 （D ）状态不确定 6. 触发器引入时钟脉冲的目的是（ ） （A ）改变输出状态 （B ）改变输出状态的时刻受时钟脉冲的控制 （C ）保持输出状态的稳定性 7. 与非门构成的SR 锁存器的约束条件是（ ） （A ）0=+R S （B ）1=+R S （C ）0=?R S （D ）1=?R S 8. “空翻”是指（ ） （A ）在时钟信号作用时，触发器的输出状态随输入信号的变化发生多次翻转 （B ）触发器的输出状态取决于输入信号 （C ）触发器的输出状态取决于时钟信号和输入信号 （D ）总是使输出改变状态 9. JK 触发器处于翻转时，输入信号的条件是（ ） (A)J =0 , K =0 (B)J =0 , K =1 (C) J =1 , K =0 (D)J =1 , K =1 10. J =K =1时，JK 触发器的时钟输入频率为120Hz ，Q 输出为（ ）
SQL触发器实例讲解 SQL 资料2009-07-23 14:44:07 阅读6072 评论9 字号：大中小订阅 定义：何为触发器？在SQL Serv er里面也就是对某一个表的一定的操作，触发某种条件，从而执行的一段程序。触发器是一个特殊的存储过程。 常见的触发器有三种：分别应用于Insert , Update , Delete 事件。 我为什么要使用触发器？比如，这么两个表： Create Table Student( --学生表 StudentID int primary key, --学号 .... ) Create Table BorrowRecord( --学生借书记录表 BorrowRecord int identity(1,1), --流水号 StudentID int , --学号 BorrowDate datetime, --借出时间 ReturnDAte Datetime, --归还时间 ... ) 用到的功能有: 1.如果我更改了学生的学号,我希望他的借书记录仍然与这个学生相关(也就是同时更改借书记录表的学号); 2.如果该学生已经毕业，我希望删除他的学号的同时，也删除它的借书记录。 等等。 这时候可以用到触发器。对于1，创建一个Update触发器： Create Trigger truStudent On Student --在Student表中创建触发器 f or Update --为什么事件触发 As --事件触发后所要做的事情 if Update(StudentID) begin Update BorrowRecord Set StudentID=i.StudentID From BorrowRecord br , Deleted d ,Inserted i --Deleted和Inserted临时表 Where br.StudentID=d.StudentID end
睢宁县职业教育中心教师项目课程教案 授课班级计算机专业计算机授课教师 授课时间编号课时2课时授课名称触发器的概述、基本形式 使用教具 授课目标能力目标能利用所学的触发器功能画出Q 的输出波形 知识目标 1 掌握基本RS触发器的电路结构、工作原理、逻辑功能。 2 掌握同步RS触发器的工作原理、逻辑功能。 3 掌握触发器逻辑功能的表示方法。 情感目标提高学生的参与意识，培养学生良好的学习习惯 教学重点基本概念要正确建立；基本RS触发器的逻辑功能、触发方式。 教学难点 现态、次态、不定状态的正确理解。 课后阅读课后阅读课本 课外作业 与操作课本P 教学后记 本节内容较多、较难，也是本章的基础知识点，学生掌握较容易，运用较熟练。
教学环节 教师 活动学生活动 复习 简单逻辑门电路的逻辑口诀 新课导入 教学内容： 触发器的概述、基本形式 一、触发器的基础知识 1、触发器：具有记忆功能的基本逻辑电路，能存储一位二进制信息 （数字信息）。 2、基本特性： （1）有两个稳态，可分别表示二进制数码0和1，无外触发时可维 持稳态； （2）外触发下，两个稳态可相互转换（称翻转），已转换的稳定状 态可长期保持下来，这就使得触发器能够记忆二进制信息，常用作 二进制存储单元。 4、、触发器的逻辑功能描述： 特性表、激励表（又称驱动表）、特性方程、状态转换图和波形图 （又称时序图） 5、触发器的分类：根据 逻辑功能不同：RS触发器、D触发器、JK触发器、T触发器和触发 器等。 触发方式不同：电平触发器、边沿触发器和主从触发器等。 提问
电路结构不同：基本RS触发器，同步触发器、维持阻塞触发器、主从触发器和边沿触发器等。 二、触发器的基本形式 2.1 基本RS触发器 一、由与非门组成的基本RS触发器 1．电路结构 电路组成：两个与非门输入和输出交叉耦合（反馈延时）。如图4.2.1（a）所示。 逻辑符号：图（b）所示。 2．逻辑功能
数字电子技术基础 试题库及答案汇总 一、 填空题（每空1分，共20分） 1、逻辑代数中3种基本运算是 ， ， 。 2、逻辑代数中三个基本运算规则 ， ， 。 3、逻辑函数的化简有 ， 两种方法。 4、A+B+C= 。 5、TTL 与非门的u I ≤U OFF 时，与非门 ，输出 ，u I ≥U ON 时，与非门 ，输出 。 6、组合逻辑电路没有 功能。 7、竞争冒险的判断方法 ， 。 8、触发器它有 稳态。主从RS 触发器的特性方程 ， 主从JK 触发器的特性方程 ，D 触发器的特性方程 。 二、 选择题（每题1分，共10分） 1、相同为“0”不同为“1”它的逻辑关系是 （ ） A 、或逻辑 B 、与逻辑 C 、异或逻辑 2、Y （A ，B ，C ，）=∑m （0，1，2，3）逻辑函数的化简式 （ ） A 、Y=AB+BC+ABC B 、Y=A+B C 、Y=A 3、 A 、Y=A B B 、Y 处于悬浮状态 C 、Y=B A + 4、下列图中的逻辑关系正确的是 （ ） A.Y=B A + B.Y=B A + C.Y=AB 5、下列说法正确的是 （ ） A 、主从JK 触发器没有空翻现象 B 、JK 之间有约束 C 、主从JK 触发器的特性方程是CP 上升沿有效。 6、下列说法正确的是 （ ） A 、同步触发器没有空翻现象 B 、同步触发器能用于组成计数器、移位寄存器。 C 、同步触发器不能用于组成计数器、移位寄存器。 7、下列说法是正确的是 （ ） A 、异步计数器的计数脉冲只加到部分触发器上 B 、异步计数器的计数脉冲同
时加到所有触发器上 C、异步计数器不需要计数脉冲的控制8、下列说法是正确的是（） A、施密特触发器的回差电压ΔU=U T+-U T- B、施密特触发器的回差电压越大，电 路的抗干扰能力越弱 C、施密特触发器的回差电压越小，电路的抗干扰能力越强 9、下列说法正确的是（） A、多谐振荡器有两个稳态 B、多谐振荡器有一个稳态和一个暂稳态 C、多谐振荡器有两个暂稳态 10、下列说法正确的是（） A、555定时器在工作时清零端应接高电平 B、555定时器在工作时清零端应接低电平 C、555定时器没有清零端 三、判断题（每题1分，共10分） 1、A+AB=A+B （） 2、当输入9个信号时，需要3位的二进制代码输出。（） 3、单稳态触发器它有一个稳态和一个暂稳态。（） 4、施密特触发器有两个稳态。（） 5、多谐振荡器有两个稳态。（） 6、D/A转换器是将模拟量转换成数字量。（） 7、A/D转换器是将数字量转换成模拟量。（） 8、主从JK触发器在CP=1期间，存在一次性变化。（） 9、主从RS触发器在CP=1期间，R、S之间不存在约束。（） 10、所有的触发器都存在空翻现象。（） 四、化简逻辑函数（每题5分，共10分） 1、 2、Y（A，B，C，）=∑m（0，1，2，3，4，6，8，9，10，11，14） 五、画波形图（每题5分，共10分） 1、 2、 六、设计题（每题10分，共20分）
有教师表(教师号，教师名，职称，基本工资)，其中基本工资的取值与教师职称有关。实现这个约束的可行方案是( )。 A 在教师表上定义一个视图 B 在教师表上定义一个存储过程 C 在教师表上定义插入和修改操作的触发器 D 在教师表上定义一个标量函数 参考答案 C 在SQL SERVER中，执行带参数的过程，正确的方法为（）。 A 过程名参数 B 过程名（参数） C 过程名=参数 D ABC均可 参考答案 A 在SQL SERVER服务器上，存储过程是一组预先定义并（）的Transact-SQL语句。 A 保存 B 解释 C 编译 D 编写 参考答案 C 在SQL Server中，触发器不具有（）类型。 A INSERT触发器 B UPDATE触发器 C DELETE触发器 D SELECT触发器 参考答案 D
（）允许用户定义一组操作，这些操作通过对指定的表进行删除、插入和更新命令来执行或触发。 A 存储过程 B 规则 C 触发器 D 索引 参考答案 C 为了使用输出参数，需要在CREATE PROCEDURE语句中指定关键字( )。 A OPTION B OUTPUT C CHECK D DEFAULT 参考答案 B 下列( )语句用于创建触发器。 A CREATE PROCEDURE B CREATE TRIGGER C ALTER TRIGGER D DROP TRIGGER 参考答案 B 下列( )语句用于删除触发器。 A CREATE PROCEDURE B CREATE TRIGGER C ALTER TRIGGER D DROP TRIGGER 参考答案 D
银行的取款机系统 问题： 1、解决银行取款问题：当向交易信息表(transInfo)中插入一条交易信息时，我们应自动更新对应帐户的余额。create trigger trig_transInfo on transInfo For Insert AS declare@type char(4),@outMoney MONEY declare@myCardID char(10),@balance MONEY select@type=transType,@outMoney= transMoney,@myCardID=cardID from inserted If(@type='支取') update bank set CurrentMoney=CurrentMoney -@outMoney where cardID=@myCardID else update bank set
currentMoney=currentMoney+@outMoney where card=@mycardID go 2、当删除交易信息表时，要求自动备份被删除的数据到表backupTable中。 create trigger trig_delete_transInfo on transInfo for delete AS print'开始备份数据，请稍后···' if not exists(select*from sysobjects where name='backupTable') select*INTO bactkupTable from deleted else insert INTO backupTable select*from deleted print'备份数据成功，备份表中的数据为：' select*from backupTable go
2016学年 德清职业中专《数字电路》第二次月考试卷第一学期 （适用15计网3+2） 班级：姓名: 得分： 一、填空题：（30分） 1.触发器有两个输出端_______和________，正常工作时两端的状态互补，以_________端的状态表示触发器的状态。 2.按结构形式的不同，RS触发器可分为两大类：一类是没有时钟控制的____________触发器,另一类是具有时钟控制端的__________触发器。 3. 按逻辑功能划分，触发器可以分为________触发器、___________触发器、__________触发器和________触发器四种类型。 4.钟控触发器也称同步触发器，其状态的变化不仅取决于___________信号的变化，还取决于___________信号的作用。 5.钟控触发器按结构和触发方式分，有电位触发器、_________触发器、_________触发器和主从触发器四种类型。 6.各种时钟控触发器中不需具备时钟条件的输入信号是________和_______。 二、选择题：（20分） 1.能够存储0、1 二进制信息的器件是（） A.TTL门 B.CMOS门 C.触发器 D.译码器 2.触发器是一种（） Ａ．单稳态电路Ｂ.无稳态电路Ｃ.双稳态电路Ｄ.三稳态电路3.用与非门构成的基本RS触发器处于置1 状态时，其输入信号R应为（） S、 A.00 R D. 11 S = = S R RＢ.01 = S = R C.10 S 4.用与非门构成的基本RS触发器，当输入信号S= 0、R= 1
时，其逻辑功能为( ) A.置1 B.置0 C.保持 D.不定 5.下列触发器中，输入信号直接控制输出状态的是 （ ） A ．基本RS 触发器 B. 钟控RS 触发器 C. 主从JK 触发器 D. 维持阻塞D 触发器 6.具有直接复位端 d R 和置位端d S 的触发器，当触发器处于受 CP 脉冲控制的情况下工作时，这两端所加的信号为 ( ) A. 00d d =S R B. 01d d =S R C. 10d d =S R D. 11d d =S R 7.输入信号高电平有效的 RS 触发器中，不允许的输入是（ ） A.RS=00 B.RS=01 C.RS=10 D.RS=11 8.下列触发器中，具有置0、置1、保持、翻转功能的是( ) A. RS 触发器 B. D 触发器 C.JK 触发器 D. T 触发器 9.时钟触发器产生空翻现象的原因是因为采用了（ ） A.主从触发方式 B.上升沿触发方式 C.下降沿触发方式 D.点位触发方式 10.当输入J = K = 1时，JK 触发器所具有的功能是( ) A.置0 B.置1 C.保持 D.翻转 三、画图题：（40分） 1. 如图，设Q 初始状态为0，画出Q 的波形(5分)
触发器练习题 一、填空题 1、触发器具有 个稳定状态，在输入信号消失后，它能保持 。 2、在基本RS 触发器中，输入端D R 或D R 能使触发器处于 状态，输入端 D S 或D S 能使触发器处于 状态。 3、同步RS 触发器状态的改变是与 信号同步的。 4、在CP 脉冲和输入信号作用下，JK 触发器能够具有 、 、 、和 的逻辑功能。 5、对于JK 触发器，当CP 脉冲有效期间，若J=K=0时，触发器状态 ；若K J =时，触发器 或 ；若J=K=1时，触发器状态 。 6、与主从触发器相比， 触发器的抗干扰能力较强。 7、对于JK 触发器，若J=K ，则可完成 触发器的逻辑功能。 8、对于JK 触发器，若K J =，则可完成 触发器的逻辑功能。 二、判断题 1、触发器有两个稳定状态，一个是现态，一个是次态。（ ） 2、触发器有两个稳定状态，在外界输入信号的作用下，可以从一个稳定状态转变为另一个稳定状态。（ ） 4、同步D 触发器的Q 端和D 端的状态在任何时刻都是相同的。（ ） 5、同一逻辑功能的触发器，其电路结构一定相同。（ ） 6、仅具有反正功能的触发器是T 触发器。（ ） 三、选择题 1、对于触发器和组合逻辑电路，以下（ ）的说法是正确的。 A 、两者都有记忆能力 B 、两者都无记忆能力 C 、只有组合逻辑电路有记忆能力 D 、只有触发器有记忆能力 2、对于JK 触发器，输入J=0、K=1，CP 脉冲作用后，触发器的1+n Q 应为（ ）。 A 、0 B 、1 C 、可能是0，也可能是1 D 、与n Q 有关 3、JK 触发器在CP 脉冲作用下，若使n n Q Q =+1，则输入信号应为（ ）。
数字电子技术基础试卷试题答案汇总 一、 填空题（每空1分，共20分） 1、逻辑代数中3种基本运算是（与运算、或运算、非运算） 2、逻辑代数中三个基本运算规则 （代入规则、反演规则、对偶规则） 3、逻辑函数的化简有 公式法 ， 卡诺图 两种方法。 4、A+B+C= A ’B ’C ’ 。 5、TTL 与非门的u I ≤U OFF 时，与非门 关闭 ，输出 高电平 ，u I ≥ U ON 时，与非门 导通 ，输出 低电平 。 6、组合逻辑电路没有 记忆 功能。 7、竞争冒险的判断方法 代数方法 ， 卡诺图法 。 8、触发器它2 稳态,主从RS 触发器的特性方程Q ’’=S+RQ ’ SR=0 ， 主从JK 触发器的特性方Q ’’=JQ ’+K ’Q ，D 触发器的特性方程 Q ’’=D 。 二、 选择题（每题1分，共10分） 1、相同为“0”不同为“1”它的逻辑关系是 （ C ） A 、或逻辑 B 、与逻辑 C 、异或逻辑 2、Y （A ，B ，C ，）=∑m （0，1，2，3）逻辑函数的化简式 （ C ） A 、Y=AB+BC+ABC B 、Y=A+B C 、Y=A （A) 3、 A 、Y=A B B 、Y 处于悬浮状态 C 、Y=B A + 4、下列图中的逻辑关系正确的是 （ A ） A.Y=B A + B.Y=B A + C.Y=AB 5、下列说法正确的是 （ A ）
A、主从JK触发器没有空翻现象 B、JK之间有约束 C、主从JK触发器的特性方程是CP上升沿有效。 6、下列说法正确的是（ C ） A、同步触发器没有空翻现象 B、同步触发器能用于组成计数器、移位寄存器。 C、同步触发器不能用于组成计数器、移位寄存器。 7、下列说法是正确的是（ A ） A、异步计数器的计数脉冲只加到部分触发器上 B、异步计数器的计数脉冲同时加到所有触发器上 C、异步计数器不需要计数脉冲的控制 8、下列说法是正确的是（A ） A、施密特触发器的回差电压ΔU=U T+-U T- B、施密特触发器的回差电压越大，电路的抗干扰能力越弱 C、施密特触发器的回差电压越小，电路的抗干扰能力越强 9、下列说法正确的是（ C ） A、多谐振荡器有两个稳态 B、多谐振荡器有一个稳态和一个暂稳态 C、多谐振荡器有两个暂稳态 10、下列说法正确的是（ A ） A、555定时器在工作时清零端应接高电平 B、555定时器在工作时清零端应接低电平 C、555定时器没有清零端 三、判断题（每题1分，共10分） 1、A+AB=A+B （错） 2、当输入9个信号时，需要3位的二进制代码输出。（错） 3、单稳态触发器它有一个稳态和一个暂稳态。（对） 4、施密特触发器有两个稳态。（对） 5、多谐振荡器有两个稳态。（错） 6、D/A转换器是将模拟量转换成数字量。（错） 7、A/D转换器是将数字量转换成模拟量。（错） 8、主从JK触发器在CP=1期间，存在一次性变化。（对） 9、主从RS触发器在CP=1期间，R、S之间不存在约束。（错） 10、所有的触发器都存在空翻现象。（错）
第五章 触发器 题 5.1画出下图由与非门组成的SR 锁存器输出端 Q Q '、的电压波形，输入端D S '、D R '的电压波形如图中所示。 解：输出波形如下图。 题5.2画出下图由或非门组成的SR 锁存器器输出端Q Q '、的电压波形，输入端D S 、D R 的电压波形如图中所示。 解：输出波形如下图。 题5.5在下图电路中，若CLK 、S 、R 的电压波形如图中所示，试画出Q Q '和端与之对应的电压波形。假定触发器的初始状态为0Q =。 解：输出波形如下图。 题5.7若主从SR 触发器各输入端的电压波形如下图，试画出Q Q '、端对应的电压波形。设触发器的初始状态为Q =0。 解：输出波形如下：
题5.9若主从结构SR 触发器的D CLK S R R '、、、各输入端的电压波形如下图，1D S '=，试画出Q Q '、端对应 的电压波形。 解：输出波形如下： 题5.12若主从结构JK 触发器的D D CLK R S J K ''、、、、端的电压波形如下图所示，画出Q Q '、端对应的电压波形。 解：输出波形如下： 在第三个CLK =1期间，输入信号J 发生了跳变，此时1Q =,只接受置0信号，出现了 1K =,因此置0。 第四个CLK =1期间，0Q =，只接受置1信号，出现过J =1的尖峰，故有置1信号，那么次态置1。 题5.18设图中各触发器的初始状态皆为0Q =，试画出在CLK 信号连续作用下各触发器输出端的电压波形。
解：(1)JK 触发器的状态方程为： *Q JQ K Q ''=+ 由题意知：1J K == 故有：*1 1Q Q '=；状态翻转 (2) JK 触发器的状态方程为： *Q JQ K Q ''=+ 由题意知：0J K == 故有：*2 2Q Q =；状态保持 (3) JK 触发器的状态方程为： *Q JQ K Q ''=+ 由题意知：,J Q K Q '== 故有：* 33 Q Q '=；状态翻转 (4) T 触发器的状态方程为： *Q TQ T Q ''=+
集成触发器 姓名：号数： 1.是非题（对的打?，错的打?） （1）触发器的逻辑特性与门电路一样，输出状态仅取决于触发器的即时输入状（）（2）时钟脉冲的主要作用是使触发器的输出状态稳定。……………………..（）（3）基本RS触发器的S D、R D信号不受时钟脉冲的控制，就能将触发器置1或置0……………………………………………………………………….（）（4）主从RS触发器能够避免触发器空翻现象。……………………..（） （5）主从触发器电路中主触发器和从触发器输出状态的翻转是同时进行的。（）（6）同步触发器只有在ＣＰ信号到来后，才依据Ｒ、Ｓ信号的变化来改变输出的状态。……………………………………………………………..（） ２. 选择题 （１）基本RS触发器电路中，触发脉冲消失后，其输出状态（）。 Ａ、恢复原状态Ｂ、保持现状态Ｃ、出现新状态 （２）基本RS触发器完成转换所需的时间为（） Ａ、ｔｐｄＢ、２ｔｐｄＣ、４ｔｐｄ （3）为了提高抗干扰能力，触发器脉冲宽度是（） A、越宽越好 B、越窄月好 C、无关的 （4）触发器与组合逻辑门电路比较（） A、两者都有记忆能力 B、只有组合逻辑门电路记忆能力 B、只有触发器记忆能力 （5）从触发器的工作特点看，它是（） A、双稳态电路 B、单稳态电路 C、无稳态电路 3. 填空题 （1）触发器具有个稳定状态， （2）同步RS触发器状态的改变是与信号同步的。 （3）主从触发器是一种能防止现象的实用触发器。 （4）触发器电路中，S D、R D端可以根据需要预先将触发器或，而不受的同步控制。 （5）与非门构成的基本RS触发器，当S = 0，R = 1时，其输出状态是。 （6）在时钟脉冲控制下，根据输入信号及J端、K端的不同情况，能够具有 、、和功能的电路，称为JK触发器。 4. 问答题及画图题 （1）触发器的基本性质是怎样的触发器按逻辑功能之不同有哪些基本类型
一、判断题 1、用逻辑门构成的各种触发器均属于电平异步时序逻辑电路（） 2、RS、JK、D和T四种触发器中，唯有RS触发器存在输入信号的约束条件（） 3、与非门的输入端加有低电平时，其输出端恒为高电平。（） 4、数字电路可以分为组合逻辑电路和时序逻辑电路两大类。（） 5、时序逻辑电路中存在反馈，其输出不仅取决于当时的输入，还与电路的上一个状态有关。（） 6、组合逻辑电路的输出只与当时的输入有关，与电路的上一个状态无关，没有记忆功能。（） 7、触发器是时序逻辑电路的基本单元。（） 8、时序逻辑电路由组合逻辑电路和存储电路构成。（） 9、触发器的反转条件是由触发输入与时钟脉冲共同决定的。（） 10、组合逻辑电路任何时刻的输出不仅与该时刻的输入状态有关，还与先前的输出状态有关。（） 11、译码器、比较器属于组合逻辑电路。 12、数字电路可分为组合逻辑电路和时序逻辑电路。 13、全加器是实现两个1位二进制数相加并考虑低位进位的逻辑电路。 14、实现同一逻辑功能的逻辑电路可以不同 15、译码是编码的逆过程。 16、寻找组合逻辑电路输入输出关系表达式的过程和方法,是组合逻辑电路的设计过程. 17、公式化简法有时不容易判断结果是否最简. 18、实现同一逻辑功能的电路是唯一的. 19、加法器可以有并行进位加法器. 20、七段显示译码器有共阳极和共阴极显示器两种接法. 21、一个班级有80个学生，现采用二进制编码器对每位学生进行编码，则编码器输出至少5位二进制数才能满足要求 22、高电平有效的显示译码器可驱动共阴极接法的数码管 23、低电平有效的显示译码器可驱动共阳极接法的数码管 24、高电平有效的显示译码器可驱动共阳极接法的数码管 25、低电平有效的显示译码器可驱动共阴极接法的数码管 26、同一CP控制各触发器的计数器称为异步计数器（） 27、各触发器的信号来源不同的计数器称为同步计数器（） 28、1个触发器可以存放2个二进制数（） 29、D触发器只有时钟脉冲上升沿有效的品种。 30、同步RS触发器用在开关去抖中得到应用。 31、不同触发器间的逻辑功能是可以相互转换的。 32、对边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次。（） 33、JK触发器只要J，K端同时为1，则一定引起状态翻转。( ) 34、将D触发器的端与D端连接就可构成T'触发器。( ) Q35、JK触发器在CP作用下，若J=K=1，其状态保持不变。( ) 36、JK触发器在CP作用下，若J=K=1，其状态变反。 ( ) 37、使，就可实现JK触发器到D触发器的功能转换。( ) D?JK?38、JK触发器在CP作用下，若J=K=0，其状态保持不变。 ( ) ( ) 。（即复位）0，则触发器置J=K=0作用下，若CP触发器在39JK． 40、D触发器的特性方程为Qn+1=D，与Qn无关，所以它没有记忆功能。( )