专科生期末试卷二十答案

  • 格式:doc
  • 大小:79.69 KB
  • 文档页数:3

专科生期末试卷二十答案

一. 填空题

1.A.运算器B.主存储器C.控制器

2.A.系统程序B.应用程序

3.A.+127B.-128C.01111111D.10000000

4.A.触发器B.电容

5.A.DB.(D)C.(PC)+D

6.A.指令控制B.操作控制C.时间控制D.数据加工

7.A.总线带宽B.传输速率

二. 选择题

1.B2.C3.D4.C5.D6.C7.C

8.B9.C10.B11.C12.C13.C14.B

15.C16.D17.B18.C19.B20.B

三. 计算题

1.解:设最高位为符号位,输入数据用补码表示为:

[X]补=01111,[Y]补=10011

乘积符号位单独运算:X0○+Y0=0○+1=1

算前求补器输出:∣X∣=1111∣Y∣=1101

1111

×1101

1111

0000

1111

+1111

11000011

算后求补器输出为00111101,加上乘积符号位1,最后得补码乘积值为

[X×Y]补=100111101

利用补码与真值的换算公式,补码二进制数的真值是

X×Y=-1×28+1×25+1×24+1×23+1×22+1×20=(-195)10

十进制数乘法验证:X×Y=15×(-13)=-195

2.解:设总线带宽用Dr表示,总线时钟周期用T=1/f表示,一个总线周期传送的数据量用D表示,根据总线带宽定义,有:

Dr=D/F=D×f=4B×33×106/s=132MB/s

四. 简答题

1.解:DRAM存储元是通过栅极电容存储电荷来暂存信息。由于存储的信息电荷终究是有泄漏的,电荷数又不能像SRAM存储元那样由电源经负载管来补充,时间一长,信息就会丢失。为此必须设法由外界按一定规律给栅极充电,按需要补给栅极电容的信息电

ROM

(8K×8位)

RAM

(8K×8位) 荷,此过程叫“刷新”。

2.解:指令是计算机执行某种操作的命令,也就是常说的机器指令。一台机器中所有机器指令的集合,称这台计算机的指令系统。

3.解:CPU有以下寄存器:

(1) 指令寄存器(IR):用来保存当前正在执行的一条指令。

(2) 程序计数器(PC):用来确定下一条指令的地址。

(3) 地址寄存器(AR):用来保存当前CPU所访问的内存单元的地址。

(4) 缓冲寄存器(DR):<1>作为CPU和内存、外部设备之间信息传送的中转站。

<2>补偿CPU和内存、外围设备之间在操作速度上的差别。

<3>在单累加器结构的运算器中,缓冲寄存器还可兼作为操作数寄存器。

(5) 通用寄存器(AC):当运算器的算术逻辑单元(ALU)执行全部算术和逻辑运算时,为ALU提供一个工作区。

(6) 状态条件寄存器:保存由算术指令和逻辑指令运行或测试的结果建立的各种条

件码内容。除此之外,还保存中断和系统工作状态等信息,以便使CPU和系统能及时了解机器运行状态和程序运行状态。

4.解:中断处理过程如下:

(1) 设备提出中断请求

(2) 当一条指令执行结束时CPU响应中断

(3) CPU设置“中断屏蔽”标志,不再响应其它中断请求

(4) 保存程序断点(PC)

(5) 硬件识别中断源(转移到中断服务子程序入口地址)

(6) 用软件方法保存CPU现场

(7) 为设备服务

(8) 恢复CPU现场

(9) “中断屏蔽”标志复位,以便接收其它设备中断请求

(10) 返回主程序

五. 应用题

1.解:(1)假设中断控制器采用独立请求方式进行仲裁,根据优先次序,B、C、A三台设备与CPU连接示意图如C20.1所示。其中IM为“中断屏蔽”标志,IR为“中断请求”标志。中断处理次序为B→C→A→CPU,应设“中断屏蔽”标志IM2IM1IM0=000,其中设备B优先级最高,设备C优先级次之。三台设备组成三级中断系统。

2级

1级图C20.1

0级

(2)三台设备同时发生中断请求时CPU执行程序的轨迹如图C20.2所示。

设备A中断设备C中断设备B中断

服务程序服务程序服务程序

图C20.2

2.解:存储器地址空间分布如图C20.3所示

0000ROM芯片容量为8K×8位,只需一片即满足设计要求。该芯片地址线共14位(214=8K),

器 IM2 IR2

IR1 IM1

IM0 IR0 设备B

设备C

设备A

即A13-A0,数据线8位,即D7-D0.

1FFFRAM芯片容量为8K×8位,需3片才满足设计要求。该芯片地址线也是A13-A0,数据线8位:D7-D0.

存储器总容量为32K,CPU需提供15条地址线A15A14A13……A0,其中A13-A0作为片内地址线,A15A14通过2:4译码器产生4个片信号CS。

7FFF

图C20.3

存储器与CPU的连接图如图C20.4所示:

图C20.4

声明:此资源由本人收集整理于网络,只用于交流学习,请勿用作它途。如有侵权,请联系,删除处理。

声明:此资源由本人收集整理于网络,只用于交流学习,请勿用作它途。如有侵权,请联系,删除处理。 2000