计算机组成原理实验三
- 格式：doc
- 大小：362.50 KB
- 文档页数：6
南通大学计算机科学与技术学院上机实验报告
课程名称： 计算机组成原理 年级：2012级 上机日期：2014/5/4
姓名：流星雪雨 学号：1213022073 班级：计123班
实验名称：半导体存储器原理实验 教师：顾辉 成绩：
一、目的及要求
1.熟悉静态随机存储器RAM和只读存储器ROM的工作特性和使用方法；
2.熟悉半导体存储器存储和读出数据的过程；
3.了解使用半导体存储器电路时的定时要求。
二、环境（软、硬件平台）
硬件：
计算机一台
软件：
Quartus Ⅱ 2.0及以上版本
三、内容及步骤（包括程序流程及说明）
1.利用Quartus Ⅱ器件库提供的参数化存储单元lpm_rom设计一个由128╳8位的ROM
（地址空间：00H~7FH）构成的只读存储器系统。
（1）设计实验电路图，在QuartusⅡ的编辑环境下，进行原理图的输入和编辑工作，要
求编译通过，无错误。
（2）利用.mif文件，对ROM的存储单元00H~05H进行初始化。
（3）给定ROM存储区的地址：00H~05H，读ROM存储单元。要求通过分析仿真波
形，检查数据的正确性。记录仿真波形、分析方法、分析过程和分析结果。
1.1.首先利用器件库提供的存储单元lpm_rom器件设计一个128╳8位的ROM只读存储
器，
注意这里要关联mif文件；
1.2.设计的电路图如下：
给入的八位地址的最高位作为器件脉冲端的控制信号，其余七位作为ROM的地址输
入。
1.3利用.mif文件，对ROM的存储单元00H~05H进行初始化如上面的截图所示，每次
在重新写入数据时都要更新重新关联文件；然后设计出仿真波形：
2.利用Quartus Ⅱ器件库提供的参数化存储单元lpm_ram_dq，设计一个由128╳8位的
RAM（地址空间：80H~FFH）构成的随机存储器系统。
（1）设计实验电路图，在QuartusⅡ的编辑环境下，进行原理图的输入和编辑工作，要
求编译通过，无错误。
（2）给RAM的存储单元80H~85H写入数据。要求通过分析仿真波形，检查数据的正
确性。记录仿真波形、分析方法、分析过程和分析结果。
（3）给定RAM存储区的地址：80H~85H，读RAM存储单元。要求通过分析仿真波
形，检查数据的正确性。记录仿真波形、分析方法、分析过程和分析结果。
2.1.首先利用器件库提供的存储单元lpm_ram_dq器件设计一个128╳8位的RAM构成
的随机存储器，
这里也可以设计mif文件进行关联；
2.2，设计的电路图如下所示：
给入的八位地址的最高位作为器件脉冲端的控制信号，其余七位作为RAM的地址输
入。we是控制数据的写入和读出控制端。data[7..0]则是数据的输入端。
2.3 设计仿真波形，给RAM的存储单元80H~85H写入数据，给定RAM存储区的地
址：80H~85H，读RAM存储单元。如下所示：
3.利用Quartus Ⅱ器件库提供的参数化存储单元lpm_ram_io，设计一个由128╳8位的
RAM（地址空间：80H~FFH）构成的随机存储器系统。
（1）设计实验电路图，在QuartusⅡ的编辑环境下，进行原理图的输入和编辑工作，要
求编译通过，无错误。
（2）给RAM的存储单元80H~85H写入数据。要求通过分析仿真波形，检查数据的正
确性。记录仿真波形、分析方法、分析过程和分析结果。
（3）给定RAM存储区的地址：80H~85H，读RAM存储单元。要求通过分析仿真波
形，检查数据的正确性。记录仿真波形，仿真结果的分析方法、分析过程和分析结果。
3.1.首先利用器件库提供的存储单元lpm_ram_io器件设计一个128╳8位的RAM构成的
随机存储器:
给入的八位地址的最高位作为器件脉冲端的控制信号，其余七位作为RAM的地址输
入。在这里这个器件的dio[7..0]是一个双向端口，即使输入也是输出。既是作为数据的输入
和输出的，cs则是控制数据的输入和输出的控制端，we是控制数据的写入和读出控制端。
2.3 设计仿真波形，给RAM的存储单元80H~85H写入数据，给定RAM存储区的地
址：80H~85H，读RAM存储单元。如下所示：
4.利用Quartus Ⅱ器件库提供的参数化存储单元lpm_rom、lpm_ram_dq或lpm_ram_io设
计一个由128╳8位的ROM（地址空间：00H~7FH）和一个由128╳8位的RAM（地址空
间：80H~FFH）构成的存储器系统。
（1）设计实验电路图，在QuartusⅡ的编辑环境下，进行原理图的输入和编辑工作，要求编
译通过，无错误。
（2）利用.mif文件，对ROM的存储单元00H~05H进行初始化。
（3）从05H单元读出一个8位数据存入88H单元。
（4）将90H存入06H单元，将11H存入90H单元，请置相关控制信号（注意时序关系）实
现下列功能：
给定06H，读出数据11H（即，实现间接寻址功能）。
4.1 综合以上三步的实验就可以设计出电路图如下：
第一个74244b作为输入数据缓冲器，其余两个74244b器件作为ROM和RAM的输出结果
的缓冲器，对输出结果加以控制，就会避免输出总线上的数据不会因为相互干扰产生紊乱，
这样的话两个存储器的控制数据的输出脉冲端就可以不用了（我的电路图中没有用）。
74374b器件作为寄存器暂时存储总线输出的数据。
特别注意：不同的总线的命名不能一样。否则会造成数据的紊乱错误。
4.2 对ROM的存储单元00H~05H进行初始化。
初始化和上面的是一样的，同样要进行更新和关联。
4.3 从05H单元读出一个8位数据存入88H单元,设计的波形图如下：
4.4 将90H存入06H单元，将11H存入90H单元，请置相关控制信号（注意时序关
系）实现下列功能：给定06H，读出数据11H，设计的波形如下所示：
解析：本题的意思是先将RAM的90H地址单元写入数据11H，然后利用ROM对06H
地址单元读出已经存好的数据90H，将ROM读出的数据90H作为RAM的地址单元读出数
据11H.
四、运行结果
结果见上面的步骤中的波形显示；
五、问题及心得
1、通过本次的实验我对存储器的知识更近一步的了解，也让我学习到了很多新的知识。
2、本次试验做的时间比较久，由于有一些不懂得地方，所以拖了很长时间，经过老师的指
点，最终完成了整个实验。
3、试验中过程中也发现的很多值得积累的地方。比如：不同总线的命名不能相同，否则就
会影响整个输出的结果，元器件74244b在这个实验中有很大的作用，时刻控制同一时刻总
线上只有一个数据在传输。
4、思考题中若给定起始地址后，要能实现自动从连续存储区读出数据，可以在电路中添加
一个地址计数器来控制地址的增加，从而可以读取连续的数据。
