安捷伦数据隔离器(中文说明书)

  • 格式:pdf
  • 大小:1.32 MB
  • 文档页数:12

下载文档原格式

  / 12
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

安捷伦数字隔离器(中文说明书)

HCPL-9000/-0900, -9030/-0930, HCPL-9031/-0931, -900J/-090J, HCPL-901J/-091J, -902J/-092J

描述

HCPL-90xx and HCPL-09xx CMOS 数字

隔离器具有高速性能和卓越的瞬态抗干扰特性。对称的磁耦合的障碍给这些器件的典型脉冲宽度失真2 ns,典型的传播延迟倾斜4 ns 和100 M 波特数据速率,使其达

到业界最快的数字隔离器。 单通道数字隔离器(hcpl - 9000 / -0900)特性是一个有效低电平逻辑输出使能。

双通道(hcpl - 9030 / -0930)数字隔离器被配置为单向和(hcpl - 9031 / -0931) 数字隔离器为双向,在全双工模式下操作使它适合数字现场总线的应用。

四通道数字隔离器(hcpl - 900 j / -090)被配置为单向性, (hcpl - 901 j / -091) 数字隔离器两个通道在一个方向和另两个通道在

相反的方向, (hcpl - 902 j / -092) 数字隔离器一个通道在一个方向和三个通道在相反的方向。这些高通道密度使它们适合隔离数据转换设备,并行数据母线和外围接口。 这些器件有8脚PDIP,有鸥翼形8脚表面封装,16脚窄体和宽体封装。器件指定的

温度范围-40°C+ 100°C 。

注意:建议采用正常静态预防措施来处理和组装的组件,以防损坏和/或退化,这可能是由静电感应引起的。

特性

● +3.3V 和+5V TTL/CMOS 电平兼容 ● 3ns max.脉冲宽度失真 ● 6ns max.转输延时偏离 ● 15ns max.转输延时 ● 高速:100M 波特

● 15KV/Μs min. 共模抑制比 ● 三态输出:(HCPL-9000/-900) ● 2500V 有效值隔离

● UL1577和IEC61010-1标准认证

应用

●数字化总线隔离 ●多路复用数字传输 ●计算机外围接口 ●高速数字系统 ●隔离数字接口 ●逻辑电平转换

选择指南

管脚描述

双通道

四通道

功能框图(单通道)

封装外形图

封装特性

说明:

1、单和双通道器件两端:器件被认为是管脚1 - 4短路和管脚5 - 8短路。四通道器件两端:器

件被认为是管脚1 - 8短路和9 - 16针短路。

这些产品已经测试了静电敏感性限制规定的规格。然而,安捷伦建议所有集成电路处理,适当注意避免损伤。不恰当的处理或存储所造成的损害,可能导致性能下降和彻底的失效。

绝缘和安全有关技术参数

注:

1、绝对最大环境工作温度意味着在这些条件下操作不会损坏器件。但它不保证性能。

这个产品已经测试了静电敏感性限制规定的规格。然而,安捷伦建议所有集成电路处理,适当注意避免损伤。不恰当的处理或存储所造成的损害,可能从性能下降到彻底的失效。

电气技术参数

指定测试条件不可以推荐在任何地方的操作范围内。所有典型的规范在T A = + 25℃,V DD1

OH V DD2-0.1 V DD2 V I OUT = -20μA, V IN= V IH

0.8*V DD2 V DD2 -0.5V I OUT = -4mA, V IN= V IH 低电平输出电压V OL 0 0.1 V I OUT = -20μA, V IN= V IH

0.5 0.8V I OUT = -4mA, V IN= V IH

1、PWD被定义为| t PHL -t PLH |。% PWD等于PWD除以脉冲宽度。

2、t PSK等于t PHL最坏情况下的大小不同和/或t PLH之间会被单位25°C。

3、CM H是最大共模电压转换速率,可以持续的同时保持输出电压> 0.8 V DD2。CM L是最大的常见模式输入电压,可以持续保持输出电压< 0.8V。共模电压压摆率适用于两个上升和下降的常见模式电压的边缘。

这个产品已经测试了静电敏感性限制规定的规格。然而,安捷伦建议所有集成电路处理,适当注意避免损伤。不恰当的处理或存储所造成的损害,可能从性能下降到彻底的失效。

应用信息

功耗

HCPL- 90 xx和HCPL-09xx CMOS数字隔离器从他们传输数据的方式通过隔离层实现低功耗。通过检测输入的边缘转换逻辑信号,将它转换为一个狭窄的电流脉冲,驱动隔离屏障层,隔离器输出锁存器锁存输入逻辑状态。由于当前脉冲窄,大约宽2.5 ns,功耗是独立于标志到空间比和完全依赖于频率。

每个通道近似电源电流:

I(Input)= 40(f / fmax)(1/4)mA f =工作频率,

fmax = 50 MHz。

信号状态启动和关闭

尽量减少功耗,HCPL - 90 xx和HCPL-09xx数字隔离器的输入信号通道被分化,然后锁定在输出端重建信号隔离的障碍。这可能导致一个模糊两可的输出状态取决于启动,关闭和功率损耗测序。因此,设计者应该考虑一个初始化信号启动电路。

旁路和PCB板布局

HCPL - 90 xx和HCPL-09xx数字隔离器使用非常容易。不需要外部接口电路,因为隔离器使用高速CMOS集成电路技术允许CMOS逻辑直接连接到输入和输出。如图1所示,唯一的外部组件所需的正确操作是分离电源的两个47 nF陶瓷电容器。对于每一个电容器,总铅长度电容的两端和供电引脚之间不应超过20毫米。图2说明了推荐的印刷电路板布局HCPL- 9000或HCPL - 9000。对于超过10 M波特的数据速率, 高度推荐使用接地方式GND1和GND2。

注意:

C1,C2=47nF 陶瓷电容

图1 单通道HCPL-9000或HCPL-0900功能框图

图2 推荐的印制电路板布局