基于D触发器的四位格雷码加1计数器的设计

题目：抢答器电路设计

一、设计任务与要求

(1)可容纳四组参赛的数字式抢答器。

（2）当某台参赛者按下抢答开关时，由数码管显示该台编号并伴有声响。此时，抢答器不再接收其他输入信号。

（3）电路具有定时功能。要求回答问题的时间≤60秒（显示为00~59），时间显示采用倒计时方式。当达到限定时间时，发出声响提示。

（4）具有计分功能。要求能设定初始分值，能进行加减分。

（5）在复位状态下台号数码管不作任何显示（灭灯）。

二、方案设计与论证

抢答器的基本工作原理：

1、 当主持人按下“开关”按钮后，选手可以通过按按钮的快慢来决定由谁来回答，按得快的选手的编号显示在电子显示管上并伴有响声。

2、 此后选手输入被锁住，如果主持人按下复位键则编号显示处不作任何显示。

3、 然后主持人就按下计时开关，选手开始作答，作答的时间少于60秒，以倒数的方式进行，而且通过显示屏把时间显示出来。

4、 当选手作答仅剩10秒时，开始通过喇叭响来做提示。如果到了显示“00”时，计时器不再进行倒数而停留在“00”状态。

5、 此时选手仍没有作答成功，则主持人会对该选手进行减分处理，如果在“00”之前作答成功则加分，分数也是通过计分器显示出来。

6、 之后主持人按下开关，所有的显示及工作状态回到初始状态以便进行下一次答题。

原理框架图（图1）

图1.原理框架图

方案一、对照上面原理框架图，各个主要的部分选用对应功能的芯片进行设计，如果在仿真时没能找到相应的芯片则用相近的。比如在选手抢答时的输入用74148优先编码器进行编码让一个输入有效，并用七段显示译码器显示出台号。

方案二、对照框架图，选用各种逻辑站以及相关的逻辑函数进行设计，编号进直接把锁存器的输出转化8421BCD码，并通过逻辑函数表达式的方式输入到显示译码器中让其显示出来。

通过比较可以得出方案一更可行，理由在于芯片组上集成的功能要强大些，且用的元器件的数目会相对少一些这样会更美观而且不容易出错。

简介

边沿D 触发器

电平触发的主从触发器工作时，必须在正跳沿前加入输入信号。如果在CP 高电平期间输入端出现干扰信号，那么就有可能使触发器的状态出错。而边沿触发器允许在CP 触发沿来到前一瞬间加入输入信号。这样，输入端受干扰的时间大大缩短，受干扰的可能性就降低了。边沿D触发器也称为维持-阻塞边沿D触发器。

英文全称为data flip-flop或delay flip-flop。

电路结构

该触发器由6个与非门组成，其中G1和G2构成基本RS触发器。

编辑本段工作原理

SD 和RD 接至基本RS 触发器的输入端，它们分别是预置和清零端，低电平有效。当/SD=1且/RD=0时,不论输入端D为何种状态，都会使Q=0，Q非=1，即触发器置0；当/SD=0且/RD=1时，Q=1，Q非=0，触发器置1,SD和RD通常又称为直接置1和置0端。我们设它们均已加入了高电平，不影响电路的工作。工作过程如下：

1.CP=0时，与非门G3和G4封锁，其输出Q3=Q4=1，触发器的状态不变。同时，由于Q3至Q5和Q4至Q6的反馈信号将这两个门打开，因此可接收输入信号D，Q5=D，Q6=Q5非=D非。

D触发器原理

2.当CP由0变1时触发器翻转。这时G3和G4打开，它们的输入Q3和Q4的状态由G5和G6的输出状态决定。Q3=Q5非=D非，Q4=Q6非=D。由基本RS触发器的逻辑功能可知，Q=Q3非=D。

3.触发器翻转后，在CP=1时输入信号被封锁。这是因为G3和G4打开后，它们的输出Q3和Q4的状态是互补的,即必定有一个是0，若Q3为0，则经G3输出至G5输入的反馈线将G5封锁，即封锁了D通往基本RS 触发器的路径；该反馈线起到了使触发器维持在0状态和阻止触发器变为1状态的作用,故该反馈线称为置0维持线,置1阻塞线。Q4为0时，将G3和G6封锁，D端通往基本RS触发器的路径也被封锁。Q4输出端至G6反馈线起到使触发器维持在1状态的作用，称作置1维持线；Q4输出至G3输入的反馈线起到阻止触发器置0的作用,称为置0阻塞线。因此，该触发器常称为维持-阻塞触发器。总之，该触发器是在CP正跳沿前接受输入信号，正跳沿时触发翻转，正跳沿后输入即被封锁,三步都是在正跳沿后完成，所以有边沿触发器之称。与主从触发器相比,同工艺的边沿触发器有更强的抗干扰能力和更高的工作速度。功能描述

课程设计-cadence-D触发器

⽬录

第⼀章绪论 (1)1.1 简介 (1)

1.1.1 集成电路 (1)

1.1.2 版图设计 (1)

1.2 软件介绍 (2)

1.3 标准单元版图设计 (2)

1.3.1 标准单元版图设计的概念 (2)

1.3.2 标准单元版图设计的历史 (2)

1.3.3 标准单元的版图设计的优点 (3)

1.3.4 标准单元的版图设计的特点 (3)

第⼆章 D触发器的介绍 (4)2.1 简介 (4)

2.2 维持阻塞式边沿D触发器 (4)

2.2.1 电路⼯作过程 (4)

2.2.2 状态转换图和时序图 (5)

2.3 同步D触发器 (5)

2.3.1 电路结构 (5)

2.3.2 逻辑功能 (6)

2.4 真单相时钟（TSPC）动态D触发器 (6)

第三章 0.35um⼯艺基于TSPC原理的D触发器设计 (8)3.1 电路图的设计 (8)

3.1.1 创建库与视图 (8)

3.1.2 基于TSPC原理的D触发器电路原理图 (8)

3.2 创建 D触发器版图 (9)

3.2.1 设计步骤 (9)

3.2.2 器件规格 (11)

3.3 设计规则的验证及结果 (11)

第四章课程设计总结 (13)

参考⽂献 (14)

第⼀章绪论1.1 简介

1.1.1 集成电路

集成电路（Integrated Circuit,简称IC）是20世纪60年代初期发展起来的⼀种新型半导体器件。它是经过氧化、光刻、扩散、外延、蒸铝等半导体制造⼯艺，把构成具有⼀定功能的电路所需的半导体、电阻、电容等元件及它们之间的连接导线全部集成在⼀⼩块硅⽚上，然后焊接封装在⼀个管壳内的电⼦器件。其封装外壳有圆壳式、扁平式或双列直插式等多种形式。是⼀种微型电⼦器件或部件，采⽤⼀定的⼯艺，把⼀个电路中所需的晶体管、⼆极管、电阻、电容和电感等元件及布线互连⼀起，制作在⼀⼩块或⼏⼩块半导体晶⽚或介质基⽚上，然后封装在⼀个管壳内，成为具有所需电路功能的微型结构；其中所有元件在结构上已组成⼀个整体，使电⼦元件向着微⼩型化、低功耗和⾼可靠性⽅⾯迈进了⼀⼤步。集成电路发明者为杰克·基尔⽐（基于硅的集成电路）和罗伯特·诺伊思（基于锗的集成电路）。当今半导体⼯业⼤多数应⽤的是基于硅的集成电路。1.1.2 版图设计

数字电子技术基础第四章习题及参考答案

第四章习题

1．分析图4-1中所示的同步时序逻辑电路，要求：（1）写出驱

动方程、输出方程、状态方程；（2）画出状态转换图，并说出电路功能。

CP

Y

图4-1

2．由D触发器组成的时序逻辑电路如图4-2所示，在图中所示

的CP脉冲及D作用下，画出Q0

、

Q1的波形。设触发器的初始状态为Q0=0，Q1=0。D

图4-2

3．试分析图4-3所示同步时序逻辑电路，要求：写出驱动方程、状态方程，列出状态真值表，画出状态图。

CP

图4-3

4．一同步时序逻辑电路如图4-4所示，设各触发器的起始状态

均为0态。（1）作出电路的状态转换表；（2）画出电路的状

态图；

（3）画出CP作用下Q0、Q1、Q2的波形图；（4）说明电路的逻辑功能。

图4-4

5．试画出如图4-5所示电路在CP波形作用下的输出波形Q1及

Q0，并说明它的功能（假设初态Q0Q1=00）。

CP

Q1

Q0

CP

图4-5

6．分析如图4-6所示同步时序逻辑电路的功能，写出分析过程。

Y

图4-6

7．分析图4-7所示电路的逻辑功能。

（1）写出驱动方程、状态方程；（2）作出状态转移表、状态转

移图；（3）指出电路的逻辑功能，并说明能否自启动；（4）画出在时钟作用下的各触发器输出波形。

CP

图4-7

8．时序逻辑电路分析。电路如图4-8

所示：

（1）列出方程式、状态表；

（2）画出状态图、时序图。并说明电路的功能。

1

C

图4-8

9．试分析图4-9下面时序逻辑电路：

（1）写出该电路的驱动方程，状态方程和输出方程；（2）画

出Q1Q0的状态转换图；（3）根据状态图分析其功能；1

B

图4-9

10.分析如图4-10所示同步时序逻辑电路，具体要求：写出它的激励方程组、状态方程组和输出方程，画出状态图并描述功能。

1

Z

图4-10

11．已知某同步时序逻辑电路如图4-11所示，试：

（1）分析电路的状态转移图，并要求给出详细分析过程。（2）

电路逻辑功能是什么，能否自启动？

（3）若计数脉冲fCP频率等于700Hz，从Q2端输出时的脉冲频率是多少?