中图分类号:T N74 文献标识码:A 文章编号:C N51-1418(2003)06-0025-04收稿日期:2003-01-27作者简介:王晓音(1977-),硕士研究生,从事数字信号处理和软件无线电方面的研究。
DDS 输出频谱杂散的抑制王晓音,聂裕平,庞伟正(哈尔滨工程大学电子工程系,哈尔滨 150001)摘要:本文简要说明了直接数字频率合成器原理,分析了DDS 输出频谱杂散的误差来源,介绍了抖动注入法、正弦查找表的幅度压缩方法和DAC 平衡法等DDS 频谱杂散抑制方法,详细阐述有关原理和具体实现方法。
关键词:DDS ;抖动注入;幅度压缩;杂散抑制Spur R eduction T echniques on DDSW ANG X iao -yin ,NIE Y u -ping ,PANG Wei -zheng(Dept.of E lectronic Engineering ,Harbin Engineering University ,Harbin 150001,China )Abstract :This paper introduces the architecture of DDS and the error sources ,details spur reduction techniques such as dither injection ,ROM com pression and DAC balanced architecture.K eyw ords :DDS ;dither ;ROM com pression ;S pur0 引言目前主要的频率合成方式有直接频率合成(DS )、锁相频率合成(P LL )、混合式频率合成和直接数字式频率合成(DDS )。
这几种频率合成技术相比较,直接数字频率合成的优点主要有:具有高精度的频率和相位分辨率,它的频率精度可达到微赫兹级,相位精度可达纳赫兹级;频率变化几乎没有时间限制,切换速度仅受限于器件工作时钟,可达纳秒级;另外DDS 还具有相对较宽的输出频率范围,器件体积小,功耗低等特点。
基于DDS的低相噪频率合成器的设计与实现作者：卿剑来源：《无线互联科技》2019年第13期摘; ;要：在频率合成器的设计中，由于锁相环切换速度慢、分辨率低，其应用具有较大的局限性，而DDS具有频率切换速度快、分辨率高等优点，现将两者进行双环结构下的环内混频，并有效地抑制杂散信号，以实现低相噪频率合成器的设计。
关键词：频率合成;相位噪声;直接数字频率合成;锁相环频率合成;杂散信号频率合成技术是通过一系列数学运算将参考频率搬移到所需的频带上，在低相噪频率合成器的设计中，直接数字频率合成（Direct Digital Frequency Synthesis，DDS）与锁相环频率合成（Phase-Locked Loop Frequency Synthesis，PLL）的有效结合是研究的关键内容。
其中，DDS 激励PLL适用于对频率分辨率要求不高、频带宽度较大的系统;PLL内嵌DSS适用于输出频带窄、频点少的系统[1]。
而本研究应用的是DDS与PLL环内混频，并通过增加环路优化以达到更好的设计要求。
现对详细的研究内容报告如下。
1; ; 研究目的与意义在频率合成技术不断发展的今天，按照工作原理可以将其分为直接频率合成（Direct Frequency Synthesis，DS）、PLL以及DDS 3种，DS主要利用混频、倍频以及分频等方法进行频率的处理以获得所需的频率信号，具有结构简单、运算速度较快的优点，但由于其结构较为简单，在获得所需输出的过程中往往需要使用滤波器进行信号质量改善，但难以处理滤波器中的噪声。
PLL属于自动控制系统负反馈控制电路中的一种，其同样具有转换速度慢、分辨率低等缺点，在实际应用中具有较大的局限性。
而DDS则是目前使用最多的一种频率合成技术，其基于相位累积进行频率合成，转换速度快、分辨率高;同时，DDS由数字方法进行频率合成，因此，具有小型化、集成化的特点，市场应用前景较好[2-3]。
一文看懂DDS原理、混叠、幅度调制DDS架构基本原理随着数字技术在仪器仪表和通信系统中的广泛使用，可从参考频率源产生多个频率的数字控制方法诞生了，即直接数字频率合成(DDS)。
其基本架构如图1所示。
该简化模型采用一个稳定时钟来驱动存储正弦波(或其它任意波形)一个或多个整数周期的可编程只读存储器(PROM)。
随着地址计数器逐步执行每个存储器位置，每个位置相应的信号数字幅度会驱动DAC，进而产生模拟输出信号。
最终模拟输出信号的频谱纯度主要取决于DAC。
相位噪声主要来自参考时钟。
DDS是一种采样数据系统，因此必须考虑所有与采样相关的问题，包括量化噪声、混叠、滤波等。
例如，DAC输出频率的高阶谐波会折回奈奎斯特带宽，因而不可滤波，而基于PLL的合成器的高阶谐波则可以滤波。
此外，还有其它几种因素需要考虑，稍后将会讨论。
图1：直接数字频率合成系统的基本原理这种简单DDS系统的基本问题在于，最终输出频率只能通过改变参考时钟频率或对PROM重新编程来实现，非常不灵活。
实际DDS系统采用更加灵活有效的方式来实现这一功能，即采用名为数控振荡器(NCO)的数字硬件。
图2所示为该系统的框图。
图2：灵活的DDS系统系统的核心是相位累加器，其内容会在每个时钟周期更新。
相位累加器每次更新时，存储在△相位寄存器中的数字字M就会累加至相位寄存器中的数字。
假设△相位寄存器中的数字为00...01，相位累加器中的初始内容为00...00。
相位累加器每个时钟周期都会按00...01更新。
如果累加器为32位宽，则在相位累加器返回至00 (00)前需要232(超过40亿)个时钟周期，周期会不断重复。
相位累加器的截断输出用作正弦(或余弦)查找表的地址。
查找表中的每个地址均对应正弦波的从0°到360°的一个相位点。
查找表包括一个完整正弦波周期的相应数字幅度信息。
(实际上，只需要90°的数据，因为两个MSB中包含了正交数据)。
DDS的原理及镜像频谱分析1.目的：(1)了解DDS的原理。
(2)分析DDS的镜像频谱2.DDS的原理2.1.DDS的概述直接数字式频率综合器DDS（Direct Digital Synthesizer），实际上是一种分频器：通过编程频率控制字对系统时钟进行分频以产生所需要的频率。
DDS 有两个突出的特点，一方面，DDS工作在数字域，一旦更新频率控制字，输出的频率就相应改变，其跳频速率高；另一方面，由于频率控制字的宽度宽（48bit或者更高），频率分辨率高。
图1是DDS的内部结构图，它主要分成3部分：相位累加器(PHASE_ACCMULATOR)，相位幅度转换(AMPLITUDE/SINE_CONV.ALGORITHM)，数模转换器（D/A_CONVERTER）图1 DDS的结构框图2.2．DDS的组成1、相位累加器：一个正弦波，它的幅度不是线性的，但是它的相位却是线性增加的。
DDS就是利用了这一特点来产生正弦信号。
如图 2，根据DDS的频率控制字的位数N，把360°平均分成了2N等份。
假设系统时钟为Fc，输出频率为Fout。
每次转动一个角度360°/2N，则可以产生一个频率为Fc/2N的正弦波的相位递增量。
那么只要选择恰当的频率控制字M，使得Fout/Fc= M/2N,就可以得到所需要的输出频率Fout=Fc*M /2N。
图2 相位累加器原理2、相位幅度转换：通过相位累加器，我们已经得到了合成Fout频率所对应的相位信息，然后相位幅度转换器把0°~360°的相位转换成相位相应的幅度值。
比如当DDS选择为2Vp-p的输出时，45°对应的幅度值为 0.707V，这个数值则以二进制的形式被送入DAC。
这个相位到幅度的转换是通过查表完成的。
3、数模转换器:的二进制数字信号被送入DAC中，并转换成为模拟信号输出。
★注意★DAC 的位数并不影响输出频率的分辨率。
