集成电路实验报告

  • 格式:doc
  • 大小:4.08 MB
  • 文档页数:60

下载文档原格式

  / 60
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

集成电路实验报告班级:

姓名:

学号:

指导老师:

实验一:反相器的设计及反相器环的分析

一、实验目的

1、学习及掌握cadence图形输入及仿真方法;

2、掌握基本反相器的原理与设计方法;

3、掌握反相器电压传输特性曲线VTC的测试方法;

4、分析电压传输特性曲线,确定五个关键电压V OH 、V OL 、V IH 、V IL 、V TH 。

二、实验内容

本次实验主要是利用 cadence 软件来设计一基本反相器(inverter),并利用

仿真工具 Analog Artist(Spectre)来测试反相器的电压传输特性曲线(VTC,

Voltage transfer characteristic curves),并分析其五个关键电压:输出高电平V OH 、输出低电平V OL 、输入高电平V IH 、输入低电平V IL 、阈值电压V TH 。

三、实验步骤

1.在cadence环境中绘制的反相器原理图如图所示。

2.在Analog Environment中,对反相器进行瞬态分析(tran),仿真时间设置为4ns。其输入输出波形如图所示。

分开查看:

分析:反相器的输出波形在由低跳变到高和由高跳变到底时都会出现尖脉冲,而不是直接跳变。其主要原因是由于MOS管栅极和漏极上存在覆盖电容,在输出信号变化时,由于电容储存的电荷不能发生突变,所以在信号跳变时覆盖电容仍会发生充放电现象,进而产生了如图所示的尖脉冲。

3.测试反相器的电压传输特性曲线,采用的是直流分析(DC),我们把输入信号修改为5V 直流电源,如图所示。

4.然后对该直流电源从0V到5V进行线性扫描,进而得到电压传输特性曲线如图所示。

5.为反相器创建symbol,并调用连成反相器环,如图。

6.测量延时,对环形振荡器进行瞬态分析,仿真时间为4ns,bcd节点的输出波形如图所示。

7.测量上升延时和下降延时。

(1)测量上升延时:可以利用计算器(calculator)delay函数来计算信号c与信号b间的上升延时和下降延时如图所示。所以上升延时tpLH=91.933ps

(2)测量下降延时:同样方法可以测得信号c与信号b间的下降延时如图所示。所以下降延时为tpHL=124.8ps

8.测量上升时间。可利用计算器中的risetime函数来计算信号c的上升时间,如图所示。所以,信号c的上升时间156.2689ps

实验二:反相器优化及反相器链分析

一、实验目的

1、学习及掌握cadence图形输入及仿真方法;

2、掌握生成symbol的两种方法;

3、利用基本反相器设计反相器环,并分析其延时;

4、掌握使用计算器(Calculator)以及直接测量上升、下降延时的方法。

二、实验内容

本实验主要利用cadence软件来设计一由反相器环(奇数个)构成的环形振荡器,并利用计算器(Calculator)来分析环形振荡器的延时。

三、实验步骤

1、绘制反相器链

绘制的反相器链如图所示,各反相器的MOS管尺寸如下:栅长length设置为变量len,而宽度设置为:

invX1:a*Wid for PMOS,Wid for NMOS

invX4:a*b*Wid for PMOS,b*Wid for NMOS

invX16:a*b*bWid for PMOS,b*b*Wid for NMOS

invX64:a*c*Wid for PMOS,c*Wid for NMOS

2、瞬态分析

进入Analog Environment中,进行瞬态分析之前必须得设置好参量。其中,a=2,b=4,c=64,Len=600n,Wid=1.5u。也就是说,反相器是二比一的反相器,并且每一级按放大倍数为4的比例放大,所有MOS管的栅长为600n,而最小MOS管的宽为2*1.5u。所以,原理图中所有MOS管的尺寸都已经确定下来。

进行瞬态分析,仿真时间为8ns,输出波形如图所示:

3、测量IN3与IN2间的延时

(1)测量上升延时:可以利用计算器(calculator)delay函数来计算信号IN3与信号IN2间的上升延时和下降延时。

同理,测量出IN3与IN2间下降延时如图所示。

4、测量IN2与OUT间的延时。

5、确定最优的PMOS/NMOS宽度之比a。使用变量仿真,通过改变PMOS/NMOS宽度之比a的值,来确定最快的情况。a由1->3变化,步进为0.2,输出IN2与OUT的波形如图所示:

由上图可以看出,当a由1->3变化时,IN2与OUT间的延时相当接近,所以我们可以认为静态CMOS属于无比逻辑。我们放大HL部分如图所示。我们可以发现最快的情况是当a=1时,此时PMOS与NMOS尺寸相同。

另外,我们可以放大LH部分如图所示。由图可知,选择a=1.5,更接近最优的上升延时。

6、确定最优的放大倍数b

同样,在这里我们使用变量仿真,通过b的值,来确定最快的情况。b由3->8变化,步进为1,输出IN2与OUT的波形如图所示,IN2与OUT间的延时也相当接近。

(1)放大LH部分如图所示。由图可以看出当b=4时,最小的上升延时为670ps

同样,可以利用计算器中的delay函数来确定变量b与延时的关系,输出图形如图所示。由图可以看出,当b=4.0时,最小的上升延时为645ps。

(2)放大HL部分如图所示。由图可以看出当b=4时,最小的下降延时为510ps

同样,可以利用计算器中的delay函数来确定变量b与延时的关系,输出图形如图所示。由图可以看出,当b=3.98时,最小的下降延时为645ps。