1、刻蚀速率
刻蚀速率是指在刻蚀过程中去除硅片表面材料的速度，通常用Å/min表示。
※Å：埃米，1埃米Angstrom =1/10000000000米（10的负10次方）。
刻蚀速率=△T/t（Å/min）
△T=去掉的材料厚度（Å或μm）
t=刻蚀所用的时间（分）
※负载效应：刻蚀速率和刻蚀面积成反比。
2、刻蚀剖面
刻蚀剖面是指被刻蚀图形的侧壁形状。
※各向同性和各向异性：各向同性，刻蚀在各个方向的速率一致；各向异性，刻蚀在各个方向的速率不一致。
3、刻蚀偏差
刻蚀偏差是指刻蚀以后线宽或关键尺寸间距的变化。
刻蚀偏差=W b－W a
W b=刻蚀前光刻胶的线宽
W a=光刻胶去掉后被刻蚀材料的线宽
4、选择比
选择比指的是在同一刻蚀条件下一种材料与另一种材料的刻蚀速率比。
选择比S R=E f/E r
E f=被刻蚀材料的刻蚀速率
E r=掩蔽层材料的刻蚀速率（如光刻胶）
5、均匀性
刻蚀均匀性是一种衡量刻蚀工艺在整个硅片上，或整个一批，或批与批之间刻蚀能力的参数。
※ARDE，微负载效应。
6、残留物
刻蚀残留物是刻蚀以后留在硅片表面不想要的材料。它常常覆盖在腔体内壁或被刻蚀图形的底部。
7、聚合物
聚合物是在刻蚀过程中由光刻胶中的碳转化而来并与刻蚀气体（如C2F4）和刻蚀生成物结合在一起形成的。
8、等离子体诱导损伤
A、一种主要的损伤是非均匀等离子体在晶体管栅电极产生陷阱电荷，引起薄栅氧化硅的击穿。
B、另一种器件损伤是能量粒子对暴露的栅氧化层的轰击。发生在刻蚀时栅电极的边缘。
9、颗粒沾污和缺陷
等离子体带来的硅片损伤有时也由硅片表面附近的等离子体产生的颗粒沾污而引起的。由于电势的差异，颗粒产生在等离子体和壳层的界面处。当没有等离子体时，这些颗粒就会掉到硅片表面。氟基化学气体等离子体比氯基或溴基等离子体产生较少的颗粒，因为氟产生的刻蚀生成物具有较高的蒸汽压。
干法刻蚀是把硅片表面暴露于气态中产生的等离子体，等离子体通过光刻胶中开出的窗口，与硅片发生物理或化学反应（或同时有这两种反应），从而去掉暴露的表面材料。
干法刻蚀相对于湿法刻蚀的优点：
1、可是剖面可以各向异性也可以各向同性，可以非常好的控制侧壁剖面
2、好的CD控制
3、最小的光刻胶脱落或粘附问题
4、好的片内、片间、批次间的刻蚀均匀性
5、较低的化学制品使用和处理费用
缺点：
对下层材料的差的刻蚀选择比、等离子体带来的期间损伤和昂贵的设备
刻蚀作用：
刻蚀作用是指通过化学作用或物理作用，或者化学和物理的共同作用来实现的。在纯化学机理中，等离子体产生的反应元素（自由基和反应原子）与硅片表面的物质发生反应。物理机理的刻蚀，等离子体产生带能粒子（轰击的正离子）在强电场下朝硅片表面加速，这些离子通过溅射刻蚀作用取出未被保护的硅片表面材料。混合作用机理，其中离子轰击改善化学刻蚀作用，可是剖面可以通过调节离子体条件和气体组分从各向同性向各向异性改变，从而获得线宽控制和不错的选择比。
※干法刻蚀系统可以是各向同性或各向异性的刻蚀机，这取决于RF电场相对于硅片表面的方向。如果RF电场垂直于硅片表面，刻蚀作用就是物理作用和一些基本的化学反应；如果RF电场平行于硅片表面，物理刻蚀作用就很弱，因此刻蚀作用主要是表面材料和活性元素之间的化学反应。
电势分布：
等离子体辉光放电区域中的等离子体电势分布对刻蚀系统的刻蚀能力有很大的影响。这是因为轰击被刻蚀表面的颗粒能量和数量与电势分布有关。
※等离子体区域中的电势在系统中最大。
干法刻蚀的应用
一个成功的干法刻蚀要求：
1、对不需要刻蚀的材料的高选择比
2、获得可以接受的产能的刻蚀速率
3、好的侧壁剖面控制
4、好的片内均匀性
5、低的器件损伤
6、宽的工艺制造窗口
※对于每一种特殊的干法刻蚀应用，关键的刻蚀工艺参数通过工艺优化来确定。
硅的干法刻蚀：
硅的等离子体干法刻蚀是硅片制造中的一项关键工艺技术，用等离子体刻蚀的两个主要硅层是制作MOS栅结构的多晶硅栅和制作器件隔离或DRAM电容结构中的单晶硅槽。
◆多晶硅栅刻蚀：在MOS器件中，掺杂的LPCVD多晶硅是用做栅极的导电材料。
掺杂多晶硅线宽决定了有源器件的栅长，并会影响晶体管的性能。刻蚀多晶硅（硅）通常是一个三步工艺工程。这使得在不同的刻蚀步骤中能对各向异性刻蚀和选择比进行优化。这三个步骤是：A、第一步是预刻蚀，用于去除自然氧化层、硬的掩蔽层（如SiON）和表面污染物来获得均匀的刻蚀。B、接下来的是刻蚀至终点的主刻蚀。这一步用来刻蚀掉大部分的多晶硅膜，并不损伤栅氧化层和获得理想的各向异性的侧壁剖面。C、最后一步是过刻蚀，用于去除刻蚀残留物和剩余的多晶硅，并保证对栅氧化层的高选择比，这一步应避免在多晶硅周围的栅氧化层形成微槽。
※多晶硅栅是难以刻蚀的结构，在刻蚀过程中需要仔细且精密。具有0.15μm特征尺寸器件的栅氧化层厚度是20～30Å（等于6到10个氧化硅原子层的厚度）。氧化硅厚度的损伤不得超过5Å（大约1.5个氧化硅原子层）。为了防止栅氧化层的穿透，刻蚀的选择比要大于150:1；为了去除刻蚀残留物和多余的多晶硅，过刻的选择比要大于250:1。
◆单晶硅的刻蚀：单晶硅刻蚀主要用于制作沟槽，如器件隔离沟槽或高密度DRAM IC中的垂直电容的制作。
※在集成电路中硅槽的刻蚀要求对每一个沟槽都进行精确地控制。在微米甚至亚微米结构中，每个沟槽都要求一致的光洁度、接近垂直的侧壁、正确的深度和圆滑的沟槽顶角和底角。
