数字电路 全加器 实验报告

一、实验目的1. 理解全加器的原理和结构。

2. 掌握全加器的逻辑功能及其实现方法。

3. 学习全加器在实际电路中的应用。

二、实验原理全加器是一种组合逻辑电路，用于实现两个二进制数相加，同时考虑来自低位的进位信号。

全加器由三个输入端和两个输出端组成，输入端分别为两个加数位（A、B）和来自低位的进位信号（Cin），输出端分别为和位（S）和进位输出信号（Cout）。

全加器的逻辑功能如下：- 当A、B和Cin都为0时，S为0，Cout为0；- 当A、B和Cin中有一个为1时，S为1，Cout为0；- 当A、B和Cin中有两个为1时，S为0，Cout为1；- 当A、B和Cin都为1时，S为1，Cout为1。

全加器可以通过半加器（HAdder）和与门（AND）来实现。

半加器实现两个一位二进制数相加的功能，而与门用于实现进位信号的产生。

三、实验器材1. 74LS系列集成电路芯片（如74LS00、74LS86等）；2. 实验箱；3. 电源；4. 导线；5. 万用表；6. 示波器。

四、实验步骤1. 根据全加器的逻辑功能，设计全加器的原理图，包括半加器和与门；2. 将设计好的原理图连接到实验箱上，包括输入端（A、B、Cin）和输出端（S、Cout）；3. 使用万用表检测各个芯片的引脚电压，确保电路连接正确；4. 使用示波器观察输入信号和输出信号的变化，验证全加器的逻辑功能；5. 改变输入信号，观察全加器的输出信号，进一步验证其逻辑功能；6. 将全加器应用于实际电路，如实现多位加法器等。

五、实验结果与分析1. 实验结果表明，全加器能够实现两个二进制数相加，同时考虑来自低位的进位信号；2. 通过示波器观察，发现全加器的输出信号与输入信号符合逻辑功能；3. 将全加器应用于实际电路，如实现多位加法器，实验结果表明电路能够正常工作。

六、实验心得1. 全加器是一种重要的组合逻辑电路，在数字电路中具有广泛的应用；2. 在实验过程中，需要掌握全加器的原理和结构，熟悉各个芯片的功能和引脚连接；3. 实验过程中，要注意电路的连接和信号的观察，确保实验结果的准确性；4. 通过本次实验，加深了对全加器的理解，为以后的学习和工作打下了基础。

《数字逻辑》实验报告实验名称：＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿学号：＿＿＿＿＿＿姓名：＿＿＿＿＿＿同组者：＿＿＿＿＿＿时间：＿＿＿＿＿一．实验目的二．实验原理（画接线图）三．实验设备四．实验内容五．结果与讨论实验一组合逻辑电路的设计与测试（全加器）一．实验目的掌握组合逻辑电路的设计与测试方法。

二．实验原理用中、小规模集成电路来设计组合电路是常见的逻辑电路，设计电路的一般步骤如图1-1所示。

图1－1根据设计任务的要求建立输入、输出变量，并列出真值表，然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。

并按实际选用逻辑门的类型修改逻辑表达式。

根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路，最后，用实验来验证设计的正确性。

三．实验设备和器件1．多功能数字逻辑实验仪DVCC2．万用表3．芯片若干（74LS08（与门）、 74LS86（异或）、74LS32（或门））4．导线若干四．实验内容设计一位全加器，要求用异或门、与门、或门组成。

五．实验报告1．列写实验任务的设计过程，画出设计的电路图。

2．对所设计的电路进行实验测试，记录测试结果。

六．思考题“与或非”门中，当某一组与端不用时，应如何处理？附：（74LS08（与门）、 74LS86（异或）、 74LS32（或门）1,2――入3－出4,5――入6－出9,10－入8－出12,13－入11－出7－地14－电源DVCC简介：它是一种智能多功能数字逻辑实验仪，内置单片机存储了大量示范实验软件，提供自动和非自动两类实验方式。

自动实验方式：自动输出并显示所选实验的输入信号和正确的输出信号。

非自动实验方式：实验信号由实验者自动产生。

现采用非自动实验方式。

置KC2－StoP KC0－NumBK0~K7: 8路开关输入（接电路输入）LS0~LS7:显示输入的开关信号E8~E15:实验输出（接电路输出）LE8~LE15：显示输出学生实验电路的输出信号本机电源：＋5V（中间位置）DGND－地本例中：（K0－Ai K1―Bi K2－Ci-1拔开关观察LS0~LS2）(Si－E9Ci－E8观察LE9~LE15的输出信号）注意：（1）芯片插入时方向不能错（2）先用万用表测量一下每个芯片7脚是否接地，14脚是否接＋5V电源（3）万用表：黑色表笔――接COM红色表笔―――接＋V开关在V－（20V）按下Power按钮可正常工作。

实验八全加器的设计分析实验报告姓名：孙时佳学号：3110102935 专业：计算机科学与技术课程名称：逻辑与计算机设计基础实验同组学生姓名：无实验时间：2012-11-6 实验地点：紫金港东4-509 指导老师：蒋方炎一、实验目的和要求1．掌握一位全加器的工作原理和逻辑功能2.掌握串行进位加法器的工作原理和进位延迟3.掌握超前进位的工作原理4.掌握减法器的实现原理5.了解加法器在CPU中的地位6.掌握FPGA开发平台进行简单的I/O数据交互二、实验内容和原理实验内容：1.实现16位加减器的调试仿真2. 16位计算器设计实验原理：2.1 一位全加器（FA）全加器是一个能对一位二进制数及来自低位的进位进行相加，产生本位和及向高位进位的逻辑电路。

该电路有3个输入变量，分别是2个加数Ai 和Bi，低位进位输入Ci ，2个输出变量，分别是全加和Si，进位输出Ci+1。

一位全加器的逻辑表达式：Si = Ai⊕Bi⊕Ci 、Ci+1=Ai Bi+BiCi+CiAi图表1：一位全加器真值表由一位全加器的输入输出关系，得到电路图:2.2多位串行进位全加器多位全加器可由一位全加器将进位串接构成。

高位进位生成速度慢，每一位的相加结果都必须等到低一位的进位产生以后才能建立起来，所以位数越多时间越长。

module adder_8bits(A, B, Ci, S, Co);// port and variable declarationadder_1bit A1_1(A[1], B[1], Ci,A1_2(A[2], B[2], Ctemp[1],A1_3(A[3], B[3], Ctemp[2],A1_4(A[4], B[4], Ctemp[3],A1_5(A[5], B[5], Ctemp[4],A1_6(A[6], B[6], Ctemp[5],A1_7(A[7], B[7], Ctemp[6],A1_8(A[8], B[8], Ctemp[7],endmodulemodule adder_32bits(A, B, Ci, S, Co);// port and variable declarationadder_8bits A8_1(A[ 8: 1], B[ 8: 1], Ci,A8_2(A[16: 9], B[16: 9], Ctemp[1],A8_3(A[24:17], B[24:17], Ctemp[2],A8_4(A[32:25], B[32:25], Ctemp[3],endmodule图表3多位串行进位全加器示意图及代码2.3多位串行进位全减器原理：•用负数补码加法实现，减数当作负数求补码• 共用加法器• 用“异或”门控制求反，最低进位位加一图表4 多位串行进位全减器电路图Ctr为0时，S[7 : 0] = A[7 : 0] + B[7 : 0]，做加法Ctr为1时，S[7 : 0] = A[7 : 0] - B[7 : 0]= A[7 : 0] + B[7 : 0] + 1 ，做减法图表5 全减器代码Ctr＝0，做加法Ctr＝1，做减法，同时C0＝12.4 超前进位加法器•超前进位加法器用当前输入直接产生进位输出• 对于给定的第i 位全加器，其进位有如下规律：a)当Ai=Bi=1时，无论是否有进位输入，都有进位产生，即Ci+1=1。

一、实验目的1. 理解全加器的逻辑功能和工作原理。

2. 掌握全加器的组成和电路结构。

3. 学习全加器在实际电路中的应用。

4. 培养动手实践能力和分析问题、解决问题的能力。

二、实验原理全加器是一种能够实现二进制加法运算的数字电路，它由半加器和与门组成。

全加器有三个输入端：两个加数输入端A和B，以及一个进位输入端Cin；三个输出端：进位输出端Cout，和输出端Sum，以及一个进位输入端Cin。

全加器的逻辑功能如下：- 当Cin为0时，全加器相当于一个半加器，即A和B相加，进位输出Cout为0，和输出Sum为A+B。

- 当Cin为1时，全加器将A、B和Cin相加，进位输出Cout为1，和输出Sum为A+B+Cin。

三、实验仪器与设备1. 数字电路实验箱2. 集成芯片（如74LS00、74LS86等）3. 导线4. 逻辑分析仪或示波器5. 实验指导书四、实验步骤1. 搭建全加器电路(1) 使用74LS86芯片搭建半加器电路，连接A、B和Sum端。

(2) 使用74LS00芯片搭建与门电路，连接Sum和Cin端，输出为Cout。

(3) 将半加器和与门电路连接起来，形成全加器电路。

2. 验证全加器功能(1) 将A、B和Cin端分别接入逻辑电平开关。

(2) 通过逻辑电平开关改变A、B和Cin端的电平，观察Cout和Sum端的输出。

(3) 将实验结果与理论计算结果进行对比，验证全加器的功能。

3. 全加器在实际电路中的应用(1) 使用全加器搭建一个4位加法器电路。

(2) 将A、B和Cin端分别接入4位二进制数输入端。

(3) 观察Cout和Sum端的输出，验证4位加法器电路的功能。

五、实验结果与分析1. 全加器功能验证通过实验验证，全加器能够实现二进制加法运算，其逻辑功能与理论计算结果一致。

2. 全加器在实际电路中的应用通过实验验证，全加器可以应用于4位加法器电路，实现多位二进制数的加法运算。

六、实验总结1. 全加器是一种能够实现二进制加法运算的数字电路，具有广泛的应用。