一种控制硅深刻蚀损伤方法的研究
阮 勇1,叶双莉1,张大成2,任天令1,刘理天1
(1.清华大学微电子所微/纳器件与系统实验室,北京 100084;
2.北京大学微电子研究院,北京 100871)
摘要:提出了提高硅深反应离子刻蚀的新方法。
该方法在硅的侧壁PECVD淀积SiO2,硅的底部采用热氧化的方法形成SiO2。
由于在刻蚀中硅与SiO2的刻蚀选择比为120∶1～125∶1,因此SiO2层可以抑制在硅2玻璃结构的刻蚀中出现的lag和footing效应,扫描电镜结果也证明,采用改进工艺后的硅结构在经过长时间的过刻蚀后仍然保持了完整性。
硅陀螺测试结果也证明了改进工艺的正确性。
关键词:微电子机械系统;硅2玻璃阳极键合;硅深刻蚀;刻蚀损伤
中图分类号:TN405.983 文献标识码:A 文章编号:167124776(2007)07/0820037203
Study on Methods to Protect Silicon Microstructures from the Dam ages in Deep R eactive Ion Etching
RUAN Y ong1,YE Shuang2li1,ZHAN G Da2cheng2,REN Tian2ling1,L IU Li2tian1
(1.Micro/N ano Devices and S ystems Di vision,I nstit ute of Microelect ronics,
Tsinghua Universit y,Bei j ing100084,China;
2.I nstit ute of Microelect ronics,Peki ng Uni versit y,B ei j ing100871,Chi na)
Abstract:New met hods for improving t he quality of t he silicon deep reactive ion etching(DRIE) procedure were investigated.It suggested t hat a PECVD o xide layer was deposited at t he silicon sidewall and a t hermal oxide layer was formed at t he silicon backside.Due to t he silicon to SiO2 etching selectivity(120∶1～125∶1),t hese oxide layers could protect t he silicon microst ruct ures from t he damages caused by t he lag and footing effect s usually occurred in t he basic silicon2on2 glass(SO G)p rocess.The SEM result confirms t hat t he silicon struct ure can endure a long time overetch and t he st ruct ure surface can remain intact by t he modified processes.The gyro scope de2 vice test result s are also in good agreement wit h new process met hods.
K ey w ords:M EMS;silicon2glass anodic bonding;silicon DRIE;etching damage
1 引 言
在(M EMS)器件的制备中,硅反应离子刻蚀是一项重要的加工技术,特别在体硅与玻璃键合的M EMS结构上(SO G),硅反应离子深刻蚀更是被广泛使用。
由于SO G结构M EMS器件使用的单晶硅材料没有残余应力,这一特性更加适用于如陀螺、加速度计等惯性器件的使用。
而且高深宽比的硅结构(high aspect ratio silicon,HA RS)能够使器件具有更高的灵敏度[123]。
因此,很多类型的高密度等离子体刻蚀设备被不断开发出来。
感应耦合等离子体刻蚀是一种应用较广的设备,其代表有英国STS公司的ASE○R工艺[426]。
在高深宽比刻蚀中与刻蚀速率有关的包括刻蚀尺寸与面积、形貌、深宽比以及刻蚀工艺参数(刻蚀、钝化交替时间,线圈功率,偏压,气体压力,气体流速,
收稿日期:2007204202
Micro nano ele ctro nic F e ch no lo gy/J uly～Augus t2007 37
微纳电子技术 2007年第7/8期
微纳电子技术 2007年第7/8期 38
Mi cro nano ele ctro ni c F e ch no lo gy /J uly ～August 2007
气流方向,自动压控角等)。
窄槽通常情况下会比宽槽的刻蚀速度慢,叫做lag 效应。
在SO G 结构器件的硅/玻璃界面由于过刻蚀会造成横向钻蚀,这种效应叫footing/notching 效应,由于footing/notching 与lag 效应的影响,在刻蚀过程中会造成硅结构的侧壁与底部的损伤。
对于footing/notching 与lag 效应的特性以及消除受到越来越多的关注[728]。
研究人员针对这一现象,提出了许多改进方法,例如STS 公司将13.56M Hz 的射频等离子发生源改为380Hz ,在快完成刻蚀时,降低刻蚀速率和等离子体的密度,但是该方法需要调整硬件,并且切换射频源的时机不易掌握[6],Mat suura T 和Kim C H 等人[728]提出使用金属层放置在玻璃表面或硅结构底部,用以抑制刻蚀结构底部的电荷聚积,Y oshida Y 等人[9]使用indium tin oxide (ITO )层代替金属层,效果与金属类似。
这些方法会引入寄生电容,也会使玻璃上金属连线的布局较困难。
本文提出了一种基于硅2玻璃键合结构控制硅刻蚀损伤的方法,实验结果证明,该方法可以较好地抑制footing/notching 效应的影响[10212]。
2 原理与方法
图1(a )给出了SO G 结构刻蚀时由于
footing/
图1 硅深刻蚀原理示意图
notching 效应,宽槽部分刻蚀完成后,窄槽部分仍然
没有刻蚀穿通,但是对于整个结构又需要释放,那么
宽槽部分过刻蚀就是必然的。
过刻蚀会造成宽槽结构的侧壁与底部损坏。
原因是由于刻蚀正离子在玻璃绝缘结构底部聚集,使得刻蚀离子的方向发生改变,损伤硅结构侧壁与底部。
图1(b )是提出的一种硅2玻璃键合结构控制硅刻蚀损伤的方法,在硅正常深刻蚀后在硅结构侧壁加入SiO 2作为刻蚀保护层(硅与SiO 2的刻蚀选择比为120∶1～125∶1),在该步工艺中会出现由于Lag 效应造成的宽窄槽刻蚀速率不同即深浅不同的情况,用RIE 的方法去除硅底部氧化层,硅2玻璃键合后KO H 湿法减薄硅结构,最后ICP 刻蚀穿通硅结构完成结构释放。
由于硅的侧壁和底部始终有氧化硅保护,因此可以抑制footing 效应造成的影响。
3 实验与讨论
基本工艺的改进如图2所示,(a )热氧化30nm SiO 2,L PCVD 100nm Si 3N 4,光刻形成图案;(b )RIE Si 3N 4,B HF 湿法(V (DI )∶V (HF )=6∶1)过腐蚀SiO 2;(c )去胶,K O H 浅槽湿法腐蚀4±0.5μm ,去K +;(d )热氧化300nm SiO 2;(e )RIE Si 3N 4层;(f )HF
湿法去2(V (DI )∶V (HF )=10∶1),台阶表面没
,硅底部仍然有氧化层;(g )表面注入重掺;(玻璃上溅射Ti/Pt/Au 层,剥离形成金属电极;i ,K O H 减薄;(j )溅射60nm 铝,光刻剥离形成图案,ICP 刻蚀;(k )PECVD 淀积表面
和侧壁;(l )STS 公司AOE ○
R 刻蚀氧化层;DRIE 刻蚀,RIE 穿通释放结构。
图2 工艺步骤
Micro nano ele ctro nic F e ch no lo gy /J uly ～Augus t 2007 39 微纳电子技术 2007年第7/8期
由于在硅结构侧壁和底部的氧化硅层的保护,硅与氧化硅的刻蚀选择比为120∶1～125∶1,lag 效应和footing 效应的影响可以避免,图3为工艺结果的扫描电镜照片,经过6min 的过刻蚀,硅结构仍然完整。
图3 工艺结果(经过6min 过刻蚀)
本方法应用于陀螺结构,如图4所示。
标准工
艺为没有SiO 2层的测试结果,新体硅工艺是有SiO 2层的测试结果。
经测试可得具有SiO 2层的方法确实可以提高器件性能。
图4 陀螺性能对比测试结果
4 结 论
论文提出的方法经过实验验证,可得硅结构经
过刻蚀后仍然完整。
由于在刻蚀时硅与SiO 2的选择比为1∶120～1∶125,而在刻蚀的硅结构侧壁和底部均有SiO 2层,经过DRIE 过刻蚀4～10min ,硅结构仍然完整。
而且SiO 2层具有高介电常数,对于电容式M EMS 器件具有提高器件电容值和线性灵敏度特性的功能,并且可以提高器件结构完整性和成品率。
今后对于该方法在简化工艺步骤和调整工
艺参数方面需要进一步研究。
感谢北京大学微米/纳米微加工重点实验室李婷和王颖老师的讨论和帮助。
参考文献:
[1] L I Z H ,YAN G Z C ,XIAO Z X ,et al.A bulk micromachined
vibratory lateral gyroscope fabricated wit h wafer bonding and deep t rench etching [J ].Sensors and Act uators ,2000,A 83(123):24229.
[2] SAN G J UN P ,J ON GPAL K ,DON GHUN K ,et al.A new
isolation met hod for single crystal silicon MEMS and it s appli 2cation to Z 2axis microgyroscope [C ]//IEEE International E 2lectron Devices Meeting (IEDM ).US ,2003,39:9692972.[3] ISHIHARA K ,YUN G C F ,A Y δN A A ,et al.Inertial sen 2
sor technology using DRIE and wafer bonding wit h intercon 2necting capability[J ].J Microelectromech Syst ,1999,8(4):
4032408.
[4] CRAIGIE C J D ,SH EEHAN T ,J O HNSON V N ,et al.Poly 2
mer t hickness effect s on Bosch etch profiles [J ].J Vac Sci Technol ,2002,B 20(6):222922232.
[5] ABRA HAM I C ,WOODWOR T H J R ,RIL EY M E ,et al.
Electrical and plasma property measurement s of a deep reactive ion etching Bosch Process[J ].J Vac Sci Technol ,2003,B 21(3):111221119.
[6] LARMER F ,SCHIL P A.Met hod of anisotropically etching
silicon :US ,5501893[P ].1996203226.
[7] MA TSUU RA T ,CHABLOZ M ,J IAO J ,et al.A met hod to
evade silicon backside damage in deep reactive ion etching for anodically bonded glass 2silicon structures[J ].Sensors and Ac 2tuators ,2001,A 89(122):71275.
[8] KIM C H ,KIM Y K.Prevention met hod of a notching caused
by surface charging in silicon reactive ion etching[J ].J Micro 2mech Microeng ,2005,15:3582361.
[9] YOSHIDA Y ,KUMA GAI M ,TSU TSUMI K.Study of sili 2
con backside damage in deep reactive ion etching for bonded sil 2icon -glass structures[J ].Microsystem Technology ,2003,9(1-2):1672170.
[10] ZOU H.Anisotropic Si deep beam etching wit h profile con 2
trol using SF 6/O 2Plasma [J ].Microsystem Technologies ,
2004,10(829):6032607.
[11] MA TSUU RA T ,CHABLOZ M ,J IAO J ,et al.A met hod to
evade silicon backside damage in deep reactive ion etching for anodically bonded glass 2silicon struct ures [J ].Sensors and Actuators ,2001,A 89(122):71275.
[12] MCAUL EY S A ,ASHRA F H ,A TBO L ,et al.Silicon mi 2
cromachining using a high 2density plasma source [J ].J Appl Phys ,2001,34(18):276922774.
作者简介:
阮 勇 (1976—
),男,1998年毕业于西安电子科技大学计算机系,2000年北京大学微电子所硕博连续,研究方向为微电子机械系统(MEMS )器件及工艺,2006年清华大学微电子所博士后,主要研究方向为MEMS 工艺、器件和MOCVD 制备PZT 薄膜材料及其在铁电、压电器件方面的应用,E 2mail :ruanyong @t 。
