信息与电气工程学院
课程设计说明书（2010 /2011学年第二学期）
课程名称：单片机原理及应用课程设计
题目：基于单片机的教学用电子打铃器电路设计
专业班级：电子信息工程
学生姓名、
学号：
指导教师：
设计周数：两周
设计成绩：
2011年6 月22 日
目录
1、课程设计目的 (2)
2、总体设计 (2)
2.1 模块图 (2)
2.2 程序流程图 (3)
3、硬件单元设计 (5)
3.1电路设计总原理图 (5)
3.2各模块电路设计 (5)
3.2.1 键盘扫描模块 (5)
3.2.2 时钟和复位模块 (5)
3.2.3 显示模块及芯片说明 (6)
3.2.4 响铃模块 (8)
4、软件设计 (9)
5、系统设计仿真实现 (16)
6、课程设计总结 (17)
7、参考文献 (18)
1．课程设计目的
通过设计学习单片机最小系统的基本设计方法，掌握单片机应用系统的开发调试过程。
（1）学习常用单片机开发工具功能、特点和使用方法。
（2）学会单片机控制系统程序的编制和调试方法。
（3）设计单片机打铃器硬件电路，绘制出电路原理图。
（4）编制并调试出键盘扫描程序和显示驱动程序。
（5）掌握单片机定时器的基本用法，编制出定时中断程序。
（6）要求设计具有电子时钟功能，并能显示时间值、课程节数。
2．总体设计
2.1 模块图
教学用电子打铃器主要由A T89C51单片机、键盘扫描模块、时钟和复位模块、打铃器模块、八段数码管显示模块等组成。运用C 语言来控制单片机A T89S51来实现、动态数码显示等功能。且本设计中的A T89S51单片机是整个工作过程的核心，是整个设计灵魂，它控制了脉冲时序的产生，显示信号的发送控制显示LED 的选择。
所用到的芯片元器件：A T89C51单片机， 3个按键，1个蜂鸣器，8个八段LED 数码管
总体设计模块图（构建一个最小系统）：
图2.1 模块图
AT89C51是一种带4K 字节FLASH 存储器（FPEROM —Flash Programmable and Erasable Read Only Memory ）的低电压、高性能CMOS 8位微处理器，俗称单片机。AT89C2051是一种带2K 字节闪存可编程可擦除只读存储器的单片机。单片机的可擦除只读存储器可以反复
AT89C51
CPU
时钟电路 电源 显示电路 蜂鸣器
驱动电路 按键电路
擦除1000次。该器件采用A TMEL高密度非易失存储器制造技术制造，与工业标准的MCS-51指令集和输出管脚相兼容。由于将多功能8位CPU和闪烁存储器组合在单个芯片中，ATMEL 的A T89C51是一种高效微控制器，AT89C2051是它的一种精简版本。AT89C单片机为很多嵌入式控制系统提供了一种灵活性高且价廉的方案。
2.2程序流程图
开始
初始化参数设置
调用显示子程序
调用打铃对比程序
调用键盘子程序
图2.2(1) 主程序流程图
图2.2(2) 定时中断程序流程图3.硬件单元设计
3.1 电路设计总原理图
图3.1 原理图
3.2 各模块电路设计
3.2.1 键盘扫描模块
利用三个按键进行校时，按键Ｓ１是时分选择，按键Ｓ２进行加１，按键Ｓ３进行减１,Ｐ１内部有上拉电阻，因此无需外接上拉电阻。
图3.2.1 键盘扫描模块
3.2.2 时钟和复位模块
单片机的时钟电路用来产生时钟信号，以提供单片机片内各种数字逻辑电路工作的时间基准。此时钟电路采用内部振荡方式，即在单片机的XTAL1和XTAL2两个引脚间接一只晶振及两只电容就构成了单片机的时钟电路。
复位是单片机的片内电路初始化的操作，复位使单片机从初始状态开始运行。在复位引脚RET输入宽度为2个机械周期以上高电平，单片机就会执行复位操作。有2种操作形式：上电复位、手动复位。单片机的RET引脚为主机提供一个外部复位信号输入端口,复位后，单片机内各部件恢复到初始状态，单片机从ＲＯＭ的００００Ｈ开始执行程序。其电路图如图3.2.2所示。
图3.2.2 时钟和复位模块
3.2.3显示模块及芯片说明
根据设计要求系统需要８个ＬＥＤ，数码管显示电路使用８９Ｃ５１的动态显示功能。８个ＬＥＤ八段（ａ、ｂ、ｃ、ｄ、ｅ、ｆ、ｇ、ｄｐ），数码管分别显示：“课程节数”、“--”、“时”、“分”、“秒”，用数码管的“点”作为时、分、秒的间隔。该系统采用共阴极数码管，对于共阴极数码管，其公共端必须接低电平。
图3.2.3 显示模块
芯片说明：
74HC573是八进制 3 态非反转透明锁存器，是高性能硅门CMOS 器件。SL74HC573 跟 LS/AL573 的管脚一样。器件的输入是和标准 CMOS 输出兼容的；加上拉电阻，他们能和 LS/ALSTTL 输出兼容。当锁存使能端LE为高时，这些器件的锁存对于数据是透明的（也就是说输出同步）。当锁存使能变低时，符合建立时间和保持时间的数据会被锁存。
74HC138是一款高速cmos器件，74HC138引脚兼容低功耗肖特基TTL（LSTTL）系列。74HC138译码器可接受3位二进制加权地址输入（A0, A1和A2），并当使能时，
提供8个互斥的低有效输出（Y0至Y7）。74HC138特有3个使能输入端：两个低有效（E2和E3）和一个高有效（E1）。除非E2和E3置低且E1置高，否则74HC138将保持所有输出为高。74HC138 作用原理于高性能的存贮译码或要求传输延迟时间短的数据传输系统。在高性能存贮器系统中,用这种译码器可以提高译码系统的效率。将快速赋能电路用于高速存贮器时,译码器的延迟时间和存贮器的赋能时间通常小于存贮器的典型存取时间,这就是说由肖特基钳位的系统译码器所引起的有效系统延迟可以忽略不计。
3.2.4 响铃模块
打铃电路（接P3.7）：当前时间与程序设定时间相同时，P3.7端输出高电平的方波，即打铃。每次响铃时间是11S。
