4.时序逻辑电路

数电基础：时序逻辑电路

虽然每个数字电路系统可能包含有，但是在实际应⽤中绝⼤多数的系统还包括，我们将这样的系统描述为时序电路。

时序电路是由最基本的加上反馈逻辑回路（输出到输⼊）或器件组合⽽成的电路，与最本质的区别在于时序电路具有记忆功能。

1. 简介 是数字逻辑电路的重要组成部分,时序逻辑电路⼜称,主要由 存储电路 和 组合逻辑电路 两部分组成。它和我们熟悉的其他电路

不同,其在任何⼀个时刻的输出状态由当时的输⼊信号和电路原来的状态共同决定,⽽它的状态主要是由存储电路来记忆和表⽰的。同时时序

逻辑电路在结构以及功能上的特殊性,相较其他种类的数字逻辑电路⽽⾔,往往具有难度⼤、电路复杂并且应⽤范围⼴的特点 。

在数字电路通常分为和时序逻辑电路两⼤类，组合逻辑电路的特点是输⼊的变化直接反映了输出的变化，其输出的状态仅取决于输⼊的当前

的状态，与输⼊、输出的原始状态⽆关，⽽是⼀种输出不仅与当前的输⼊有关，⽽且与其输出状态的原始状态有关，其相当于在组合逻辑的

输⼊端加上了⼀个反馈输⼊，在其电路中有⼀个存储电路，其可以将输出的状态保持住，我们可以⽤下图的框图来描述时序电路的构成。

从上⾯的图上可以看出，其输出是输⼊及输出前⼀个时刻的状态的函数，这时就⽆法⽤组合逻辑电路的函数表达式的⽅法来表⽰其输出函数

表达式了，在这⾥引⼊了现态（Present state)和次态（Next State)的概念,当现态表⽰现在的状态（通常⽤Qn来表⽰），⽽次态表⽰输⼊

发⽣变化后其输出的状态 （通常⽤Qn+1表⽰），那么输⼊变化后的输出状态表⽰为

Qn+1=f(X,Qn)，其中：X为输⼊变量。

组合电路和存储元件互联后组成了时序电路。存储元件是能够存储信息的电路。存储元件在某⼀时刻存储的⼆进制信息定义为该时刻

存储元件的状态。时序电路通过其输⼊端从周围接受⼆进制信息。时序电路的输⼊以及存储元件的当前状态共同决定了时序电路输出

的⼆进制数据，同时它们也确定了存储元件的下⼀个状态。时序电路的输出不仅仅是输⼊的函数，⽽且也是存储元件的当前状态的函

第12章 时序逻辑电路

自测题

一、填空题

1．时序逻辑电路按状态转换情况可分为 时序电路和 时序电路两大类。

2．按计数进制的不同，可将计数器分为 、 和N进制计数器等类型。

3．用来累计和寄存输入脉冲个数的电路称为 。

4．时序逻辑电路在结构方面的特点是：由具有控制作用的 电路和具记忆作用 电路组成。、

5．、寄存器的作用是用于 、 、 数码指令等信息。

6．按计数过程中数值的增减来分，可将计数器分为为 、 和 三种。

二、 选择题

1．如题图12.1所示电路为某寄存器的一位，该寄存器为 。

A、单拍接收数码寄存器；B、 双拍接收数码寄存器；

C、单向移位寄存器； D、 双向移位寄存器。

2．下列电路不属于时序逻辑电路的是 。

A、数码寄存器；B、编码器；C、触发器；D、可逆计数器。

3．下列逻辑电路不具有记忆功能的是 。

A、译码器；B、RS触发器；C、寄存器；D、计数器。

4．时序逻辑电路特点中，下列叙述正确的是 。

A、电路任一时刻的输出只与当时输入信号有关；

时序逻辑电路的设计方法

时序逻辑电路是一类通过内部的记忆元件来实现存储功能的数字电路，它能够根据输入信号的时序变化来决定输出信号的状态。常见的时序逻辑电路包括时钟发生器、时钟分配器、触发器、计数器等。在设计时序逻辑电路时，需要考虑到电路的功能要求、时序要求、稳定性和可靠性。本文将介绍时序逻辑电路的设计方法。

1.确定功能要求：首先需要明确时序逻辑电路的功能要求，即输入信号和输出信号之间的逻辑关系。可以通过真值表、状态转换图、状态方程等方式进行描述。根据功能要求，可以确定电路中需要使用到的逻辑门、触发器等元件。

2.确定时序要求：在时序逻辑电路中，输入信号的变化必须满足一定的时序要求，通常需要使用时钟信号来进行同步控制。时钟信号是一个周期性的信号，控制电路在时钟的上升沿或下降沿进行状态的改变。时序要求还包括时序逻辑电路在不同输入组合下的稳态和状态转换时的时间要求。

3.设计电路结构：根据功能要求和时序要求，可以确定时序逻辑电路的整体结构。电路结构的设计包括将逻辑元件(例如逻辑门、触发器)按照特定的方式连接起来，以实现所需的功能。常见的电路结构包括级联结构、并行结构、环形结构等。

4.选择逻辑元件：根据电路的功能和时序要求，选择合适的逻辑元件来实现电路的功能。常见的逻辑元件包括与门、或门、非门、异或门等。触发器是时序逻辑电路的核心元件，常用的触发器包括D触发器、JK触发器、T触发器等。 5.进行逻辑功能实现：将所选择的逻辑元件按照电路结构进行连接，并完成时序逻辑电路的逻辑功能实现。这一步可以使用绘图工具进行电路图的绘制，也可以通过硬件描述语言(HDL)进行电路的逻辑设计。

6.时序优化：对设计的时序逻辑电路进行时序优化。时序优化可以通过调整逻辑元件的连接方式、引入时序优化电路等方式来提高电路的性能和可靠性。时序优化的目标是尽可能满足时序要求，减少信号传输延迟和功耗。

7.进行电路仿真和验证：对设计的时序逻辑电路进行仿真和验证。可以使用电路仿真软件进行电路的逻辑仿真，验证电路的功能和时序是否满足要求。同时，还需要进行逻辑电路的电气特性仿真，包括传输延时、功耗、噪声等。

时序逻辑电路的特点

1.时序性：时序逻辑电路在工作中依赖于时间序列，根据输入信号的变化以及内部的时钟信号来确定输出信号的变化。这种时序性使得时序逻辑电路能够实现存储和处理连续流的数据。

2.存储能力：时序逻辑电路能够存储一定量的输入数据，并根据时钟信号进行同步更新。这使得时序逻辑电路可以实现各种存储功能，如寄存器、计数器和存储器等。

3.时钟信号的重要性：时序逻辑电路的工作主要依赖于时钟信号，时钟信号的变化决定了电路中各个存储单元的读写操作和状态转换。时钟信号的频率和占空比等特性将直接影响时序逻辑电路的稳定性和性能。

4.状态的存储和转换：时序逻辑电路中的存储单元通常由触发器组成，可以存储不同的状态值。这些状态值根据输入信号和时钟信号的变化而相互转换，从而实现电路的功能。

5.反馈和自激振荡：时序逻辑电路中的一些电路结构能够实现反馈机制，即输出信号可以作为输入信号的一部分，经过多次循环反馈来实现一些特定的功能，如自激振荡和时钟信号生成等。

6.高度集成：随着半导体制造技术的发展，时序逻辑电路可以以微米或纳米级别的尺寸实现高度集成，以满足不同应用场景对电路规模和工作速度的要求。

7.异步和同步：时序逻辑电路可以分为异步和同步两种类型。异步电路是根据输入信号的变化来更新输出信号，不依赖时钟信号；而同步电路则需要时钟信号的触发来进行同步更新，具有更高的稳定性和可靠性。 8.时序分析的复杂性：由于时序逻辑电路中各个存储单元的状态转换以及时钟信号的传播延迟等因素，时序分析变得更加复杂。在设计和测试时序逻辑电路时，需要考虑信号的时序关系、时钟边沿的触发时机等问题，以确保电路的正确性和性能。

9.应用广泛：时序逻辑电路是数字电路中的核心部分，广泛应用于计算机、通信、控制系统、嵌入式系统等各个领域。同时，时序逻辑电路也是现代大规模集成电路的基础，影响着数字电路技术的发展。

总结来说，时序逻辑电路具有时序性、存储能力、时钟信号的重要性、状态的存储和转换、反馈和自激振荡、高度集成、异步和同步、时序分析的复杂性以及广泛的应用等特点。这些特点使得时序逻辑电路能够实现存储和处理连续流的数据，并在不同的应用场景中发挥重要作用。